CN103117752A - Ccsds系统高速并行rs编码器和编码方法 - Google Patents

Abstract

本发明提供了一种适合于CCSDS系统的高速并行RS编码方案，其特征在于，所述编码器主要由有限域乘法器、有限域加法器、移位寄存器三部分组成，本发明将基变换综合到有限域乘法器常系数矩阵中，产生修正的常系数矩阵，从而去掉了基变换过程。本发明计算量低，易于实现，能有效降低编码的计算量和实现复杂度，提高编码速度。

Description

CCSDS系统高速并行RS编码器和编码方法

技术领域

本发明涉及空间数据通信领域，特别涉及一种CCSDS系统高速并行RS编码器和编码方法。

背景技术

里德——索罗门（Reed-Solomon,RS）码是一类具有很强纠错能力的多进制BCH码，它既能纠正随机误码也能纠正突发误码，在现代通信系统中得到了广泛的应用。

CCSDS推荐采用有限域GF(2⁸)上的(255,k)系统RS码，RS码长为n=255字节，码率有2种，分别是k=223，k=239。CCSDS推荐两种RS码编码方法，如图1所示，一种是Berlekamp串行编码方法，对于高速应用，Berlekamp串行编码方法很难达到设计要求；另外一种是常规编码方法，常规编码方法常采用常规并行编码器，常规编码方法在编码前后需要进行基变换，如图3所示。输入信息字节I及生成码字C用冗余基{β₀,β₁，...,β₇}的对偶基{l₀,l₁，...,l₇}表示，I′及C′用多项式基{1,α,…,α⁷}表示，它们之间的转换由矩阵

和矩阵T_al决定。由图1可知，对于现有RS(255,k)编码技术，在编码前需要进行k次逆基转换将I转换成I'，涉及到k*8*8次乘法运算和k*7*8次加法运算，编码后需要进行255次基转换将C′转换为C，涉及到255*8*8次乘法运算和255*7*8次加法运算，即基变换共需要（255+k）*8*8次乘法运算和（255+k）*7*8次加法运算，其中k=223或k=239。可见常规并行RS编码方法存在的反复基变换过程带来了计算量大的缺点。

发明内容

针对CCSDS系统RS编码的上述计算量大的技术缺点，本发明提供了一种高速并行RS编码方法，将基变换综合到有限域乘法器常系数矩阵中，有效降低编码的计算量，提高编码速度。

如图6所示，一种适合于CCSDS系统的并行RS编码器主要由有限域乘法器、有限域加法器、移位寄存器三部分组成，有限域乘法器中的系数g_i′表示系数对应的常系数矩阵是修正的常系数矩阵，修正常系数矩阵

其中

为逆基转换矩阵，T_al为基转换矩阵，V(g_i)为常规并行编码器的常系数矩阵。改进的编码器进行一次RS编码的步骤如下：第一步，清零所有移位寄存器R₀,R₁，...,R_254-k，闭合开关S₁，开关S₂处于位置2。第二步，将k字节信息字节送入编码器进行编码；第三步，开关S₂切换到位置1，断开开关S₁，逐个输出移位寄存器的数值。

综上可见，与现有并行编码解决方案相比，本发明去掉了编码前后基变换涉及的（255+k）*8*8次乘法运算和（255+k）*7*8次加法运算，其中k=223或k=239。本发明计算量低，易于实现，能有效降低编码的计算量和实现复杂度，提高编码速度。

关于本发明的优点与精神可通过接下来的发明详述及附图得到进一步的了解。

附图说明

图1给出了CCSDS系统推荐的两种RS编码方法；

图2是常规并行RS编码器的结构框图；

图3是CCSDS系统并行RS编码器的结构框图；

图4是图3的等效变换图；

图5是图4的等效变换图；

图6是改进的CCSDS系统并行RS编码器的结构框图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明，但不作为对本发明的限定。

常规并行RS编码器的结构如图2所示，它主要由移位寄存器、有限域加法器和有限域乘法器组成，其实现复杂度在很大程度上取决于有限域乘法器。现有技术将有限域乘法转换为寻找系数g_i的常系数矩阵V(g_i)。

CCSDS系统并行RS编码采用了常规并行RS编码器，不过在编码前后需要进行基变换，如图3所示，信息字节在输入前由对偶基表示转化为多项式基{1,α,…,α⁷}表示，RS编码后生成的码字由多项式基表示转化为对偶基表示，它们之间的转换由矩阵

和矩阵T_al决定。我们对图3进行变换可以得到图4，继而变换得到图5。由图5可知，我们可以将基变换矩阵

和T_al综合到有限域乘法器常系数矩阵中，产生一个修正的常系数矩阵

从而省去反复的基变换过程，有效降低编码的计算量和实现复杂度，提高编码速度。

图6给出了改进的CCSDS系统并行RS编码器的结构框示意图，它主要由有限域乘法器、有限域加法器、移位寄存器三个功能模块组成，编码器中的系数g_i′表示系数对应的常系数矩阵是修正的常系数矩阵，改进的编码器进行一次RS编码的步骤如下：

第一步，清零所有移位寄存器R₀,R₁，...,R_254-k，闭合开关S₁，开关S₂处于位置2。

第二步，将k字节信息字节送入编码器进行编码。

第三步，开关S₂切换到位置1，断开开关S₁，逐个输出移位寄存器的数值。

综上可见，改进的并行编码器将基变换综合到有限域乘法器常系数矩阵中，无需进行基变换。与现有并行编码解决方案相比，本发明去掉了基变换涉及的（255+k）*8*8次乘法运算和（255+k）*7*8次加法运算，其中k=223或k=239。本发明计算量低，易于实现，能有效降低编码的计算量和实现复杂度，提高编码速度。

以上通过具体实施方式和实施例对本发明进行了详细的说明，本领域的技术人员在本发明技术方案范围内进行的若干变形和改进都应包含在本发明的保护范围内。

Claims (3)

1.一种适合于CCSDS系统的并行RS编码器，其特征在于，所述编码器主要由有限域乘法器、有限域加法器、移位寄存器三部分组成，有限域乘法器中的系数g_i′表示系数对应的常系数矩阵是修正的常系数矩阵。

2.一种适合于CCSDS系统的并行RS编码方法，其特征在于，所述编码方法处理一次RS编码包括以下步骤：

(1)清零所有移位寄存器R₀,R₁，...,R_254-k，闭合开关S₁，开关S₂处于位置2；

(2)将k字节信息字节送入编码器进行编码；

(3)开关S₂切换到位置1，断开开关S₁，逐个输出移位寄存器的数值。

3.一种CCSDS系统并行RS编码中修正常系数矩阵的生成方法，修正常系数矩阵其中为逆基转换矩阵，T_al为基转换矩阵，V(g_i)为常规并行编码器的常系数矩阵。

Images