CN103107701B

CN103107701B - 一种升压电路及实现方法

Info

Publication number: CN103107701B
Application number: CN201210546903.0A
Authority: CN
Inventors: 黄杏; 陶燕; 范亚妮
Original assignee: Shanghai Feixun Data Communication Technology Co Ltd
Current assignee: Shanghai Feixun Data Communication Technology Co Ltd
Priority date: 2012-12-17
Filing date: 2012-12-17
Publication date: 2016-12-28
Anticipated expiration: 2032-12-17
Also published as: CN103107701A

Abstract

本发明公开了一种升压电路及实现方法，其属于ADSL电路设计技术领域，具体包括电源芯片、充电电路和放电电路；充电电路包括充电开关、充电电容和充电二极管；放电电路包括放电开关和放电二极管；充电二极管和所述放电二极管为肖特基二极管；电源芯片为DC‑DC升压芯片；可以利用该升压电路设计进行电路的充放电操作；上述技术方案的有益效果是：通过升压电路可以提高储能电容的储存电压，同步提升了同等容量的电容的储存能量，并解决电容的数量，也解决了开机瞬间冲击电流过大的问题。

Description

一种升压电路及实现方法

技术领域

本发明涉及ADSL电路设计技术领域，具体涉及一种升压电路及实现方法。

背景技术

目前在ADSL（Asymmetric Digital Subscriber Line，非对称数字用户环路）产品和其他一些网络产品中由于产品的自身特性需求，需要产品在断电之后仍然能够维持一个短暂的工作时间，使产品能够和局端的服务器进行沟通释放IP。由于这个需求的存在，因此有这种功能的产品往往需要在主电源的输入端增加一些进行储存能量的大容量的电解电容用来进行能量的存储，但是这样的电路会存在两个明显的问题；第一个问题就是由于电容过大，造成在开机的瞬间冲击电流过大会造成电子元件的损坏。第二个问题就是由于储存的能量要求过高，造成需要的所需要的电容的数量会比较多，这样会占用很多的PCB（Printed Circuit Board，印制电路板）面积，从而使产品的体积很大，成本也会比较高。

发明内容

根据现有技术中存在的缺陷，现提供一种升压电路及实现方法的技术方案，具体包括：

一种升压电路，适用于包括ADSL电路的产品中，其中，所述升压电路包括电源芯片、充电电路和放电电路；所述电源芯片连接所述充电电路，所述充电电路连接所述放电电路；

所述充电电路包括充电开关、充电电容和充电二极管；所述充电开关连接所述充电电容，所述充电电容连接所述充电二极管，所述充电二极管连接一个储能电容；当所述产品断电时，所述充电开关处于关闭状态；所述充电电路用于对所述储能电容进行充电操作；

所述放电电路包括放电开关和放电二极管，所述放电开关分别连接所述储能电容和所述放电二极管；在所述产品上电时，所述放电开关处于关闭状态；所述放电电路用于对所述储能电容进行放电操作。

优选的，该升压电路，其中，所述充电二极管和所述放电二极管为肖特基二极管；所述电源芯片为DC-DC升压芯片。

优选的，该升压电路，其中，所述电源芯片包括一个检测部件，所述检测部件用于监控所述电源部件的电压。

优选的，该升压电路，其中，还包括一个储能二极管，所述储能二极管连接在所述充电二极管和所述储能电容之间；所述储能二极管是肖特基二极管。

优选的，该升压电路，其中，所述充电开关和所述放电开关均为MOS管。

优选的，该升压电路，其中，还包括一个基本电路，所述基本电路与所述电源芯片连接；

所述基本电路包括电感、电阻和电容，所述电感与所述电容和所述电阻分别连接，并连接所述电源芯片；所述电阻与所述电容连接，并连接至所述电源芯片；

所述基本电路用于提供所述电源芯片正常工作的稳压环境。

一种升压电路实现方法，适用于包括ADSL电路的产品中，其中，采用上述的升压电路，包括充电过程和放电过程；

所述充电过程具体包括：

步骤a，设定一个第一预设值，当所述产品上电后，放电开关关闭，电源芯片输出一个矩形波；检测电路检测到所述矩形波的电压从0提升至所述第一预设值时，所述充电开关打开，所述充电电容的电压达到所述第一预设值；

步骤b，所述矩形波的电压从所述第一预设值降为0，所述充电开关关闭；所述充点电容产生的能量被储存在所述充电电容内；

步骤c，所述矩形波的电压再次从0提升至所述第一预设值，所述充电开关再次打开，所述充电电容内储存的所述能量通过储能二极管储存到储能电容中；

设定一个第二预设值，重复所述步骤a-c，直至所述储能电容的电压维持在所述第二预设值时，结束所述充电过程；

所述放电过程具体包括：

步骤1，当所述产品断电后，充电开关关闭，放电开关打开；

步骤2，储能电容内的能量通过所述放电开关进行释放。

优选的，该升压电路实现方法，其中，所述步骤a中，所述预设值为11.3V。

优选的，该升压电路实现方法，其中，所述第二预设值为21.2V。

上述技术方案的有益效果是：通过升压电路可以提高储能电容的储存电压，同步提升了同等容量的电容的储存能量，并解决电容的数量，也解决了开机瞬间冲击电流过大的问题。

附图说明

图1是本发明的实施例中一种升压电路的电路结构示意图；

图2是本发明的实施例中一种升压电路的充电过程示意图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

如图1所示为本发明的实施例中一种升压电路的结构示意图，该升压电路包括电源芯片、充电电路、放电电路和基本电路；

图中的C_n表示电容，R_n表示电阻，L_n表示电感，Q_n表示CMOS管，D_n表示二极管，本发明的实施例中，二极管均为肖特基二极管。

如图1所示，电源芯片是DC-DC升压芯片，在本发明的实施例中，该电源芯片的具体型号为MP1484DS-LF-Z，其中包括：SW引脚（开关转换引脚），FB引脚（反馈引脚），COMP引脚（补偿引脚），GND PAD引脚（散热引脚），GND引脚（接地引脚），SS引脚（软启动引脚），EN引脚（功能引脚），IN引脚（输入引脚）和BS引脚（自举引脚）；

如图1所示，基本电路包括电感L1，五个电容C4-C8以及两个电阻R2和R3，电容C4-C8的电容量均为22uF，电阻R2的阻值为1.35kΩ，电阻R3的阻值为10kΩ，电感L1的电感量为10uH；其中电容C4-C8并联连接，C8的正极一端连接电源，另一端与其余电容的负极一端并联连接并接地，其余电容的正极一端分别连接电感L1和电阻R2；电阻R2和R3串联连接，并连接电感L1；电感L1连接电源芯片的SW引脚；电阻R2与R3连接的一端连接电源芯片FB引脚；电阻R3不连接电阻R2的一端与电容C4-C8并联连接并接地；该基本电路用于提供电源芯片正常工作的稳压环境。

如图1所示，电源芯片的COMP引脚连接一个电阻R4和一个电容C1，R4与C1并联连接，R4的阻值为5.5kΩ，C1的电容量为100nF；R4与一个电容C11串联，C11的电容量为6.8nF；C1和C11接地；电源芯片的GND引脚和GND PAD引脚也接地；电源芯片的SS引脚连接一个电容量为100nF的电容C10，C10接地。

如图1所示，电源芯片的BS引脚连接一个电容量为10nF的电容C1，C1未连接BS引脚的一端连接电源芯片的SW引脚；电源芯片的IN引脚连接一个阻值为47kΩ的电阻R1，R1未连接IN引脚的一端连接电源芯片的EN引脚。

如图1所示，充电电路包括充电开关、多个电容和充电二极管，其中充电开关为MOS管Q3，充电二极管为肖特基二极管D2，电容C9作为充电电容；

充电电路中，Q3的S端和G端分别连接阻值为10kΩ的电阻R10的两端，Q3的D端连接充电电容C9，Q3的S端还连接充电二极管D2的输入端、电容C1和电感L1，并连接电源芯片的SW引脚；电阻R10连接G端的一端连接一个MOS管Q5的D端，连接S端的一端连接C1和L1，并连接电源芯片的SW引脚；MOS管Q5的S端接地，G端连接一个阻值为10kΩ的电阻R11,以及一个阻值为10kΩ的电阻R12，R12接地；C9未连接Q3的一端连接D2的输出端和放电二极管D3的输入端，C9的电容量为100nF；充电二极管D2的输入端还连接电阻R1和电源芯片的IN引脚，输出端还连接一个储能二极管D3的输入端，D3也为肖特基二极管。

如图1所示，放电电路包括放电开关、多个电阻和放电二极管，其中放电开关为MOS管Q1，放电二极管为肖特基二极管D1；

Q1的S端连接一个阻值为10kΩ的电阻R5，同时连接储能二极管D3的输出端和一个储能电容C12，C12的电容量为2200uF，其未连接D3的输出端的一端接地；Q1的D端连接一个阻值为10kΩ的电阻R6，同时连接放电二极管D1的输出端；Q1的G端连接R5未连接S端的一端，并连接一个MOS管Q2的D端；Q2的S端接地，G端连接一个MOS管Q4的D端，并与R6未连接Q1的D端的一端相连；Q4的S端与G端分别连接一个阻值为10kΩ的电阻R9的两端，且S端接地，Q4的G端还连接一个阻值为10kΩ的电阻R8，R8连接G端的一端与R9连接G端的一端相连，R8未连接G端的一端与放电二极管D1的输入端相连；D1的输入端还连接一个12V的输入电压，输出端分别连接R6未连接Q4的D端的一端、D2的输入端、R1未连接电源芯片EN引脚的一端以及电源芯片的IN引脚；R6未连接Q4的D端的一端还接有一个12V的输入电压，该输入电压还连接Q1的D端；放电二极管D1的输出端还接有电容C2以及电容C3，C2和C3未连接D1的一端接地，C2和C3并联，C2的电容量为100uF，C3的电容量也为100uF。

由于肖特基二极管本身具有0.7V压降的特性，上述升压电路的充放电过程具体如下：

如图2所示为本发明的实施例中升压电路的充电过程：当产品上电开始正常工作之后，电源芯片会输出一个矩形波，此时设定一个第一预设值11.3V，由于D1的0.7V压降特性，当该矩形波为第一预设值，即高电压11.3V时（输入电压12V-0.7V=11.3V），充电MOS管Q3打开，通过Q3到达充电电容C9的电压也为11.3V；当矩形波的电压从11.3V变为0时，Q3关闭，此时C9内产生的能量被保存在C9中；当矩形波的电压再次由0变为11.3V时，Q3再次打开，此时继续向C9内充电，但这时由于肖特基二极管D2的单向导通特性和0.7V压降特性，电容C9连接D2输出端的一端的电压被钳制在10.6V（11.3V-0.7V=10.6V）；由于电容电压不能突变，因此在矩形波从0V变为11.3V的瞬间，充电电容连接Q3的一端由0变为11.3V，连接D2一端的电压也会变化11.3V，即从10.6V变为21.9V（10.6V+11.3V=21.9V），此时由于肖特基二极管D3的单向导通特性和0.7V压降特性，经过D3到达C12的电压由于经过了一个放电过程，变为10.6V（21.9V-11.3V-10.6V），能量保存在储能电容C12中；然后矩形波的电压从11.3V再次变为0，Q3关闭，电容C9再次通过二极管D2进行充电；此时设定一个第二预设值21.2V，上述充电过程循环进行直至电容C12中存储足够的能量并且C12的电压维持在第二预设值，即21.2V（21.9V-0.7V=21.2V）时结束。通过上述充电过程，产品在正常使用过程中将大量的能量存储在电容C12中，且C12的电压被钳制在21.2V，这样极大提高了电容C12的利用效率，并节省了电容的使用数量。

与图2中的充电过程相类似，本发明的实施例中，升压电路的放电过程为：当产品的电源开关关闭后，之前处于关闭状态的放电开关MOS管Q1会自动打开，同时由于二极管D1的单向导通特性，Q3会自动关闭，以避免充电开关和放电开关同时处于导通状态而发生误动作；此时电容C12中储存的能量通过Q1进行释放以让产品有足够的时间进行Dying-GASP动作（Dying-GASP动作：在系统输入电压无法正常工作的时候，系统会自动发一个信号给头端，告诉头端CPE端可能要无法正常工作了；头端做出相应反应，释放原来安排给CPE端的通道）。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims

1.一种升压电路，适用于包括ADSL电路的产品中，其特征在于，所述升压电路包括电源芯片、充电电路和放电电路；所述电源芯片连接所述充电电路，所述充电电路连接所述放电电路；

2.如权利要求1所述的升压电路，其特征在于，所述充电二极管和所述放电二极管为肖特基二极管；所述电源芯片为DC-DC升压芯片。

3.如权利要求1所述的升压电路，其特征在于，所述电源芯片包括一个检测部件，所述检测部件用于监控所述电源芯片的电压。

4.如权利要求1所述的升压电路，其特征在于，还包括一个储能二极管，所述储能二极管连接在所述充电二极管和所述储能电容之间；所述储能二极管是肖特基二极管。

5.如权利要求1所述的升压电路，其特征在于，所述充电开关和所述放电开关均为MOS管。

6.如权利要求1所述的升压电路，其特征在于，还包括一个基本电路，所述基本电路与所述电源芯片连接；

所述基本电路用于提供所述电源芯片正常工作的稳压环境。

7.一种升压电路实现方法，适用于包括ADSL电路的产品中，其特征在于，采用如权利要求1-6中任意一项所述的升压电路，包括充电过程和放电过程；

所述充电过程具体包括：

步骤b，所述矩形波的电压从所述第一预设值降为0，所述充电开关关闭；所述充电电容产生的能量被储存在所述充电电容内；

所述放电过程具体包括：

步骤1，当所述产品断电后，充电开关关闭，放电开关打开；

步骤2，储能电容内的能量通过所述放电开关进行释放。

8.如权利要求7所述的升压电路实现方法，其特征在于，所述步骤a中，所述预设值为11.3V。

9.如权利要求7所述的升压电路实现方法，其特征在于，所述第二预设值为21.2V。