CN103075961B

CN103075961B - 基于单片fpga支持多个光栅尺的位置测显方法

Info

Publication number: CN103075961B
Application number: CN201210584111.2A
Authority: CN
Inventors: 廖文高
Original assignee: Guangzhou Numerical Control Equipment Co Ltd
Current assignee: Guangzhou Numerical Control Equipment Co Ltd
Priority date: 2012-12-28
Filing date: 2012-12-28
Publication date: 2015-09-23
Anticipated expiration: 2032-12-28
Also published as: CN103075961A

Abstract

本发明公开了一种基于单片FPGA支持多个光栅尺的位置测显装置及方法，所述装置包括FPGA、PHY以太网模块、RS485&26LS32模块、RS485&RS232模块、LCD显示接口、FLASH存储器和SDRAM存储器，所述PHY以太网模块、RS485&26LS32模块、RS485&RS232模块、LCD显示接口、FLASH存储器和SDRAM存储器分别与FPGA连接；该装置的测显方法采用软核CPU读取对应各种类型的光栅尺通信协议参数，根据该参数选择光栅尺通信协议的类型。本发明由于采用FPGA内部的光栅尺通信模块，可实现与多个光栅尺高同步、高速度和高精度的通信。

Description

基于单片FPGA支持多个光栅尺的位置测显方法

技术领域

本发明涉及一种位置测显装置及方法，尤其是一种基于单片FPGA支持多个光栅尺的位置测显装置及方法，属于运动控制及测量技术领域。

背景技术

目前，在运动控制及测量技术领域中，传统的三维或多维测量的同步性及精度方面都比较差，而且传输数据速率慢。传统的位置测显装置一般采用MCU进行通信或脉冲采集，但MCU自带的外设通信接口数量有限且不一定符合光栅尺的通信协议，MCU自带的外设脉冲采集接口数量也有限，一般只有2个接口。MCU在同步传输数据方面也比较差，只能顺序执行通信程序。

在现代测控或测显领域中，三维或多维测量的同步精度的要求越来越高，不仅要求运动控制的执行机构直线电机和运动控制机构高精密、高性能，而且要求光栅尺高分辨率、高精度，更要求光栅尺位置测显装置拥有高同步高速度采集多个光栅尺位置数据及很短通信周期。因此，传统的位置测显装置难以满足高同步、高精度和高速率的要求，设计高同步、高精度和高速率的位置测显装置成为迫不及待的需求。

发明内容

本发明的目的，是为了解决上述现有技术的缺陷，提供一种高同步、高精度和高速率的基于单片FPGA支持多个光栅尺的位置测显装置。

本发明的另一目的在于提供一种基于单片FPGA支持多个光栅尺的位置测显装置的测显方法。

本发明的目的可以通过采取如下技术方案达到：

基于单片FPGA支持多个光栅尺的位置测显装置，其特征在于：包括

PHY以太网模块，通过以太网接口与以太网连接；

RS485&26LS32模块，通过光栅尺接口与多个光栅尺连接；

FPGA，内部设置有软核CPU并用于与光栅尺、以太网和RS485&RS232模块进行通信、数据交互及处理；

RS485&RS232模块，用于实现RS485通信和RS232串口通信的电气驱动；

LCD显示接口，用于与LCD显示屏的电气驱动接口相配合连接；

FLASH存储器，用于存储FPGA的逻辑门电路和软核CPU的代码；

SDRAM存储器，用于存储运行软核CPU的代码、暂存光栅尺位置数据及以太网数据；

所述PHY以太网模块、RS485&26LS32模块、RS485&RS232模块、LCD显示接口、FLASH存储器和SDRAM存储器分别与FPGA连接。

作为一种优选方案，还包括用于提供时钟给FPGA的有源晶振和用于调试和下载FPGA软件的JTAG接口，所述有源晶振和JTAG接口分别与FPGA连接。

作为一种优选方案，所述FPGA内部还设置有RS485通信模块、RS232通信模块、LCD显示逻辑模块、PLL模块、以太网数据链路模块、光栅尺通信模块、正交解码计算模块、FLASH逻辑模块以及SDRAM模块。

作为一种优选方案，所述PHY以太网模块由PHY芯片和外围电路组成。

作为一种优选方案，所述RS485&26LS32模块由485芯片、26LS32芯片及外围电路组成。

作为一种优选方案，所述RS485&RS232模块由485芯片、232芯片及位置电路组成。

作为一种优选方案，所述LCD显示接口由电气驱动芯片及外围电路组成。

基于单片FPGA支持多个光栅尺的位置测显装置的测显方法，其特征在于包括以下步骤：

1）位置测显装置通过以太网接口连接以太网，通过光栅尺接口连接多个光栅尺，通过LCD显示接口连接LCD显示屏；

2）对位置测显装置上电后，软核CPU执行系统初始化，所述系统初始化包括对系统时钟、IO端口及系统全局变量的初始化；

3）软核CPU初始化LCD显示驱动程序并对LCD显示屏进行清屏；

4）软核CPU初始化以太网驱动及应用程序；

5）软核CPU初始化RS485和RS232通信程序；

6）软核CPU从FLASH存储器读取事先存储的对应各种类型的光栅尺通信协议参数，并根据该参数选择光栅尺通信协议的类型；

7）软核CPU对步骤6）选择的光栅尺通信协议进行初始化，配置相应的通信波特率和数据帧格式；

8）软核CPU初始化定时器程序，对定时器周期和计数值进行配置，使定时器开始计数及开启中断；

9）软核CPU依次执行LCD显示、处理非实时以太网数据、查询光栅尺信息及报警处理程序；

10）重复执行步骤9），直到位置测显装置断电后结束。

作为一种优选方案，在步骤9）中，当出现定时器周期中断时，具体如下：

a）软核CPU开始执行查询是否接收到上位机通过以太网或RS485&RS232模块发来的命令数据，若查询接收到命令数据，就根据命令数据进行相应的处理并执行相应的任务；

b）软核CPU通过以太网或RS485&RS232模块发送已经处理好并存在SDRAM存储器里的光栅尺位置数据给上位机；

c）软核CPU同时发送各个光栅尺命令数据给各个光栅尺，通过同步发送光栅尺命令数据，并由FPGA内部的光栅尺通信模块同时将各个命令数据传送至各个光栅尺；

d）结束定时器中断，返回步骤9）。

作为一种优选方案，在步骤9）中，当出现接收光栅尺位置中断时，接收光栅尺位置数据及信息，然后对接收到的位置数据进行处理，并存入SDRAM存储器，结束中断后返回步骤9）。

本发明相对于现有技术具有如下的有益效果：

1本发明的位置测显装置通过FPGA可将正交编码接口的光栅尺进行位置脉冲计数，也可与各种通信协议的光栅尺进行通信读取位置数据及其它信息，可实现与上位机（包含运动控制系统、测量系统等）进行高速实时的通信，也可与PC机进行简单的点对点通信，可实现高达20Mbps的RS485通信，可与没有以太网的上位机进行高速通信，也实现了串口通信。

2、本发明的位置测显可使多个光栅尺可同时收到命令数据，并同时采样光栅尺在该时刻该位置的位置数据，达到了高同步获取光栅尺位置数据要求，由于采用FPGA内部的光栅尺通信模块，同时选用高精度的绝对式光栅尺，可实现与多个光栅尺高同步、高速度和高精度的通信。

3、本发明的位置测显装置通过RS485&26LS32模块可实现多达12路的RS485通道和多达18路的正交编码差分信号通道，通过光栅尺接口可实现至少与6个光栅尺的同时通信。

附图说明

图1为本发明位置测显装置的结构框图；

图2为本发明FPGA内部结构框图；

图3为本发明位置测显装置的测显流程示意图；

图4为本发明测显过程中定时器中断的流程示意图；

图5为本发明测显过程中接收光栅尺位置中断的流程示意图。

具体实施方式

实施例1：

如图1所示，本实施例的位置测显装置包括FPGA、PHY以太网模块、RS485&26LS32模块、RS485&RS232模块、LCD显示接口、有源晶振、JTAG接口、FLASH存储器和SDRAM存储器，所述PHY以太网模块、RS485&26LS32模块、RS485&RS232模块、LCD显示接口、有源晶振、JTAG接口、FLASH存储器和SDRAM存储器分别与FPGA连接。

FPGA，用于与光栅尺、以太网和RS485&RS232模块进行通信，具体功能如下：可将正交编码接口的光栅尺进行位置脉冲计数，也可与各种通信协议的光栅尺进行通信读取位置数据及其它信息（如EnDat、BISS、FeaDat、SSI和TAMAGAWA等通信协议）；可实现以太网通信的数据链路层和应用层，可实现与上位机（包含运动控制系统、测量系统等）进行高速实时的通信，也可与PC机进行简单的点对点通信，可实现高达20Mbps的RS485通信，可与没有以太网的上位机进行高速通信，也实现了串口通信，而光栅尺的位置数据及其他信息就是通过以太网传输或通过RS485&RS232模块进行传输的；另外，还实现了LCD显示的驱动，可同时显示6个光栅尺的位置数据,且显示能达到小数点后3位，实时在线显示了光栅尺所处的位置。

PHY以太网模块，由PHY芯片和外围电路组成，用于实现以太网的物理层协议，其外围电路与普通的以太网基本一样，外围电路配置了PHY芯片的一些参数，使PHY芯片上电后就进入了正常通信状态。

RS485&26LS32模块，由485芯片、26LS32芯片及外围电路组成，用于实现RS485通信和对正交编码差分脉冲进行电平转换，该模块实现多达12路的RS485通道，和多达18路的正交编码差分信号通道，通过光栅尺接口可实现至少与6个光栅尺的同时通信。

RS485&RS232模块，由485芯片、232芯片及位置电路组成，用于实现RS485通信和RS232串口通信的电气驱动。

LCD显示接口，由电气驱动芯片及外围电路组成，用于与LCD显示屏的电气驱动接口相配合连接。

有源晶振，给FPGA提供时钟，因有源晶振提供的时钟的频率较低，需要FPGA内部进行PLL模块倍频才能满足要求。

JTAG接口，用于调试和下载FPGA软件。

FLASH存储器用于存储FPGA的逻辑门电路和软核CPU的代码，起到掉电非易失的存储作用；SDRAM存储器用于运行软核CPU的代码和暂存光栅尺位置数据、以太网数据及其他信息，在上电后，FPGA就将存储在FLASH存储器里的数据分别导入到FPGA内部和加载到SDRAM存储器，导入到FPGA内部的就形成了数字逻辑及门电路，加载到SDRAM存储器的是运行软核CPU的代码。

如图2所示，所述FPGA内部设置有软核CPU、RS485通信模块、RS232通信模块、LCD显示逻辑模块、PLL模块、以太网数据链路模块、光栅尺通信模块、正交解码计数模块、FLASH逻辑模块以及SDRAM模块。

软核CPU，用于控制和协调各个模块，并对通信数据进行处理，控制通信数据的收发，选择哪种通信协议、底层驱动程序和应用层程序，完成LCD显示驱动程序和位置菜单显示程序。

光栅尺通信模块（包含常用的EnDat、BISS、FeaDat、SSI和TAMAGAWA等通信协议模块），用于与各个通信协议的光栅尺进行通信，软核CPU可通过事先设置的对应各种类型的光栅尺通信协议参数选择哪种通信协议与对应的光栅尺进行通信，该各个协议子模块均由硬件描述语言编写并通过软件开发工具综合布局布线，将FPGA内部逻辑单元（LE）和门电路按功能连接在一起组成。

正交解码计数模块，用于对光栅尺发来的正交编码脉冲信号进行解码后计数，从系统上电后计到的数据就是光栅尺所测得的位置数据，也可通过Z信号进行脉冲计数清0，该模块同光栅尺通信模块一样由硬件描述语言描述形成。

LCD显示逻辑模块，用于产生控制和数据信号至LCD数字逻辑硬件，其显示数据及菜单由软核CPU控制，该模块由硬件描述语言描述形成。

PLL（锁相环）模块，用于将外部晶振时钟倍频至更高的时钟频率以达到软核CPU和各个摸块运行于高速状态，该模块可直接调用和设置FPGA自带的IP来完成。

RS485通信模块和RS232通信模块可用于传输光栅尺的位置数据及其他信息给上位机进行读取，适用于低速传输数据的场合，该模块由硬件描述语言描述形成。

FLASH逻辑模块和SDRAM逻辑模块用于完成控制和读写外部FLASH存储器和 SDRAM存储器，其各自由FPGA内部数字逻辑单元和门电路产生输出控制、片选、读写信号、地址和数据信号，这两个模块可直接调用和设置FPGA自带的IP来完成。

如图3所示，本实施例位置测显装置的测显方法如下：

3）软核CPU初始化LCD显示驱动程序并对LCD显示屏进行清屏；

4）软核CPU初始化以太网驱动及应用程序；

5）软核CPU初始化RS485和RS232通信程序；

10）重复执行步骤9），直到位置测显装置断电后结束。

如图4所示，在步骤9）中，当出现定时器周期中断时，具体如下：

d）结束定时器中断，返回步骤9）。

在步骤c）中，多个光栅尺可同时收到命令数据，并同时采样光栅尺在该时刻该位置的位置数据，达到了高同步获取光栅尺位置数据要求，由于采用FPGA内部的光栅尺通信模块，就可实现与多个光栅尺高同步高速度的通信。在高精度方面，可以选高精度的绝对式光栅尺，高精度的传输数据量大可通过高速传输来大大缩短通信时间。当选的是增量式脉冲光栅尺，由于光栅尺发出的正交编码位置脉冲是实时的，所以FPGA的正交解码计数模块收到的各个光栅尺发来正交编码位置脉冲，所计算的位置数据是同步的。

如图5所示，在步骤9）中，当出现接收光栅尺位置中断时，接收光栅尺位置数据及信息，然后对接收到的位置数据进行处理，并存入SDRAM存储器，结束中断后返回步骤9）；当使用正交解码计数模块接收正交编码位置脉冲钟时，该接收位置中断将不产生。

以上所述，仅为本发明优选的实施例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明所公开的范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都属于本发明的保护范围。

Claims

1.基于单片FPGA支持多个光栅尺的位置测显装置的测显方法，所述位置测显装置包括：PHY以太网模块，通过以太网接口与以太网连接；RS485&26LS32模块，通过光栅尺接口与多个光栅尺连接；FPGA，内部设置有软核CPU并用于与光栅尺、以太网和RS485&RS232模块进行通信、数据交互及处理；RS485&RS232模块，用于实现RS485通信和RS232串口通信的电气驱动；LCD显示接口，用于与LCD显示屏的电气驱动接口相配合连接；FLASH存储器，用于存储FPGA的逻辑门电路和软核CPU的代码；SDRAM存储器，用于存储运行软核CPU的代码、暂存光栅尺位置数据及以太网数据；

所述PHY以太网模块、RS485&26LS32模块、RS485&RS232模块、LCD显示接口、FLASH存储器和SDRAM存储器分别与FPGA连接；

其特征在于：所述测显方法包括以下步骤：

1)位置测显装置通过以太网接口连接以太网，通过光栅尺接口连接多个光栅尺，通过LCD显示接口连接LCD显示屏；

2)对位置测显装置上电后，软核CPU执行系统初始化，所述系统初始化包括对系统时钟、IO端口及系统全局变量的初始化；

3)软核CPU初始化LCD显示驱动程序并对LCD显示屏进行清屏；

4)软核CPU初始化以太网驱动及应用程序；

5)软核CPU初始化RS485和RS232通信程序；

6)软核CPU从FLASH存储器读取事先存储的对应各种类型的光栅尺通信协议参数，并根据该参数选择光栅尺通信协议的类型；

7)软核CPU对步骤6)选择的光栅尺通信协议进行初始化，配置相应的通信波特率和数据帧格式；

8)软核CPU初始化定时器程序，对定时器周期和计数值进行配置，使定时器开始计数及开启中断；

9)软核CPU依次执行LCD显示、处理非实时以太网数据、查询光栅尺信息及报警处理程序；

10)重复执行步骤9)，直到位置测显装置断电后结束。

2.根据权利要求1所述的测显方法，其特征在于：在步骤9)中，当出现定时器周期中断时，具体如下：

a)软核CPU开始执行查询是否接收到上位机通过以太网或RS485&RS232模块发来的命令数据，若查询接收到命令数据，就根据命令数据进行相应的处理并执行相应的任务；

b)软核CPU通过以太网或RS485&RS232模块发送已经处理好并存在SDRAM存储器里的光栅尺位置数据给上位机；

c)软核CPU同时发送各个光栅尺命令数据给各个光栅尺，通过同步发送光栅尺命令数据，并由FPGA内部的光栅尺通信模块同时将各个命令数据传送至各个光栅尺；

d)结束定时器中断，返回步骤9)。

3.根据权利要求1所述的测显方法，其特征在于：在步骤9)中，当出现接收光栅尺位置中断时，接收光栅尺位置数据及信息，然后对接收到的位置数据进行处理，并存入SDRAM存储器，结束中断后返回步骤9)。

4.根据权利要求1所述的测显方法，其特征在于：还包括用于提供时钟给FPGA的有源晶振和用于调试和下载FPGA软件的JTAG接口，所述有源晶振和JTAG接口分别与FPGA连接。

5.根据权利要求1所述的测显方法，其特征在于：所述FPGA内部还设置有RS485通信模块、RS232通信模块、LCD显示逻辑模块、PLL模块、以太网数据链路模块、光栅尺通信模块、正交解码计算模块、FLASH逻辑模块以及SDRAM逻辑模块。

6.根据权利要求1-5任一项所述的测显方法，其特征在于：所述PHY以太网模块由PHY芯片和外围电路组成。

7.根据权利要求1-5任一项所述的测显方法，其特征在于：所述RS485&26LS32模块由485芯片、26LS32芯片及外围电路组成。

8.根据权利要求1-5任一项所述的测显方法，其特征在于：所述RS485&RS232模块由485芯片、232芯片及位置电路组成。

9.根据权利要求1-5任一项所述的测显方法，其特征在于：所述LCD显示接口由电气驱动芯片及外围电路组成。