CN103591961B - 一种基于dsp和fpga的捷联罗经导航计算机 - Google Patents

Abstract

一种基于DSP和FPGA的捷联罗经导航计算机，它由数据输入模块、数据釆集模块、导航解算模块和数据输出模块组成；数据输入模块和数据采集模块相连，数据采集模块分别与导航解算模块和数据输出模块相连；首先，经数据输入模块输出的CMOS电平形式的IMU脉冲信号被数据采集模块的FPGA釆集，每完成一次采集便触发导航解算模块中DSP外部中断，DSP通过响应该中断来读取数据采集模块中FPGA采集的IMU数据和IMU采样次数，进而完成导航解算，解算后的位置、速度及姿态结果同样通过中断方式返回FPGA，进而通过串口输出；DSP+FPGA架构最大优点是速度快，精度高，结构灵活，有较强的通用性，针对不同的导航系统只需更改接口电路硬件和软件即可，适合于模块化设计。

Description

一种基于DSP和FPGA的捷联罗经导航计算机

技术领域

本发明涉及一种基于数字信号处理器（DigitalSignalProcessing,DSP)和现场可编程门阵列（Field-ProgrammableGateArray,FPGA)的FGCS-01罗经系统用导航计算机，产品主要用于FGCS-01罗经系统中三轴光纤陀螺及加速度计数据接收、罗经解算以及对外串口输出功能，提供精确的横摇、纵摇及航向姿态信息，满足FGCS-01罗经系统的功能要求,该技术属于航空、航天导航技术领域。

背景技术

导航计算机是捷联惯导系统的中心处理器，主要完成系统的数据处理与计算。近年来,随着科学技术的不断进步，导航技术向着多传感器、多信息融合的方向发展，武器装备也向着小型化、高性能、高可靠性的方向发展,这对导航计算机提出了更高的要求。传统的导航计算机大多为专用计算机、通用计算机平台（8086系列）、嵌入式工控机（PC104)等,它们体积大、功耗大、成本高，已经不能胜任新形势下的导航要求。

随着现代电子技术的发展，出现了运算能力强大的数字信号处理器(DSP)。它是专门为快速实现各种数字信号的处理算法而设计的,是具有特殊结构的微处理器。在当今的数字化时代背景下，DSP成为通信、计算机、控制器类产品等领域的基础器件，基于DSP技术的开发应用正成为数字时代的应用技术潮流。导航计算机接收来自惯性器件的测量参数值，按照预先设定的导航算法和误差修正算法计算出当前时刻的位置、速度和姿态。分析大多数的导航算法可以知道，三角函数计算与矩阵计算是导航计算机的典型运算，而且乘法出现的频率相对较高。而DSP芯片的显著特点是内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，并广泛采用流水线操作,因此基于DSP芯片设计的导航计算机可以有效的提高导航运算的速度和精度。但是系统的输入/输出涉及与外界进行大量的数据交换和外设控制等I/O操作，这是DSP的弱项。DSP在进行数据运算的同时,还要兼顾系统控制和数据I/0，并响应频繁的中断。此时DSP赖以进行高速数据处理的多级缓冲和高速流水线机制将被频繁打断。另外，低速的外设和I/O操作要求在DSP的操作时序中插入大量的等待周期，最终使DSP的优势大大消弱。所以，为兼顾系统数据的I/O功能和运算功能,考虑到FPGA在操作I/O上的优势，本专利申请的导航计算机采用DSP+FPGA系统结构。

发明内容

(1)本发明要解决的技术问题

针对现有导航计算机的不足，本发明提供一种基于DSP和FPGA的捷联罗经导航计算机，实现数据的集中釆集以及导航信息的实时解算和输出，它具有体积小、功耗低、集成度高、实时性好、可扩展性强、易于升级的特点。

(2)本发明的技术解决方案

一种基于DSP和FPGA的捷联罗经导航计算机，由数据输入模块、数据釆集模块、导航解算模块和数据输出模块组成。它们之间的位置连接关系及信号走向是：数据输入模块和数据采集模块相连，数据采集模块分别与导航解算模块和数据输出模块相连。首先，经数据输入模块输出的CMOS电平形式的IMU脉冲信号被数据采集模块的FPGA釆集，每完成一次采集便触发导航解算模块中DSP外部中断，DSP通过响应该中断来读取数据采集模块中FPGA采集的IMU数据和IMU采样次数，进而完成导航解算。解算后的位置、速度及姿态结果同样通过中断方式返回FPGA，进而通过串口输出。

所述的数据输入模块包括一个电平转换芯片和三个RS422接口芯片，电平转换芯片采用一片SN74CBTD3384，IMU脉冲信号经过电平转换芯片转换后输出CMOS电平形式的IMU脉冲信号。

所述的数据采集模块主要在FPGA中进行设计，计数所得数据由DSP进行定时采集，系统板中同时设计了JTAG和AS两种开发模式，程序调试时采用JTAG模式，调通后通过AS模式将程序固化在FPGA的配置芯片中。导航计算机的传感器有IMU（光纤陀螺和加速度计）和温度传感器，根据各个传感器的接口特性，利用FPGA主要设计了脉冲计数器，串行通讯接口，以实现对各个传感器的数据采集任务，芯片内部采用循环计数器对光纤陀螺和加速度计的信号进行计数并定时寄存计数结果，为防止计数和寄存之间的时序冲突，通过高速同步信号对芯片内部的全部电路进行同步设计，计数结果定时通过总线被DSP采集。FPGA是DSP协处理器，负责数据采集和接口电路设计，实现各功能模块与DSP的通讯。在FPGA中开辟两个512Bytes的缓存区，标记为RAM0和RAM1，DSP从RAM0接收数据时，接口电路向RAM1写入数据，反之，当DSP从RAM1接收数据时，接口电路向RAM0写入数据。FPGA与DSP接口的信号有总线接口信号也有中断请求信号（即罗经系统周期定时信号），将该信号直接接到DSP外部中断输入端INTO。

所述的导航解算模块主要完成系统的数据计算,它包括DSP和Flash，DSP通过外部存储器接口（ExternalMemoryInterface,EMIF)定时读取数据采集模块中存储的IMU数据和IMU釆样次数，读取到IMU数据时进行捷联解算，然后将IMU数据、IMU釆样次数和导航解算结果通过EMIF送到数据采集模块，再由数据采集模块送到数据输出模块中。Flash存储器用于存储程序和数据，Flash与DSP连接，系统上电后DSP的引导装载软件将Flash中的程序加载到DSP的内部RAM中运行，程序在RAM中运行，从而保证了DSP的高速运行。DSP有两种装入方式可以供用户选择:存储器装入方式和串行口装入方式。其中存储器方式又根据地址的不同分为三种:BOOT1,BOOT2，BOOT3。DSP通过查询四个中断引脚来确定装入方式，引脚为低电平有效，查询的顺序为/INT3,/INTO，/INT1,/INT2。即上电后DSP先检查/INT3引脚，判断该引脚电平是否为低，要是为低电平，则从串行口开始装载引导程序。否则接着查询/INTO引脚，判断该引脚电平是否为低，若为有效的低电平，则DSP开始从BOOT1引导程序装载。否则DSP接着依次查询中断引脚/INT1和/INT2的状态，决定装载的地址是BOOT2还是BOOT3。

所述的数据输出模块包括第一串口、第二串口。数据釆集模块中的IMU数据和IMU釆样次数经第一串口发送到上位机，导航解算结果经第二串口发送到上位机。

本发明的工作流程如下所述：首先FPGA开始釆集经数据输入模块输出的CMOS电平形式的IMU脉冲信号，每完成一次采集便触发导航解算模块中DSP外部中断，DSP通过响应该中断来读取数据采集模块中FPGA采集的IMU数据和IMU采样次数，进而完成导航解算。解算后的位置、速度及姿态结果同样通过中断方式返回FPGA，进而通过串口输出。系统正常工作时工作在罗经通道，利用罗经回路控制系统找北，指示载体航向和姿态信息，罗经通道是使系统工作在阻尼状态，这样系统不再满足舒勒条件，破坏了加速度对系统无干扰的条件，当载体机动时必将对系统造成动态误差，而且这种误差随加速度、速度增加而加大，而且要经过几个振荡周期之后才能衰减下来，因此当载体进行复杂机动航行和遭遇恶劣海情，加速度大于设定阈值时，由于加速度估计补偿的效果有限，故使系统进入无阻尼惯导通道，以有效减小机动误差。

本发明与现有技术相比的优点在于：

导航计算机选用专用的数字信号处理芯片DSP作为运算的芯片，同时采用FPGA芯片作为陀螺与加速度计的计数电路，然后根据需要扩展接口电路。基于DSP和FPGA的导航计算机具有以下优点：

1、计数电路和运算电路可以做在一块电路上，整个电路的大小、型状及外设接口电路可根据实际需要进行设计；

2、DSP是专用的数字信号处理芯片，其内部采用哈佛结构，具有专门的硬件乘法器，提供特殊的数字信号处理指令，可以用来快速的实现各种数字信号处理算法，运算速度快；

3、DSP响应中断快，采样率可以较高，对于基于光纤陀螺的惯导系统以及高动态的应用场合非常有利。

4、基于DSP和FPGA的导航计算机的功耗低、无局部发热元件；这对保证陀螺精度非常有利。

附图说明

图1为本发明的系统结构框图；

图2为FPGA与DSP的接口逻辑的结构示意图；

图3为DSP的BootLoader模式流程图；

图4为捷联罗经系统软件流程图；

图5为罗经状态流程框图；

图6为纯惯导工作状态流程框图。

图中符号说明如下：

IMU为惯性测量单元，MAX3490为RS-485收发器，FPGA为现场课编程门阵列，DSP为数字信号处理器，EMIF为DSP的外部存储器接口，Flash为存储器。

具体实施方式

如图1所示，本发明一种基于DSP和FPGA的捷联罗经导航计算机，它由数据输入模块1、数据釆集模块2、导航解算模块3和数据输出模块4组成。它们之间的位置连接关系及信号走向是：数据输入模块1和数据采集模块2相连，数据采集模块2分别与导航解算模块3和数据输出模块4相连。首先，经数据输入模块1输出的CMOS电平形式的IMU脉冲信号被数据采集模块2的FPGA釆集，每完成一次采集便触发导航解算模块3中DSP外部中断，DSP通过响应该中断来读取数据采集模块2中FPGA采集的IMU数据和IMU采样次数，进而完成导航解算。解算后的位置、速度及姿态结果同样通过中断方式返回FPGA，进而通过串口输出。

所述的数据输入模块1包括一个电平转换芯片和三个RS422接口芯片，电平转换芯片采用一片SN74CBTD3384，IMU脉冲信号经过电平转换芯片转换后输出CMOS电平形式的IMU脉冲信号。

所述的数据采集模块2包括FPGA和配置芯片，FPGA选取Altera公司低成本、低功耗、高容量的CycloneII系列EP2C8Q208I8型号器件。数据采集模块2主要在FPGA中进行设计，计数所得数据由DSP进行定时采集，系统板中同时设计了JTAG和AS两种开发模式，程序调试时采用JTAG模式，调通后通过AS模式将程序固化在FPGA的配置芯片中。导航计算机的传感器有IMU（光纤陀螺和加速度计）和温度传感器，根据各个传感器的接口特性，利用FPGA主要设计了脉冲计数器，串行通讯接口，以实现对各个传感器的数据采集任务，芯片内部采用循环计数器对陀螺和加速度计的信号进行计数并定时寄存计数结果，为防止计数和寄存之间的时序冲突，通过高速同步信号对芯片内部的全部电路进行同步设计，计数结果定时通过总线被DSP采集。FPGA是DSP协处理器，负责数据采集和接口电路设计，实现各功能模块与DSP的通讯。在FPGA中开辟两个512Bytes的缓存区，标记为RAM0和RAM1，DSP从RAM0接收数据时，接口电路向RAM1写入数据，反之，当DSP从RAM1接收数据时，接口电路向RAM0写入数据。FPGA与DSP接口的信号有总线接口信号也有中断请求信号（即罗经系统周期定时信号），将该信号直接接到DSP外部中断输入端INTO。FPGA和DSP的接口逻辑的结构如图2。

所述的导航解算模块3主要完成系统的数据计算,它包括DSP和Flash。DSP选择TI的C67系列，具体型号为TMS320C6727B，Flash芯片选择SiliconStorageTechnology公司的SST39VF800A。DSP通过外部存储器接口EMIF（ExternalMemoryInterface,EMIF)定时读取数据采集模块中存储的IMU数据和IMU釆样次数，读取到IMU数据时进行捷联解算，然后将IMU数据、IMU釆样次数和导航解算结果通过EMIF送到数据采集模块，再由数据采集模块送到数据输出模块中。Flash存储器用于存储程序和数据，Flash与DSP连接，系统上电后DSP的引导装载软件将Flash中的程序加载到DSP的内部RAM中运行，程序在RAM中运行，从而保证了DSP的高速运行。DSP有两种装入方式可以供用户选择:存储器装入方式和串行口装入方式。其中存储器方式又根据地址的不同分为三种:BOOT1,BOOT2，BOOT3。TMS320C6727B通过查询四个中断引脚来确定装入方式，引脚为低电平有效，查询的顺序为/INT3,/INTO，/INT1,/INT2。即上电后DSP先检查/INT3引脚，判断该引脚电平是否为低，要是为低电平，则从串行口开始装载引导程序。否则接着查询/INTO引脚，判断该引脚电平是否为低，若为有效的低电平，则DSP开始从BOOT1引导程序装载。否则DSP接着依次查询中断引脚/INT1和/INT2的状态，决定装载的地址是BOOT2还是BOOT3。图3为DSP的BootLoader模式的流程图。

所述的数据输出模块4包括第一串口、第二串口。数据釆集模块2中的IMU数据和IMU釆样次数经第一串口发送到上位机，导航解算结果经第二串口发送到上位机。

本发明的工作流程如下所述：首先FPGA开始釆集经数据输入模块1输出的CMOS电平形式的IMU脉冲信号，每完成一次采集便触发导航解算模块3中DSP外部中断，DSP通过响应该中断来读取数据采集模块2中FPGA采集的IMU数据和IMU采样次数，进而完成导航解算。解算后的位置、速度及姿态结果同样通过中断方式返回FPGA，进而通过串口输出。

捷联罗经系统正常工作时工作在罗经通道，利用罗经回路控制系统找北，指示载体航向和姿态信息，罗经通道是使系统工作在阻尼状态，这样系统不再满足舒勒条件，破坏了加速度对系统无干扰的条件，当载体机动时必将对系统造成动态误差，而且这种误差随加速度、速度增加而加大，而且要经过几个振荡周期之后才能衰减下来，因此当载体进行复杂机动航行和遭遇恶劣海情，当加速度计输出值大于设置的阈值时，自动切断加速度计信号，不利用加速度计输出对系统进行修正，系统切换到无阻尼惯导方式，系统软件流程图如图4所示。

罗经状态的流程框图如图5所示。首先系统对惯性元件及其他传感器实现数据采集，若载体机动航行，则使用外部信息对加速度和角速率信息进行校正，补偿载体运动加速度引起的误差，若载体匀速航行或静止，则直接进行坐标转换，然后通过罗经对准回路计算修正角速率，最后完成四元数更新及姿态矩阵的更新，并输出姿态信息。

纯惯导状态的流程框图如图6所示。首先系统对惯性元件及其他传感器实现数据采集，然后对角速度和加速度信息进行误差补偿，利用补偿后的信息，通过更新四元数完成姿态更新，求解速率、位置的微分方程完成速度、位置的更新，并输出结果。

Claims (1)

1.一种基于DSP和FPGA的捷联罗经导航计算机，其特征在于：它由数据输入模块、数据釆集模块、导航解算模块和数据输出模块组成；它们之间的位置连接关系及信号走向是：数据输入模块和数据采集模块相连，数据采集模块分别与导航解算模块和数据输出模块相连；

首先，经数据输入模块输出的CMOS电平形式的IMU脉冲信号被数据采集模块的FPGA釆集，每完成一次采集便触发导航解算模块中DSP外部中断，DSP通过响应该中断来读取数据采集模块中FPGA采集的IMU数据和IMU采样次数，进而完成导航解算；解算后的位置、速度及姿态结果同样通过中断方式返回FPGA，进而通过串口输出；所述IMU中文含义为光纤陀螺和加速度计；

所述的数据输入模块包括一个电平转换芯片和三个RS422接口芯片，电平转换芯片采用一片SN74CBTD3384，IMU脉冲信号经过电平转换芯片转换后输出CMOS电平形式的IMU脉冲信号；

所述的数据采集模块包括FPGA和配置芯片，FPGA选取Altera公司的CycloneII系列EP2C8Q208I8型号器件；数据采集模块在FPGA中进行设计，计数所得数据由DSP进行定时采集，系统板中同时设计了JTAG和AS两种开发模式，程序调试时采用JTAG模式，调通后通过AS模式将程序固化在FPGA的配置芯片中；导航计算机的传感器有IMU和温度传感器，根据各个传感器的接口特性，利用FPGA设计了脉冲计数器，串行通讯接口，以实现对各个传感器的数据采集任务，芯片内部采用循环计数器对陀螺和加速度计的信号进行计数并定时寄存计数结果，为防止计数和寄存之间的时序冲突，通过高速同步信号对芯片内部的全部电路进行同步设计，计数结果定时通过总线被DSP采集；FPGA是DSP协处理器，负责数据采集和接口电路设计，实现各功能模块与DSP的通讯；在FPGA中开辟两个512Bytes的缓存区，标记为RAM0和RAM1，DSP从RAM0接收数据时，接口电路向RAM1写入数据，反之，当DSP从RAM1接收数据时，接口电路向RAM0写入数据；FPGA与DSP接口的信号有总线接口信号也有中断请求信号，即罗经系统周期定时信号，将该信号直接接到DSP外部中断输入端INTO；

所述的导航解算模块完成系统的数据计算,它包括DSP和Flash；DSP选择TI的C67系列，具体型号为TMS320C6727B，Flash芯片选择SiliconStorageTechnology公司的SST39VF800A；DSP通过外部存储器接口EMIF定时读取数据采集模块中存储的IMU数据和IMU釆样次数，读取到IMU数据时进行捷联解算，然后将IMU数据、IMU釆样次数和导航解算结果通过EMIF送到数据采集模块，再由数据采集模块送到数据输出模块中；Flash存储器用于存储程序和数据，Flash与DSP连接，系统上电后DSP的引导装载软件将Flash中的程序加载到DSP的内部RAM中运行，程序在RAM中运行，从而保证了DSP的高速运行；DSP有两种装入方式供用户选择:存储器装入方式和串行口装入方式；其中存储器方式又根据地址的不同分为三种:BOOT1,BOOT2，BOOT3；TMS320C6727B通过查询四个中断引脚来确定装入方式，引脚为低电平有效，查询的顺序为INT3,INTO，INT1,INT2；即上电后DSP先检查INT3引脚，判断该引脚电平是否为低，要是为低电平，则从串行口开始装载引导程序；否则接着查询INTO引脚，判断该引脚电平是否为低，若为有效的低电平，则DSP开始从BOOT1引导程序装载；否则DSP接着依次查询中断引脚INT1和INT2的状态，决定装载的地址是BOOT2还是BOOT3；

所述的数据输出模块包括第一串口和第二串口；数据釆集模块中的IMU数据和IMU釆样次数经第一串口发送到上位机，导航解算结果经第二串口发送到上位机；

FPGA开始釆集经数据输入模块输出的CMOS电平形式的IMU脉冲信号，每完成一次采集便触发导航解算模块中DSP外部中断，DSP通过响应该中断来读取数据采集模块中FPGA采集的IMU数据和IMU采样次数，进而完成导航解算；解算后的位置、速度及姿态结果同样通过中断方式返回FPGA，进而通过串口输出；

捷联罗经系统正常工作时工作在罗经通道，利用罗经回路控制系统找北，指示载体航向和姿态信息，罗经通道是使系统工作在阻尼状态，这样系统不再满足舒勒条件，破坏了加速度对系统无干扰的条件，当载体机动时必将对系统造成动态误差，而且这种误差随加速度、速度增加而加大，而且要经过几个振荡周期之后才能衰减下来，因此当载体进行复杂机动航行和遭遇恶劣海情，当加速度计输出值大于设置的阈值时，自动切断加速度计信号，不利用加速度计输出对系统进行修正，系统切换到无阻尼惯导方式；

罗经状态首先系统对惯性元件及其他传感器实现数据采集，若载体机动航行，则使用外部信息对加速度和角速率信息进行校正，补偿载体运动加速度引起的误差，若载体匀速航行或静止，则直接进行坐标转换，然后通过罗经对准回路计算修正角速率，最后完成四元数更新及姿态矩阵的更新，并输出姿态信息；

纯惯导状态的首先系统对惯性元件及其他传感器实现数据采集，然后对角速度和加速度信息进行误差补偿，利用补偿后的信息，通过更新四元数完成姿态更新，求解速率、位置的微分方程完成速度、位置的更新，并输出结果。