CN103067116A

CN103067116A - 一种多路反馈全光异或逻辑高速超长伪随机码发生器

Info

Publication number: CN103067116A
Application number: CN2013100192967A
Authority: CN
Inventors: 孙振超; 王智; 张丽梅; 王甫; 刘英峰
Original assignee: Beijing Jiaotong University
Current assignee: Beijing Jiaotong University
Priority date: 2013-01-18
Filing date: 2013-01-18
Publication date: 2013-04-24

Abstract

本发明公开了一种多路反馈全光异或逻辑高速超长伪随机码发生器，包含以下部件：伪随机二进制序列码发生器：将时钟信号经过全光异或逻辑门后的输出信号进行两路延时反馈后作为控制光作用于异或逻辑门而构成；伪随机二进制序列码倍速器：将所述的伪随机二进制序列码发生器产生的伪随机二进制序列码流一部分经过波长变换延时反馈，与原信号进行逻辑或运算，得到高速的伪随机二进制序列码。本发明为全光发生器，克服了电子瓶颈，减少了装置能耗。主要用于数字通信系统的误码率测量以及编码/解码（扰码、解扰）、加密/解密、模拟白噪声，扩频调制等等。

Description

一种多路反馈全光异或逻辑高速超长伪随机码发生器

技术领域

本发明涉及光电子技术领域，尤其涉及一种多路反馈全光异或逻辑高速超长伪随机码发生器。

背景技术

伪随机码，即“伪随机二进制序列”（PRBS：Pseudo RandomBinary Sequence），具有“随机”特性，是因为在PRBS码流中，二进制数“0”和“1”随机出现，但它又与真正意义上的随机码不同，这种“随机”特性只是局部的，即在周期内部，“0”和“1”是随机出现的(码流生成函数与初始码确定后，码流的顺序也是固定的)，但各个周期中的码流却是完全相同的，所以被称为“伪随机码”。

PRBS码的周期长度与其阶数有关，常用的阶数有7、9、11、15、20、23、31，也就是我们常说的PRBS7、PRBS9、PRBS11、PRBS15、PRBS20、PRBS23、PRBS31。对于n阶PRBS码，每个周期的序列长度为2ⁿ-1，在每个周期内，“0”和“1”是随机分布的，并且“0”和“1”的个数相等，连“1”的最大数目为n，连“0”的最大数目为(n-1)。在对高速信号链路进行误码测试时，基本上都是利用PRBS码流来模拟真实的线网码流环境，因为在现实网络中，所有的数据都是随机出现的，没有任何规律可言，而PRBS码流在一定程度上具有这种“随机数据”特性，二进制“0”和“1”随机出现，其频谱特征与白噪声非常接近。PRBS码流的阶数越高，其包含的码型就越丰富，就越接近真实的线网环境，测试的结果就越准确。

目前，电域PRBS常用码速为1.5Gb/s，最高达到15Gb/s。对于现在广泛应用的光传输系统和光通信网络，同样需要利用PRBS对线路和网络的性能进行检测，包括模拟白噪声、测量误码率等等。众所周知，高速电域PRBS发生器不但结构非常复杂，而且成本非常高，特别是当传输速度达到40Gb/s以上时，这个问题越来越突出。传统的PRBS码型发生器由线性移位寄存器和异或门(XOR)组成。由触发器构成n级线性移位寄存器，加上反馈网络即可构成码长为2ⁿ-1的PRBS码型发生器。反馈网络由对应的本原多项式确定，并由此决定特定的码组。

最早提出全光伪随机数发生器的是Poustie等人，他们提出利用TOAD（Terahertz Optical Asymmetric Demultiplexer）构成子反馈回路实现PRBS。由于SOA饱和之后的增益发生变化，相位发生2π翻转的光功率比发生π翻转的光功率的两倍还要高，因此，此种方案的判决结果消光比不够理想。另外，该方案基于SOA的交叉相位调制，因此SOA的恢复时间直接影响PRBS发生器的速度。

Silvia Wagemans利用双环耦合触发器构成的移位寄存器产生PRBS，基本原理是将触发器级联形成移位寄存器，将移位寄存器的两个输出经异或运算（XOR），得到PRBS输出。所用到的触发器是基于环形激光器的，此触发器可实现双波长二进制编码。他们的工作中，全光XOR比较复杂，采用三个环形激光器耦合的XOR。该系统过于复杂，而且仅仅实现了速率为10kbps，周期长度为2²-1的PRBS，指标参数太低。

K.E.Zoiros基于TOAD结构的D触发器级联构成线性移位寄存器，仿真模拟了3bit移位寄存器构成的2³-1全光PRBS码发生器。每个D触发器由3个TOAD构成，因此，该系统结构非常复杂，作者仅仅完成了模拟仿真，实验研究困难较大。

S.Ma仿真研究了基于QD-SOA的高速全光PRBS发生器，将移位寄存器的m位和n位经过一个异或门（XOR）和一个与门（AND）后反馈输入到移位寄存器的输入端，即可按照本原多项式x^m+xⁿ+1产生周期长度为2^m-1的PRBS码。其中的XOR和AND采用基于量子点半导体光放大器的M-Z干涉仪来实现，模拟了码速为250Gbps，码长2⁷-1的PRBS发生器。该系统尽管仿真速率很高，但是由于系统过于复杂，实际上不可能实现长周期的PRBS码。

发明内容

本发明目的是提供一种结构简单、成本低的高速超长全光伪随机码发生器。

为了解决以上技术问题，本发明实施例公开了一种多路反馈全光异或逻辑高速超长伪随机码发生器，包含以下部件：

伪随机二进制序列码发生器：将时钟信号经过全光异或逻辑门的信号延时反馈后作为控制光作用于异或逻辑门而构成；

伪随机二进制序列码倍速器：将所述的伪随机二进制序列码发生器产生的伪随机二进制序列码流一部分经过波长变换延时反馈，与原信号进行逻辑或运算，得到高速的伪随机二进制序列码。

进一步，作为优选，所述伪随机二进制序列码发生器进一步包括：

全光异或逻辑器：用于对输入时钟信号和控制信号进行全光异或逻辑运算，其输入端与输入时钟信号连接，两个控制端分别连接第一可调延时线和第二可调延时线输出，输出端连接波长变换器；

波长变换器：用于实现波长转换，其输出连接三分路器输入；

三分路器：用于将输入信号分成三路输出，其两路输出分别连接第一可调延时回路输入和第二可调延时回路输入，另一路输出伪随机二进制序列码信号；

第一可调延时线和第二可调延时线：用于信号延时。

进一步，作为优选，所述全光异或逻辑器进一步包括：由单个半导体激光放大器与分光比为50：50的2*2耦合器构成的环路，两路控制光分别通过波分复用器耦合到环中，时钟通过一个3db分路器将时钟分成两路，分别送入环的两个方向，在环上通过3db分路器将信号输出。

进一步，作为优选，所述波长转换器由单个半导体激光放大器与滤波器级联而成。

进一步，作为优选，所述二进制伪随机序列码倍速器包括：或门、1*2分束器和延时器；所述或门为全光逻辑或门，其输入分别连接伪随机二进制序列码发生器输出和延时器输出，所述延时器为全光波长转换的可调延时回路；或门输出与二分路器的输入连接，二分路器的一个输出连接延时器的输入，另一个输出为倍速的伪随机二进制序列码流。

本发明通过将一路光信号分成多路，根据本原多项式，将两路光经过一定延时反馈，与原信号进行异或运算，从而获得超长PRBS码，再将低速的伪随机码流进行倍速，获得高速超长的PRBS码，解决了目前PRBS码发生器结构复杂、成本高问题。

附图说明

当结合附图考虑时，通过参照下面的详细描述，能够更完整更好地理解本发明以及容易得知其中许多伴随的优点，但此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定，其中：

图1是本发明实施例基于多路反馈全光异或逻辑的全光PRBS码发生器框图。

图2是本发明实施例PRBS码速倍增框图。

图3是本发明实施例7bitPRBS码倍速示意图。

图4是本发明实施例波长变换器（逻辑非）框图。

图5是本发明实施PRBS码发生器工作示意图。

图6是本发明实施例基于SOA构建太赫兹光非对称解复用器（TOAD）的异或器框图。

图7是本发明实施例全光波长转换可调延时回路的结构示意图。

具体实施方式

参照图1-7对本发明的实施例进行说明。

为使上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

本发明提供一种多路反馈全光异或逻辑高速超长伪随机码发生器，包含以下部件：

如图1所示，伪随机二进制序列码发生器进一步包括：

全光异或逻辑器1：用于对输入时钟信号进行全光异或逻辑运算，其输入端与输入时钟信号连接，两个控制端分别连接第一可调延时线4和第二可调延时线5输出，输出端连接波长变换器2；如图6所示，所述异或器1进一步包括：由单个半导体激光放大器构成的环，两个控制端的光分别通过耦合器耦合到环中，时钟通过一个3db二分路器将时钟分成两路，分别送入环的两个方向，在环上通过3db分路器将信号输出。具体工作如下：由信号发生器产生了时钟信号光脉冲λ₂经过50：:50的耦合器的一端注入到环中。由反馈回路回来的光信号λ₁作为控制光共同作用到SOA上，SOA与环中的中心位置偏差Δx，两路控制光先后对环中的CW光和CCW光产生交叉增益调制和交叉相位调制。当两路控制都为“1”或都为“0”时，控制光对CW光和CCW光都产生2π的相移，或都不产生相移，所以CW光和CCW光在经过一圈后在耦合器的出口端干涉，由原路“R”端返回，逻辑结果为“0”。同理，当控制光分别为“1”和“0”时，控制光信号对CW光和CCW光中的一个进行了调节，使其相位发生了π的变化，所以在CW光和CCW光经过一圈后在耦合器的出口端干涉，由输出端“T”出射，逻辑结果为“1”。输入时钟光脉冲序列和经过不同时延后的两路光信号经过全光异或逻辑，即可得到PRBS码。全光异或逻辑可快速实现两路光信号的异或运算。例如本原多项式x⁶³+x⁶²+1产生的PRBS码周期长度为2⁶³-1，可由输入时钟脉冲序列和两路延时后的光信号异或而成，对应两路时延分别为63bit、62bit的反馈光路。

波长变换器2：用于实现波长转换，其输出连接三分路器3输入；由于反馈回去的信号要作为TOAD结构中的控制光，因此需要将异或逻辑门的输出信号进行波长变换，而且由于异或逻辑的判决为当两路控制信号为“0”时，判决结果为“0”，这就使得在反馈光还没有到达异或逻辑门的时候，逻辑门不输出光，以至于PRBS码发生器无法启动，因此我们需要异或逻辑非门。如图4所示，所述波长变换器2由单个半导体激光放大器9与滤波器10级联而成。由异或逻辑门输出的信号光λ₂与另一时钟信号λ₁同时注入到SOA，两路光在SOA中产生交叉增益调制，当信号光为“1”时，SOA对时钟脉冲的增益变小，再经过滤波器，将λ₂的光过滤掉，于是信号光的信号便被加载到时钟脉冲上，通过反馈回路作为控制光输入到异或逻辑门。

三分路器3：用于将输入信号分成三路输出，其两路输出分别连接第一可调延时线4和第二可调延时线5输入，另一路输出伪随机二进制序列码信号；

第一可调延时线4和第二可调延时线5：用于信号延时。可调时延线反馈回路是用来控制反馈光到达TOAD全光异或逻辑开关的时间，由于反馈回路的时延量与本原多项式严格一致，例如，10Gbps的NRZ码PRBS发生器，如果选取31阶PRBS的本原多项式为X³¹+X²⁸+1，两路反馈光信号的时延分别为2.8ns（28bit）、3.1ns（31bit），假定光路的有效折射率为1.5，则对应的反馈光路长度为56cm和62cm。通过精确控制反馈光路的光纤长度，可以实现相应的时延量，为了精确控制需要先粗略截取光纤长度，同时，在反馈光路上利用精度小于100ps（对应10Gbps光信号传输2cm）的可调延时线，达到光信号时延的比特级精确控制。由此也能看出，对于更高阶的PRBS，比如63阶，其中一个本原多项式为x⁶³+x⁶¹+1，因而多路光信号经历的时延分别是63bit和61bit，如果速率仍为10Gbps，对应的反馈光路长度更大，分别为126cm和122cm。

伪随机二进制序列码倍速器：将所述的伪随机二进制序列码发生器产生的伪随机二进制序列码流一部分经过波长变换延时反馈，与原信号进行逻辑或运算，得到高速的伪随机二进制序列码。如图2所示，所述二进制序列码倍速器包括：或门6、二分路器8和延时器7；所述或门6为全光逻辑或门，其输入分别连接伪随机二进制序列码发生器输出和延时器7输出，所述延时器7为全光波长转换的可调延时回路；或门6输出与二分路器8的输入连接，二分路器8的一个输出连接延时器7的输入，另一个输出为倍速的伪随机二进制序列码流。PRBS码串并/并串转换之后仍是PRBS码，而且与原PRBS格式相同，仅仅速率不同。因此，可首先产生较低速率（如10Gbps，甚至2.5Gbps）的PRBS码，然后采用倍速方案，实现40Gbps以上，周期长度2⁷-1高速全光PRBS码。将低速的PRBS码流，通过K.T+T/2ⁿ（K为非负整数，T为低速PRBS码流周期，2ⁿ为提升的倍数）的延迟与原信号一起进入全光或门（OR门）后，可以将输入比特率提高到2ⁿ倍，从而得到高速的PRBS码流。如图3所示，例如对于7bit长度的PRBS码（1011100），经过4个周期以后便可以成功倍速（4倍）。

全光逻辑或门6的结构采用基于SOA构建太赫兹光非对称解复用器（TOAD）来实现，与异或逻辑门（图6）的结构类似，时钟信号由50:50的耦合器的R端输入，输入的时钟脉冲被分为CW光和CCW光，反馈回来的控制光作为控制光输入，对这两束光进行调制实现或逻辑，即当控制光和信号光中有一个为“1”时，或逻辑门的输出结果都为“1”。

全光波长转换可调延时器7回路的结构如图7所示，采用单个半导体激光放大器（SOA）与滤波器级联，之后经过延迟干涉仪。由于反馈回来的PRBS信号λ₂与时钟信号λ₁同时注入到SOA中，在SOA中产生交叉增益调制，当PRBS信号λ₂为高光平的时候，即信号为“1”时，时钟信号的脉冲被抑制，当PRBS信号λ₂为低光平的时候，即信号为“0”时，时钟信号可以正常通过，从而将PRBS信号加载到λ₁的时钟信号上，由上面的分析我们可以看出，经过上述变换后，PRBS码信号做了逻辑非变换，因此我们还要将逻辑非信号经过延时干涉仪进行非变换，从而可以完整的实现波长转换。与此同时，该反馈回路的时延也要精确控制，在这里我们同样通过精确控制反馈光路的光纤长度，可以实现相应的时延量，为了精确控制需要先粗略截取光纤长度，同时，在反馈光路上利用精度小于100ps（对应10Gbps光信号传输2cm）的可调延时线，达到光信号时延的比特级精确控制。

图5为PRBS码发生器工作示意图（本原多项式为x³+x+1）。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些具体实施方式仅是举例说明，本领域的技术人员在不脱离本发明的原理和实质的情况下，可以对上述方法和系统的细节进行各种省略、替换和改变。例如，合并上述方法步骤，从而按照实质相同的方法执行实质相同的功能以实现实质相同的结果则属于本发明的范围。因此，本发明的范围仅由所附权利要求书限定。

Claims

1.一种多路反馈全光异或逻辑高速超长伪随机码发生器，其特征在于，包含以下部件：

伪随机二进制序列码发生器：将时钟信号经过全光异或逻辑门后的输出信号进行两路延时反馈后作为控制光作用于异或逻辑门而构成；

2.根据权利要求1所述多路反馈全光异或逻辑高速超长伪随机码发生器，其特征在于，所述伪随机二进制序列码发生器进一步包括：

第一可调延时线和第二可调延时线：用于信号延时。

3.根据权利要求2所述多路反馈全光异或逻辑高速超长伪随机码发生器，其特征在于，所述全光异或逻辑器进一步包括：由单个半导体激光放大器与分光比为50：50的2*2耦合器构成的环路，两路控制光分别通过波分复用器耦合到环中，时钟通过一个3db分路器将时钟分成两路，分别送入环的两个方向，在环上通过3db分路器将信号输出。

4.根据权利要求2所述多路反馈全光异或逻辑高速超长伪随机码发生器，其特征在于，所述波长变换器由单个半导体激光放大器与滤波器级联而成。

5.根据权利要求1所述多路反馈全光异或逻辑高速超长伪随机码发生器，其特征在于，所述二进制伪随机序列码倍速器包括：或门、二分路器和延时器；所述或门为全光逻辑或门，其输入分别连接伪随机二进制序列码发生器输出和延时器输出，所述延时器为全光波长转换的可调延时回路；或门输出与二分路器的输入连接，二分路器的一个输出连接延时器的输入，另一个输出为倍速的伪随机二进制序列码流。