CN103066817A

CN103066817A - 一种纹波抑制电路及其供电系统和纹波抑制方法

Info

Publication number: CN103066817A
Application number: CN2012105663897A
Authority: CN
Inventors: 邝乃兴; 俞宏霞; 叶智俊
Original assignee: Chengdu Monolithic Power Systems Co Ltd
Current assignee: Chengdu Monolithic Power Systems Co Ltd
Priority date: 2012-12-24
Filing date: 2012-12-24
Publication date: 2013-04-24
Also published as: US20140176017A1

Abstract

一种纹波抑制电路，包括滤波电路以及跟随电路。其中滤波电路具有输入端和输出端，其中滤波电路的输入端耦接电压源，滤波电路将电压源的含纹波的电压进行滤波并在滤波电路的输出端输出滤波电压；跟随电路具有第一输入端、第二输入端和输出端，其中跟随电路的第一输入端耦接电压源，跟随电路的第二输入端耦接滤波电路的输出端，跟随电路的输出端提供输出信号用于为负载供能，其中输出信号基于滤波电压产生。该纹波抑制电路具有使系统寿命长、降低输出电容容值、控制方便灵活以及适应性强等优点。

Description

一种纹波抑制电路及其供电系统和纹波抑制方法

技术领域

本发明涉及供电系统，具体地但不限于涉及用于发光二极管供电系统的输出电流纹波抑制电路及方法。

背景技术

发光二极管(LED)作为一种低能耗、高效率的发光材料被广泛用于照明。在现有的一种LED供电系统中，采用单级功率因素校正(PFC)电压转换电路来驱动LED，为LED供能。但是单级PFC电压转换电路输出的直流信号含有较大的纹波。为了降低纹波，一种现有的解决方式为在输出端耦接大电容值的电解电容。但是电解电容的寿命较短，大大短于LED的寿命，采用电解大电容会降低整个供电系统的寿命。同时大电容也增大了系统体积。

因此，有必要采用小电容，并增加纹波抑制电路来降低纹波。

发明内容

为了解决前面描述的一个问题或者多个问题，本发明提出一种纹波抑制电路、供电系统及抑制纹波的方法。

根据本发明的一个方面，一种纹波抑制电路包括：滤波电路，具有输入端和输出端，其中滤波电路的输入端耦接电压源，滤波电路将电压源的含纹波的电压进行滤波并在滤波电路的输出端输出滤波电压；以及跟随电路，具有第一输入端、第二输入端和输出端，其中跟随电路的第一输入端耦接电压源，跟随电路的第二输入端耦接滤波电路的输出端，跟随电路的输出端提供输出信号用于为负载供能，其中输出信号基于滤波电压产生。滤波电路可包括：电容，具有第一端和第二端，其中电容的第一端耦接滤波电路的输出端，电容的第二端耦接参考地；以及电阻，具有第一端和第二端，其中电阻的第一端耦接滤波电路的输入端，电阻的第二端耦接电容的第一端。跟随电路可包括晶体管，晶体管具有第一端、第二端和控制端，其中晶体管的第一端耦接跟随电路的第一输入端，晶体管的控制端耦接跟随电路的第二输入端，晶体管的第二端耦接跟随电路的输出端，其中输出信号为流过晶体管第二端的电流信号，且电流信号跟随滤波电压变化。晶体管可包括达林顿晶体管。跟随电路可进一步包括第二电阻，第二电阻具有第一端和第二端，其中第二电阻的第一端耦接滤波电路的输出端，第二电阻的第二端耦接晶体管的控制端。

根据本发明的另一个方面，一种供电系统包括如上所述的纹波抑制电路、电压源和负载。电压源可包括单级功率因素校正电压转换电路。负载可包括LED灯。上述供电系统可进一步包括短路保护电路，短路保护电路包括：第三电阻，耦接在跟随电路的第一输入端和一节点之间；第四电阻，和第三电阻串联，第四电阻耦接在节点和跟随电路的输出端之间；第三电容，和第四电阻并联，耦接在第四电阻的两端；以及开关，具有第一端、第二端和控制端，其中开关的第一端耦接跟随电路的第二输入端，开关的第二端耦接跟随电路的输出端，开关的控制端耦接节点。

根据本发明的又一个方面，一种在供电系统中抑制纹波的方法包括：对电压源的电压进行滤波获得滤波电压；基于滤波电压和电压源的电压，产生跟随滤波电压的输出信号；以及采用输出信号为负载供电。在一个实施例中，对电压源的电压进行滤波的方法包括将电阻耦接至电压源，以及将电容耦接至电阻和参考地之间；产生跟随滤波电压的输出信号的方法包括使晶体管的第一端耦接电压源，将晶体管的第二端耦接负载以及将晶体管的控制端耦接滤波电压；以及通过增大电容的容值和/或电阻的阻值来降低输出信号的纹波。在一个实施例中，通过采用达林顿晶体管降低功耗。

根据本发明的实施例所提供的纹波抑制电路和抑制方法、以及供电系统具有寿命长、降低输出电容容值、控制方便灵活以及适应性强等优点。

附图说明

为了更好的理解本发明，将根据以下附图对本发明的实施例进行描述：

图1示出了根据本发明一实施例的供电系统示意框图；

图2示出了根据本发明一实施例的纹波抑制电路示意图；

图3示出了根据本发明另一实施例的纹波抑制电路示意图；

图4示出了根据本发明又一实施例的纹波抑制电路示意图；

图5示出了根据本发明再一实施例的纹波抑制电路示意图；

图6示出了根据本发明一具体实施例的供电系统示意图；

图7示出了根据本发明一实施例的供电系统示意图，其中该供电系统包括短路保护电路；

图8示出了根据本发明一实施例的抑制纹波的方法流程示意图；

图9示出了根据本发明一具体实施例的抑制纹波的方法流程示意图；

图10示出了根据本发明一实施例的抑制纹波和降低系统功耗的方法流程示意图。

附图没有对实施例的所有电路或结构进行显示。贯穿所有附图相同的附图标记表示相同的或相似的部件或特征。

具体实施方式

下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在下面对本发明的详细描述中，为了更好地理解本发明，描述了大量的细节。然而，本领域技术人员将理解，没有这些具体细节，本发明同样可以实施。为了清晰明了地阐述本发明，本文简化了一些具体结构和功能的详细描述。此外，在一些实施例中已经详细描述过的类似的结构和功能，在其它实施例中不再赘述。尽管本发明的各项术语是结合具体的示范实施例来一一描述的，但这些术语不应理解为局限于这里阐述的示范实施方式。

本发明的说明书中提到的“耦接”可指直接的连接或通过间接物的连接，如通过导体的连接，该导体具有阻值，也可有寄生参数，如具有电感值和电容值，以及如通过半导体器件如二极管的连接。

图1示出了根据本发明一实施例的供电系统100示意图。其中供电系统100包括电压源20、纹波抑制电路10以及负载30。

电压源20具有输出端22，输出端22提供含纹波的电压V_IN。电压源20可为任何形式，如适配器、芯片、电路模块甚至导线或其它导体等，电压源20提供含纹波的电压。纹波可以具有任何波形或大小，只要电压波形不为理想直线。在一个实施例中，电压源20包括电压转换电路，电压转换电路用于将一电压转换成一直流电压Vin，在输出端22输出。在一个实施例中，电压转换电路用于将交流电压转换成直流电压Vin。在另一个实施例中，电压转换电路用于将一直流电压转换成另一直流电压Vin。

纹波抑制电路10耦接于电压源20和负载30之间，纹波抑制电路10在输出端产生输出信号OUT，用于降低电压源20电压Vin含有的纹波，并给负载30供电。纹波抑制电路10包括滤波电路11以及跟随电路12。

其中滤波电路11用于将电压源20提供的电压Vin进行滤波，并在滤波电路11的输出端112产生滤波电压Vc。因此，滤波电压Vc的纹波比电压Vin的纹波小。滤波电路11具有输入端111和输出端112。输入端111耦接电压源20，用于接收含纹波的电压Vin。输出端112提供电压Vin的滤波电压Vc。滤波电压Vc跟随电压Vin的平均值但相对电压Vin，滤波电压Vc电压波形较平滑，其纹波成分被降低。

跟随电路12使得输出信号OUT幅值跟随滤波电压Vc变化，即其波形或平滑度跟随滤波电压Vc。跟随电路12具有第一输入端121、第二输入端122和输出端123，其中第一输入端121耦接电压源20用于接收电压Vin，第二输入端122耦接滤波电路11的输出端112。跟随电路12的输出端123耦接负载30并提供输出信号OUT用于为负载30供能。其中输出信号OUT基于滤波电压Vc产生，使得输出信号OUT跟随滤波电压Vc变化，因此比较平滑，降低了纹波。在一个实施例中，输出信号OUT为电压值，跟随电路12的输出端123的电压与滤波电压Vc成正比。在另一个实施例中，输出信号OUT为电流信号，跟随电路12的输出端123的电流与滤波电压Vc成正比。

在一个实施例中，负载30为串联的多个发光二极管(LED)组成的LED灯串。在另一个实施例中，负载30为多个并联的LED串。在又一个实施例中，负载30为单个LED。在其它的实施例中，负载为不同于上述连接方式的多个LED或其它类型的单个或多个任意连接方式的负载。

图2示出了根据本发明一实施例的纹波抑制电路210的示意图。纹波抑制电路210包括滤波电路11和跟随电路12。

其中滤波电路11包括电阻R1和电容C2。电容C2具有第一端211和第二端212，其中第一端211耦接滤波电路11的输出端112和跟随电路12的第二输入端122，电容C2的第二端212耦接参考地GND。电阻R1具有第一端131和第二端132，其中电阻R1的第一端131耦接滤波电路11的输入端111和电压源，电阻R1的第二端132耦接电容C2的第一端211和滤波电路11的输出端112。由电阻R1和电容C2组成的滤波电路11在输出端112输出滤波电压Vc。滤波电压Vc反映节点IN电压Vin的平均值，但相对电压Vin，滤波电压Vc波形较平滑，其纹波成分被降低。在另外的一些实施例中，滤波电路11具有其它形式的结构。在一个实施例中，滤波电路11包括由多个电容和多个电阻组成的滤波电路网络。在一个实施例中，电容C2和电阻R1大小可调。

跟随电路12包括晶体管Q1。晶体管Q1具有第一端221、第二端223和控制端222。其中晶体管Q1的第一端221耦接跟随电路12的第一输入端121和电压源。晶体管Q1的控制端222耦接跟随电路12的第二输入端122和滤波电路11的输出端112。在图示的实施例中，晶体管Q1的控制端222耦接滤波电路11中电容C2的第一端211。晶体管Q1的第二端223耦接跟随电路12的输出端123。其中跟随电路12的输出端123耦接负载。纹波抑制电路2101输出端的输出信号OUT为流过晶体管Q1第二端223的电流信号Iout，电流信号Iout正比于控制端222的电流信号i2，且iout＝β*i2，其中β为晶体管Q1的电流放大系数。而电流信号i2跟随滤波电压Vc值而变化，因此，输出电流iout亦跟随滤波电压Vc，其幅值较为平滑，从而抑制了纹波。在图示的实施例中，跟随电路12包括N型双极结晶体管(BJT)Q1，其中晶体管Q1的第一端221为集电极，第二端223为发射极，控制端222为基极，其中晶体管Q1的发射极电流iout正比且大于晶体管Q1的基极电流i2。在一个实施例中，晶体管Q1为P型晶体管。在另一个实施例中，跟随电路12包括任意的具有电流放大功能的电路或器件，使得流过跟随电路12输出端123的电流正比且大于流过跟随电路12第二输入端122的电流。在一个实施例中，跟随电路12的第二输入端122含有寄生电阻。

图3示出了根据本发明另一实施例的纹波抑制电路310。相比于图2中的纹波抑制电路210，纹波抑制电路310中的跟随电路12进一步包含第二电阻R2。其中第二电阻R2具有第一端331和第二端332。第二电阻R2的第一端331耦接滤波电路11的输出端112和跟随电路12的第二输入端122。在图示的实施例中，第二电阻R2的第一端331耦接电容C2的第一端211。第二电阻R2的第二端332耦接晶体管Q1的控制端222。在一个实施例中，第二电阻R2用于限制流过晶体管Q1控制端222的电流。纹波抑制电路310中的其它部分可与纹波抑制电路210的对应部分具有相同的结构、功能和替代实施例，为了使描述清楚简洁，对该部分不再赘述。

图4示出了根据本发明又一实施例的纹波抑制电路410。相比图3中的纹波抑制电路310，纹波抑制电路410中的跟随电路12包括达林顿晶体管Q3。达林顿晶体管Q3可以提高电流的放大倍数，降低纹波抑制电路410的功耗。纹波抑制电路410中的其它部分可与纹波抑制电路310的对应部分具有相同的结构、功能和替代实施例，为了使描述清楚简洁，对该部分不再赘述。

图5示出了根据本发明一实施例的包括金属氧化物半导体场效应晶体管(MOSFET)的纹波抑制电路510示意图。纹波抑制电路510包括滤波电路11和跟随电路52。其中跟随电路52包括MOSFET管M2。其中MOSFET管M2的源极521耦接跟随电路52的第一输入端121和电压源，MOSFET管M2的漏极523耦接跟随电路52的输出端123和负载，MOSFET管M2的栅极522耦接跟随电路52的第二输入端122和滤波电路11的输出端112。MOSFET管M2的漏极电压跟随且放大MOSFET管M2的栅极电压，而MOSFET管M2的栅极电压跟随滤波电压Vc，因此MOSFET管M2的漏极端523电压跟随滤波电压Vc，相对源极端121的电压Vin，漏极端223电压具有较低的纹波。此时，跟随电路52的输出信号OUT为电压信号，即MOSFET M2漏极端523的电压信号。

此外，在一些实施例中，跟随电路的输出信号OUT为功率信号，使得跟随电路输出端的功率跟随滤波电压。

图6示出了根据本发明一实施例的LED供电系统600示意图。供电系统600包括电压源620、纹波抑制电路310和负载30。

其中电压源620包括电压转换电路。图示的电压转换电路为单级PFC电压转换电路。单级PFC电压转换电路620将输入交流电压转换成直流电压，在输出端622输出。单级PFC电压转换电路620包括变压器T，主开关M1和带功率因素校正功能的原边控制器63。在变压器T的副边，经过整流器D整流和输出电容C1的滤波，在输出端622输出直流电压。在另外的实施例中，本发明的实施例中的纹波抑制电路310可应用于其他拓扑或形式的电压源，如非隔离式的电压源、多级功率因素校正电压转换电路等，用于降低电压源电压的纹波，用于为负载供电。电压源620在没有采用大容值的输出电容C1时其输出电流含有较大纹波。采用纹波抑制电路310后，在输出电容C1采用容值较小的瓷片电容的情况下，供电系统600的输出电流的纹波也能被降低。

在图6的实施例中，负载30包括串联的多个LED组成的LED灯串。纹波抑制电路310的晶体管Q1的第二端223即为纹波抑制电路310的输出端，输出电流或电压用于驱动LED灯串30。当然，如上所述，负载30也可为其它形式。

图7示出了根据本发明一实施例的含短路保护电路70的供电系统700示意图。供电系统700包括电压源20、纹波抑制电路410、负载30以及短路保护电路70。短路保护电路70包括电压检测电路701和开关Q2。其中电压检测电路701具有耦接跟随电路12第一输入端121的第一端71和耦接跟随电路12输出端123的第二端72。电压检测电路701在节点73输出表征跟随电路12第一输入端121和输出端123之间的电压差的信号。开关Q2具有第一端74、第二端76和控制端75，其中开关的第一端74耦接跟随电路12的第二输入端122，第二端76耦接跟随电路12的输出端123，控制端75耦接电压检测电路701的输出端73。在负载30短路时，跟随电路12第一输入端121和输出端123之间的电压异常升高，开关Q2导通，使得电流通过开关Q2旁路导通，保护了纹波抑制电路410中的跟随电路12。

在图示的实施例中，电压检测电路701包含第三电阻R3和第四电阻R4。其中第三电阻R3和第四电阻R4串联。第三电阻R3一端耦接电压检测电路701的第一端71和跟随电路12的第一输入端121，另一端耦接电压检测电路701的输出端即节点73。第四电阻R4的一端耦接电压检测电路701的输出端即节点73，另一端耦接电压检测电路701的第二端72和跟随电路12的输出端123。在图示的实施例中，电压检测电路701进一步包括第三电容C3，其中电容C3和第四电阻R4并联，耦接在第四电阻R4两端。在图示的实施例中，开关Q2为BJT晶体管。如果供电系统700中的负载30短路，负载两端电压Vout接近于零。跟随电路12第一输入端121和输出端123之间的电压差高达Vin，这可能会使跟随电路12消耗的功耗非常高，晶体管Q3有可能损坏。电阻R3和电阻R4组成的分压电路使得开关即第二晶体管Q2的电压Vbe约等于：

V_{be} = (V_{in} - Vout) \cdot \frac{R_{4}}{R_{4} + R_{3}} - - - (1)

在正常工作时，电压Vin-Vout为晶体管Q3的输入端121和输出端123之间的电压，值很低，此时第二晶体管Q2的电压Vbe小于第二晶体管Q2的导通电压，晶体管Q2处于关断状态；当负载30发生短路时，电压Vout为零，

V_{be} = V_{in} \cdot \frac{R_{4}}{R_{4} + R_{3}} - - - (2)

选择合适的电阻R3和电阻R4的阻值，此时的Vbe大于第二晶体管Q2的导通电压，晶体管Q2导通，短路电流经过第二晶体管Q2。在负载30短路状态下，第二晶体管Q2工作在开关模式，因此功耗消耗较低。电容C3可防止输出电压Vout的电压尖刺而导致第二晶体管Q2的错误触发导通。在一些实施例中，开关Q2为不同于双极型晶体管的其它类型的晶体管，如金属氧化物半导体场效应晶体管。纹波抑制电路也可以具有其他的结构，如图2，图3所示等结构。

图8示出了根据本发明一实施例的在供电系统中抑制纹波的方法800流程示意图。抑制纹波的方法包括在步骤801将一电压源提供的电压进行滤波，获得滤波电压。在步骤802，基于滤波电压和电压源的电压，产生输出信号，其中该输出信号跟随滤波电压变化，与电压源电压相比，输出信号纹波较小。在一个实施例中，产生的输出信号为电流信号，该电流信号跟随滤波电压从而比较平滑，抑制了电流源的纹波。在另一个实施例中，输出信号为电压信号，该电压信号跟随滤波电压从而比较平滑，也可以抑制为负载功能时的电流纹波。在步骤803，采用该输出信号为负载供电。在一个实施例中，负载包括LED。

图9示出了根据本发明一实施例的在供电系统中抑制纹波电流的方法900流程示意图。下面将结合图6阐述根据本发明一实施例的LED供电系统中抑制纹波电流的方法。该抑制纹波电流的方法包括增大供电系统600中输出级的交流等效电阻。其中供电系统600的输出级包括纹波抑制电路310与LED负载30，输出级的交流等效电阻为电压源620输出端622之后的交流等效电阻，即纹波抑制电路310与LED负载30组成模块的交流等效电阻。输出级的交流等效电阻越大，输出电流的交流成分越小，也就是输出端的纹波电流越小，以此达到抑制纹波电流的目的。本发明的多个实施例中的纹波抑制电路可用于增大供电系统输出级的交流等效电阻。

抑制纹波电流的方法900包括在步骤901，将电阻R1耦接至一电压源620，在步骤902将电容C2耦接在电阻R1和参考地之间。步骤901和902实现了对电压源电压的滤波，并在电阻R1和电容C2的共同结点处产生一滤波电压Vc。在步骤903，跟随滤波电压Vc产生输出信号的方法包括将一晶体管Q1的第一端221耦接电压源620，将晶体管Q1的第二端223耦接负载30，将晶体管Q1的控制端222耦接滤波电压Vc。该方法900进一步包括在步骤904通过增大电容C2的容值或电阻R1的阻值，或同时增大电容C2的容值和电阻R1的阻值来增大供电系统输出级的交流等效电阻，以降低输出电流的纹波。在工作状态中，晶体管Q1导通，供给LED灯串30的输出电压交流值为：

v_LED＝i_LED·R_{LED_AC} (3)

其中V_LED代表LED负载30上的交流电压，i_LED代表流过负载LED的交流电流，R_{LED_AC}代表LED负载30的交流电阻。

电容C2两端的交流电压值为：

v_c＝i_LED·R_{LED_AC}+i₂·R₂(4)

将公式3和公式4替换到如下的公式可得：

v_{in} = v_{c} + i_{1} \cdot R_{1} = v_{c} + (i_{2} + \frac{v_{c}}{\frac{1}{s C_{2}}}) \cdot R_{1}

(5)

= i_{LED} \cdot R_{LED_AC} + i_{2} \cdot R_{2} + (i_{2} + \frac{i_{LED} \cdot R_{LDE_AC} + i_{2} \cdot R_{2}}{\frac{1}{s C_{2}}}) \cdot R_{1}

其中i1代表流过电阻R1的交流电流。

因此，纹波抑制电路310的交流电阻值Zin为：

Z_{in} = \frac{v_{in}}{i_{in}} = \frac{v_{in}}{i_{LED}} = R_{LED_AC} + \frac{i_{2}}{i_{LED}} \cdot R_{2} + (\frac{i_{2}}{i_{LED}} + \frac{R_{LED_AC} + \frac{i_{2}}{i_{LED}} \cdot R_{2}}{\frac{1}{{sC}_{2}}}) \cdot R_{2}

= R_{LED_AC} + {sC}_{2} \cdot R_{LED_AC} \cdot R_{1} + \frac{1}{β} \cdot (R_{1} + R_{2} + {sC}_{2} \cdot R_{2} \cdot R_{1})

其中β为晶体管Q₁发射极电流与基极电流的比值。由此可见，当增大电阻R1的阻值和/或电容C2的容值时，交流等效电阻随之增加，使得流过LED30的输出电流的纹波降低。增大电阻R2的阻值和降低β亦能降低输出电流的纹波。

图10示出了根据本发明一实施例的抑制纹波电流和降低系统功耗的方法流程示意图1000。该方法1000在步骤1001采用将达林顿(Darlington)晶体管的第一端耦接电压源，将该达林顿管的第二端耦接负载，将该达林顿管的控制端耦接滤波电路，在步骤1002，方法1000包括通过采用该达林顿晶体管来降低功耗。图10中的步骤901-902与图9所示的方法步骤一样，为简单起见这里不再赘述。

结合图6，纹波抑制电路310的功耗为：

p_{100} = i_{LED} \cdot v_{ce} = i_{LED} \cdot (i_{1} \cdot R_{1} + i_{2} \cdot R_{2} + v_{be}) = i_{LED} \cdot ((i_{2} + \frac{v_{c}}{\frac{1}{s C_{2}}}) \cdot R_{1} + i_{2} \cdot R_{2} + v_{be})

= i_{LED} \cdot (i_{2} \cdot (R_{1} + R_{2} + s C_{2} \cdot R_{2} \cdot R_{1}) + i_{LED} \cdot R_{LDE_AC} \cdot {sC}_{2} \cdot R_{1} + v_{be})

= i_{LED} \cdot (\frac{i_{LED}}{β} \cdot (R_{1} + R_{2} + {sC}_{2} \cdot R_{2} \cdot R_{1}) + i_{LED} \cdot R_{LED_AC} \cdot {sC}_{2} \cdot R_{1} + v_{be}) - - - (7)

如公式(7)所示，如果采用较小阻值的电阻R1和/或R2，较小容值的电容C2和较大的β，功耗将较低。反之，如果增大电阻R1和R2的阻值、增大电容C2的容值和降低系数β，功耗将增高。为了取得降低电流纹波和控制功耗的平衡，可选取含较大β值的晶体管Q1和较大的阻值的电阻R1、R2和较大容值的电容C2值来达到折中调节。在一个实施例中，通过采用达林顿晶体管降低功耗，因为达林顿晶体管具有较高的β值。

结合公式(6)和公式(7)可知，如果β足够大，公式(6)和公式(7)中的

成分可忽略不计，仅需通过调节电阻R1和电容C2的值来实现抑制纹波电流和降低功耗的折中调节，可根据具体需要选择降低纹波电流的程度和功耗的程度。在一个实施例中，电阻R1和电容C2为可调电阻。因此，在一个实施例中，抑制纹波的方法进一步包括通过调节电容C2和电阻R1来实现抑制纹波电流和降低功耗的折中调节。

上述的一些特定实施例仅仅以示例性的方式对本发明进行说明，这些实施例不是完全详尽的，并不用于限定本发明的范围。对于公开的实施例进行变化和修改都是可能的，其他可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本发明所公开的实施例的其他变化和修改并不超出本发明的精神和保护范围。

Claims

1.一种纹波抑制电路，包括：

滤波电路，具有输入端和输出端，其中所述滤波电路的输入端耦接电压源，所述滤波电路将所述电压源的含纹波的电压进行滤波并在所述滤波电路的输出端输出滤波电压；以及

跟随电路，具有第一输入端、第二输入端和输出端，其中所述跟随电路的第一输入端耦接所述电压源，所述跟随电路的第二输入端耦接所述滤波电路的输出端，所述跟随电路的输出端提供输出信号用于为负载供能，其中所述输出信号基于所述滤波电压产生。

2.如权利要求1所述的纹波抑制电路，其中所述滤波电路包括：

电容，具有第一端和第二端，其中所述电容的第一端耦接所述滤波电路的输出端，所述电容的第二端耦接参考地；以及

电阻，具有第一端和第二端，其中所述电阻的第一端耦接所述滤波电路的输入端，所述电阻的第二端耦接所述电容的第一端。

3.如权利要求1所述的纹波抑制电路，其中所述跟随电路包括晶体管，所述晶体管具有第一端、第二端和控制端，其中所述晶体管的第一端耦接所述跟随电路的第一输入端，所述晶体管的控制端耦接所述跟随电路的第二输入端，所述晶体管的第二端耦接所述跟随电路的输出端，其中所述输出信号为流过所述晶体管第二端的电流信号，且所述电流信号跟随所述滤波电压变化。

4.如权利要求3所述的纹波抑制电路，其中所述晶体管包括达林顿晶体管。

5.如权利要求3所述的纹波抑制电路，其中所述跟随电路进一步包括第二电阻，所述第二电阻具有第一端和第二端，其中所述第二电阻的第一端耦接所述滤波电路的输出端，所述第二电阻的第二端耦接所述晶体管的控制端。

6.一种供电系统，包括权利要求1-5所述的纹波抑制电路、电压源和负载。

7.如权利要求6所述的供电系统，其中所述电压源包括单级功率因素校正电压转换电路。

8.如权利要求6所述的供电系统，其中所述负载包括LED灯。

9.如权利要求6所述的供电系统，进一步包括短路保护电路，所述短路保护电路包括：

第三电阻，耦接在所述跟随电路的第一输入端和一节点之间；

第四电阻，和所述第三电阻串联，所述第四电阻耦接在所述节点和所述跟随电路的输出端之间；

第三电容，和所述第四电阻并联，耦接在所述第四电阻的两端；以及

开关，具有第一端、第二端和控制端，其中所述开关的第一端耦接所述跟随电路的第二输入端，所述开关的第二端耦接所述跟随电路的输出端，所述开关的控制端耦接所述节点。

10.一种在供电系统中抑制纹波的方法，包括：

对电压源的电压进行滤波获得滤波电压；

基于所述滤波电压和所述电压源的电压，产生跟随所述滤波电压的输出信号；以及

采用所述输出信号为负载供电。

11.如权利要求10所述的方法，其中：

对电压源的电压进行滤波的方法包括将电阻耦接至所述电压源，以及将电容耦接至所述电阻和参考地之间；

产生跟随所述滤波电压的输出信号的方法包括使晶体管的第一端耦接所述电压源，将所述晶体管的第二端耦接所述负载以及将所述晶体管的控制端耦接所述滤波电压；以及

通过增大所述电容的容值和/或所述电阻的阻值来降低所述输出信号的纹波。

12.如权利要求11所述的方法，进一步包括通过采用达林顿晶体管降低功耗。