CN103065675A - 存储系统 - Google Patents

存储系统 Download PDF

Info

Publication number
CN103065675A
CN103065675A CN2012100971745A CN201210097174A CN103065675A CN 103065675 A CN103065675 A CN 103065675A CN 2012100971745 A CN2012100971745 A CN 2012100971745A CN 201210097174 A CN201210097174 A CN 201210097174A CN 103065675 A CN103065675 A CN 103065675A
Authority
CN
China
Prior art keywords
address
refresh
refresh address
counter
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100971745A
Other languages
English (en)
Other versions
CN103065675B (zh
Inventor
辛尚勋
李炯东
李政祐
文英硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103065675A publication Critical patent/CN103065675A/zh
Application granted granted Critical
Publication of CN103065675B publication Critical patent/CN103065675B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明提供一种存储系统，包括：控制器，所述控制器被配置为提供隐藏自动刷新命令；以及存储器，所述存储器被配置为响应于所述隐藏自动刷新命令来执行刷新操作。所述控制器和所述存储器相互通信，使得所述控制器和所述存储器的每个刷新地址具有彼此相同的值。

Description

存储系统
相关申请的交叉引用
本申请要求2011年10月18日向韩国知识产权局提交的韩国专利申请No.10-2011-0106416的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及一种半导体存储器，更具体而言涉和一种存储系统。
背景技术
半导体存储器(以下称为存储器)将数据储存在单元电容器(cell capacitor)中。也就是说，单元电容器可以被充电或放电，以将数据储存在单元电容器中。但是，由于电容器会泄漏电荷，故需要感测和放大数据并重写入放大的数据的刷新操作。
参考图1，已知的存储器响应于由用于控制存储器的操作的控制器——诸如中央处理单元(CPU)或图像处理单元(GPU)——所提供的命令来执行刷新操作。命令可以包括自动刷新进入命令、自我刷新进入命令和自我刷新退出命令。
已知的存储器在自动刷新操作时段和自我刷新操作时段期间不能被存取。因此，存储器的有效带宽可能减小。
发明内容
本文说明一种能够增加有效带宽的存储系统。
在本发明的一个实施例中，一种存储系统包括：控制器，所述控制器被配置为提供隐藏自动刷新命令；以及存储器，所述存储器被配置为响应于所述隐藏自动刷新命令来执行刷新操作。所述控制器和所述存储器相互通信，以将它们的刷新地址更新成相同的值。
在本发明的另一个实施例中，一种存储系统包括：控制器，所述控制器被配置为产生通过将包括隐藏自动刷新命令、自我刷新命令和地址同步命令的信号译码所得的命令信号，并将第一刷新地址更新为与从外部提供的第二刷新地址具有相同的值；存储器，所述存储器被配置为响应于所述隐藏自动刷新命令而根据所述第一刷新地址执行自动刷新，响应于所述自我刷新命令而根据内部计数的第二刷新地址执行自我刷新，并将所述第二刷新地址更新为与所述第一刷新地址具有相同的值；以及通信信道，所述通信信道耦合在所述控制器与所述存储器之间，且被配置为传送所述命令信号、所述第一刷新地址和所述第二刷新地址。
在本发明的另一个实施例中，一种存储系统包括：存储器，所述存储器包括以一对一的方式分配给多个刷新地址计数器的多个单位存储器块，且被配置为响应于隐藏自动刷新命令而对所述多个单位存储器块执行刷新操作；以及控制器，所述控制器被配置为对与所述多个刷新地址计数器相对应的多个刷新地址进行计数，并将所述刷新地址和所述隐藏自动刷新命令提供给所述存储器。所述存储器和所述控制器相互通信，以将它们的刷新地址更新成相同的值。
在本发明的另一个实施例中，一种存储系统包括：存储器，所述存储器包括共享一个刷新地址计数器的多个单位存储器块，且被配置为响应于自动刷新命令或自我刷新命令而对所述多个单位存储器块执行刷新操作；以及控制器，所述控制器被配置为向所述存储器提供所述隐藏自动刷新命令或所述自我刷新命令，且当所述隐藏自动刷新命令被提供时将对应于各个单位存储器块的刷新地址调整成相同的值。所述存储器和所述控制器相互通信，以将它们的刷新地址更新成相同的值。
附图说明
结合附图说明本发明的特征、方面和实施例，其中：
图1是示出已知的刷新方法的流程图；
图2是示出根据本发明一个实施例的刷新方法的流程图；
图3是基于图2的刷新时序图；
图4是根据本发明一个实施例的存储系统的框图；
图5是说明图4的刷新地址计数器的内部配置的框图；
图6是图5的增量式计数器的框图；
图7是图6的开关的电路图；
图8是图5的增量式计数器的另一个实例的框图；
图9是图8的单位计数器的电路图；
图10是根据本发明一个实施例的存储系统的框图；以及
图11是根据本发明一个实施例的刷新时序图。
具体实施方式
以下将参考附图通过示例性实施例来说明根据本发明的半导体系统。
将参考图2说明根据本发明一个实施例的刷新方法。
在本发明的一个实施例中，使用隐藏自动刷新(Hide Aref)来增加存储器的有效带宽。
另外，存储器和用于控制存储器的操作的诸如CPU或GPU的控制器可以将它们的刷新地址进行同步以改善刷新操作的稳定性。例如，存储器和控制器管理它们的刷新，使得存储器和控制器每个都具有相同的刷新地址，由此改善刷新操作的稳定性。
将参考图2说明隐藏自动刷新。控制器在隐藏自动刷新期间不向存储器提供单独的自动刷新命令，而是通过在正常操作期间命令行激活预充电操作来激活自动刷新操作。
隐藏自动刷新并不提供操作时段与正常操作时段有区别的单独的自动刷新命令，而是在正常操作时段内命令行激活预充电操作。因此，会增加用于正常操作的存取时间。
此外，作为隐藏自动刷新的行激活预充电操作使用“先CAS后RAS法(CBR，CASbefore RAS method)”，其中在激活行存取选通(RAS)信号之前先激活列存取选通(CAS)信号，使得存储器可以区分隐藏自动刷新操作和正常激活预充电操作。
存储器响应于行激活预充电命令和刷新地址来执行刷新操作。行激活预充电命令被用作隐藏自动刷新的命令，且刷新地址可以与行激活预充电命令一起传送。可以对每个存储体(memory bank)执行隐藏自动刷新操作。
此外，控制器在预定的定时向存储器提供自我刷新进入命令和自我刷新退出命令。
当控制器向存储器提供自我刷新进入命令时，控制器还向存储器提供储存在其刷新地址计数器中的刷新地址。
因此，存储器根据控制器所提供的刷新地址来执行自我刷新操作。这里，可以对每个存储体执行自我刷新操作。
另外，存储器响应于自我刷新退出命令而将其刷新地址计数器中所储存的刷新地址提供给控制器。
根据上述方法，以预定顺序执行隐藏自动刷新和自我刷新。
根据已知的刷新操作，在自动刷新操作期间，存储器根据所产生的刷新地址来执行自我刷新操作，因此与从控制器提供的地址无关。为了执行自动刷新，不管存储器执行自我更新时的刷新地址如何，控制器仍向存储器提供其自己的刷新地址。
但是，在本发明的一个实施例中，存储器可以根据由控制器提供的刷新地址来识别哪个地址已被存取用于隐藏自动刷新。控制器还可以根据由存储器提供的刷新地址来识别哪个地址已被存取用于自我刷新。
参考图3，当假设存储器包括四个行地址时，控制器从存储器接收对应于行地址row#3的刷新地址，然后向存储器提供对应于行地址row#4的隐藏自动刷新命令。
因此，存储器可以在执行前一自我刷新操作之后在下一行地址row#4上执行隐藏刷新操作。
根据相同情况下的现有技术，因为控制器已在前一步骤指示隐藏自动刷新到了行地址row#4，所以控制器将在下一步骤向存储器提供对应于行地址row#1的隐藏自动刷新命令。在此情况下，行地址row#4的刷新执行时段可能超过刷新规格(tREF＝4ms)，且可能丢失相应的单元数据。
但是，在本发明的一个实施例中，自我刷新和隐藏自动刷新是在最终执行刷新所在的行地址的下一行地址上执行的。因此，可以降低单元数据丢失的几率。
在前述刷新方法中，以刷新地址计数器和预定的单位存储器块(例如存储体)一一对应的情况为例。
下文将参考图4说明根据本发明一个实施例的被配置为执行刷新的存储系统100。
参考图4，根据本发明一个实施例的存储系统100包括：控制器200，控制器200被配置为提供隐藏自动刷新命令；和存储器300，存储器300被配置为响应于隐藏自动刷新命令来执行刷新操作。控制器200和存储器300彼此通信以将它们的刷新地址进行同步。例如，控制器200和存储器300彼此通信以管理它们的刷新地址，使得存储器和控制器每个都具有相同的刷新地址。
存储系统100还包括通信信道110，控制器200和存储器300经由通信信道110传送各种命令和刷新地址。
控制器200被配置为产生命令信号CMD和第一刷新地址CRA<0:N>，并向存储器300提供产生的信号。命令信号CMD可以包括通过将隐藏自动刷新命令、自我刷新命令或地址同步命令译码所得的信号。
这里，自我刷新命令可以包括自我刷新进入命令和自我刷新退出命令。
控制器200被配置为经由通信信道110将命令信号CMD传送至存储器300。
控制器200被配置为将从外部提供的第二刷新地址MRA<0:N>与第一刷新地址CRA<0:N>同步。例如，控制器200被配置为管理从外部提供的第二刷新地址MRA<0:N>，使得第二刷新地址MRA<0:N>与第一刷新地址CRA<0:N>相同。例如，第一刷新地址CRA<0:N>的值被调整成与第二刷新地址MRA<0:N>的值相同。
隐藏自动刷新命令是通过在正常操作时段内命令行激活预充电操作来执行的。根据隐藏自动刷新的行激活预充电可以通过CBR法来定义，也就是，通过在RAS信号之前激活CAS信号来定义。
控制器200包括被配置为对第一刷新地址CRA<0:N>进行计数的刷新地址计数器210。
存储器300被配置为响应于隐藏自动刷新命令来执行对应于第一刷新地址CRA<0:N>的隐藏自动刷新操作，并响应于自我刷新进入命令来执行对应于内部计数的第二刷新地址MRA<0:N>的自我刷新操作。
存储器300被配置为将第二刷新地址MRA<0:N>与从外部提供的第一刷新地址CRA<0:N>进行同步。例如，存储器300被配置为管理第二刷新地址MRA<0:N>，使得第二刷新地址MRA<0:N>与从外部提供的第一刷新地址CRA<0:N>相同。例如，第二刷新地址MRA<0:N>被调整成与第一刷新地址CRA<0:N>的值相同。
存储器300被配置为响应于自我刷新退出命令而向控制器200提供第二刷新地址MRA<0:N>。
存储器300包括单位存储器块即存储体(BK)330、刷新地址计数器320和控制单元310。
这里，存储体330仅为各种储存单元的一个实例，即，可以包括各种储存单元中的一种或更多种。
刷新地址计数器320被配置为响应于内部命令信号CDMi而对第二刷新地址MRA<0:N>进行计数，并将第二刷新地址MRA<0:N>与从外部提供的第一刷新地址CRA<0:N>进行同步。例如，刷新地址计数器320被配置为管理第二刷新地址MRA<0:N>，使得第二刷新地址MRA<0:N>与从外部提供的第一刷新地址CRA<0:N>相同。
控制单元310被配置为通过将从控制器200提供的命令信号CMD译码来产生内部命令信号CMDi、向刷新地址计数器320提供第一刷新地址CRA<0:N>，并执行包括向控制器200传送第二刷新地址MRA<0:N>的操作在内的各种控制操作。
这里，内部命令信号CMDi可以包括隐藏自动刷新命令、自我刷新进入命令、自我刷新退出命令和地址同步命令ADDSYNC。
通信信道110包括数据线、地址线、命令信号线和数据掩蔽信号线。另外，通信信道110可以额外地包括刷新地址专用线或/和地址同步命令专用线。
此外，可以用相同的方式配置控制器200的刷新地址计数器210和存储器300的刷新地址计数器320。
参考图5，刷新地址计数器320被配置为处理各种计数方法。
计数方法可以分成增量式、减量式和复合式。复合式可以包括两种或更多种类型(例如增量式+格雷码式)。在本发明的一个实施例中，刷新地址计数器320包括增量式计数器420、减量式计数器430和复合式计数器440。另外，刷新地址计数器320可以包括多路分用器410和多路复用器450来从计数器中选择一个。
多路分用器450被配置为响应于选择信号SEL而向增量式计数器420、减量式计数器430和复合式计数器440中的任何一个提供刷新命令，即隐藏自动刷新命令或自我刷新进入命令。
在此，可以利用测试模式、熔丝组或模式寄存器组(MRS)来设定选择信号SEL的值。
多路复用器410被配置为响应于选择信号SEL而从多个信号、即增量式计数器420的输出信号、减量式计数器430的输出信号和复合式计数器440的输出信号中选择任一信号，并输出选中的信号作为第二刷新地址MRA<0:N>。
增量式计数器420、减量式计数器430和复合式计数器440被配置为响应于刷新命令而根据它们自己的计数方法执行计数操作，并分别产生预地址信号aADD<0:N>、hADD<0:N>和cADD<0:N>。
增量式计数器420、减量式计数器430和复合式计数器440接收第一刷新地址CRA<0:N>，并响应于地址同步命令ADDSYNC而输出第二刷新地址MRA<0:N>。
增量式计数器420、减量式计数器430和复合式计数器440响应于复位信号RST而分别将预地址信号aADD<0:N>、bADD<0:N>和cADD<0:N>复位。
参考图6，增量式计数器420包括计数逻辑421、地址同步部422和锁存器阵列423。
计数逻辑421包括多个单位计数器UCNT，所述多个单位计数器UCNT被配置为接收刷新命令和复位信号RST，并产生多个单位计数信号CNT<0:N>。
地址同步部422包括多个开关SW，所述多个开关SW被配置为响应于地址同步命令ADDSYNC而向计数逻辑421提供单位计数信号CNT<0:N>或第一刷新地址CRA<0:N>，且还输出单位计数信号CNT<0:N>或第一刷新地址CRA<0:N>作为预地址信号aADD<0:N>。
锁存器阵列423包括多个锁存器LT，所述多个锁存器LT被配置为锁存第一刷新地址CRA<0:N>，且向地址同步部422提供锁存的地址。
除了计数逻辑421的配置之外，可以用与增量式计数器420相同的方式配置减量式计数器430和复合式计数器440。
参考图7，所述多个开关SW之中的一个开关501包括反相器IV1和传输门PG1、PG2。
当地址同步命令ADDSYNC被激活为逻辑高电平时，开关501的传输门PG1接收第一刷新地址CRA<0>，且传送第一刷新地址CRA<0>至下一单位计数器UCNT。另外，传输门PG1输出第一刷新地址CRA<0>作为预地址信号aADD<0>。
当地址同步命令ADDSYNC被去激活为逻辑低电平时，开关501的传输门PG2接收单位计数信号CNT<0>，且传送单位计数信号CNT<0>至下一计数器UCNT。另外，传输门PG2输出单位计数信号CNT<0>作为预地址信号aADD<0>。
图5的增量式计数器420可以用图8中所示的形式来配置。
增量式计数器420’包括或门OR11、计数逻辑431和地址同步部432。
或门OR11被配置为当复位取反信号RSTB和地址同步取反命令ADDSYNCB中的任何一个被激活为逻辑低电平时激活复位信号RST。
计数逻辑431包括多个单位计数器UCNT，所述多个单位计数器UCNT被配置为响应于复位信号RST而接收初始值取反信息INITB<0:N>，且响应于刷新命令通过对初始值取反信息INITB<0:N>进行计数来产生预地址信号aADD<0:N>。
地址同步部432包括多个多路复用器701，所述多个多路复用器701被配置为响应于地址同步命令ADDSYNC而将初始值信息INIT<0:N>和第一刷新地址CRA<0:N>中的一个反相，且输出反相的信号作为初始值取反信息INITB<0:N>。
当地址同步命令ADDSYNC被激活时，地址同步部432将第一刷新地址CRA<0:N>反相并将反相了的信号输出作为初始值取反信息INITB<0:N>。
当地址同步命令ADDSYNC被去激活时，地址同步部432将初始值信息INIT<0:N>反相并将反相了的信号输出作为初始值取反信息INITB<0:N>。
简言之，在正常复位操作期间，也就是当复位取反信号RSTB被激活时，增量式计数器420’利用预设的初始值信息INIT<0:N>将预地址信号aADD<0:N>复位。
另外，在地址同步操作期间，也就是当地址同步命令ADDSYNC被激活时，增量式计数器420’将预地址信号aADD<0:N>复位至第一刷新地址CRA<0:N>，而不是复位至预设初始值信息INIT<0:N>。
参考图9，单位计数器601包括初始值设定部602和触发器603。
初始值设定部602包括反相器IV11和多个晶体管M11至M14。
初始值设定部602被配置为当复位信号RST被激活时将初始值取反信息INITB<0:N>反相并将反相了的信号储存在触发器603中。
触发器603包括多个反相器IV12至IV18和多个传输门PG11、PG12。
在根据本发明一个实施例的存储系统100中，以刷新地址计数器和每个单位存储器块(例如，存储体)一一对应的情况为例。
在上述实施例中，当存储器和控制器使用用于传送它们的刷新地址的专用信号线时，不需要单独的地址同步命令。
根据本发明一个实施例的刷新方法使多个单位存储器块(例如，存储体)能够共享一个刷新地址计数器。
在根据本发明一个实施例的刷新方法中，使用隐藏自动刷新操作，且控制器和存储器可以用与参考图2至图9所述的实施例相同的方式来对它们的刷新地址进行同步。
在根据本发明一个实施例的刷新方法中，控制器将所有存储体的自动刷新地址与相同的行地址进行同步，然后将相应的地址传送至存储器。
照此，存储器根据从控制器传送来的刷新地址来执行隐藏自动刷新操作和自我刷新操作，且当自我刷新操作结束时将刷新地址传送至控制器。
下文中，将参考图10说明根据本发明一个实施例的被配置为执行刷新的存储系统101。
参考图10，根据本发明一个实施例的存储系统101包括控制器201、存储器301和通信信道110。
可以用与图4的控制器200相同的方式来配置控制器201，除了控制器201将多个存储体331的自动刷新地址与相同的行地址同步、然后将相应的地址传送至存储器301之外。
存储器301包括控制单元311、刷新地址计数器320和多个存储体331。从刷新地址计数器320输出的第二刷新地址MRA<0:N>共同地输入到存储体331。
也就是，多个存储体331共享一个刷新地址计数器320。
此外，将参考图11说明根据本发明一个实施例的存储系统，其使用隐藏自动刷新方法而不使用刷新地址同步。
根据本发明一个实施例的存储系统被实现为增加存储器的有效带宽。为了实现所述存储系统，已参考图2至图10说明了多种实施例。
但是，根据前述实施例的存储系统包括额外的硬件和软件部件，而根据本发明一个实施例的存储系统被实现为将额外的硬件和软件部件的数目最少化。
此存储系统的基本操作原理为将其刷新时段设定成小于规格tREF_spec。例如，刷新时段可以设定为(tREF_spec)/((2＊行地址数-1)。
当使用此方法时，控制器和存储器不将刷新地址同步。因此，在独立的刷新地址上执行自我刷新和隐藏自动刷新。
在刷新时段即(tREF_spec)/((2＊行地址数-1)内在所有的列地址上执行自我刷新和隐藏自动刷新中的任一个。
因此，可以增加存储器的带宽，且同时可以稳定地执行刷新。为了此操作，可能需要改变用于产生刷新时段的电路模块的设计。
根据本发明的实施例，可以增加有效带宽并执行稳定的刷新。
虽然以上已经描述了某些实施例，但本领域的技术人员会理解这些描述的实施例仅是示例性的。因此，本文所述的存储系统不应当限于描述的实施例。确切地说，本文所述的存储系统应当仅根据所附权利要求书并结合以上说明书和附图来限定。

Claims (27)

1.一种存储系统，包括：
控制器，所述控制器被配置为提供隐藏自动刷新命令；以及
存储器，所述存储器被配置为响应于所述隐藏自动刷新命令来执行刷新操作，
其中，所述控制器和所述存储器相互通信，使得所述控制器和所述存储器的每个刷新地址具有彼此相同的值。
2.如权利要求1所述的存储系统，其中，通过命令行激活预充电操作来执行所述隐藏自动刷新命令。
3.如权利要求1所述的存储系统，其中，所述控制器和所述存储器包括以相同方式配置的刷新地址计数逻辑。
4.如权利要求1所述的存储系统，其中，所述存储器包括刷新地址计数器，所述刷新地址计数器被配置为响应于刷新命令而对所述存储器的刷新地址进行计数，且更新所述刷新地址使得所述刷新地址与由所述控制器提供的刷新地址具有相同的值。
5.如权利要求4所述的存储系统，其中，所述刷新地址计数器包括具有不同类型的计数逻辑的多个计数器，且被配置为选择性地操作所述计数器中的任一个。
6.一种存储系统，包括：
控制器，所述控制器被配置为产生通过将包括隐藏自动刷新命令、自我刷新命令和地址同步命令在内的信号译码所得的命令信号，且更新第一刷新地址使得所述第一刷新地址与从外部提供的第二刷新地址具有相同的值；
存储器，所述存储器被配置为响应于所述隐藏自动刷新命令而根据所述第一刷新地址执行自动刷新、响应于所述自我刷新命令而根据内部计数的第二刷新地址执行自我刷新，并更新所述第二刷新地址使得所述第二刷新地址与所述第一刷新地址具有相同的值；以及
通信信道，所述通信信道耦接在所述控制器与所述存储器之间，且被配置为传送所述命令信号、所述第一刷新地址和所述第二刷新地址。
7.如权利要求6所述的存储系统，其中，通过命令行激活预充电操作来执行所述隐藏自动刷新命令。
8.如权利要求6所述的存储系统，其中，所述控制器和所述存储器包括以相同方式配置的刷新地址计数逻辑。
9.如权利要求6所述的存储系统，其中，所述控制器在包括于所述自我刷新命令中的自我刷新进入命令被提供之前向所述存储器提供所述第一刷新地址。
10.如权利要求6所述的存储系统，其中，所述存储器响应于包括在所述自我刷新命令中的自我刷新退出命令而向所述控制器提供所述第二刷新地址。
11.如权利要求6所述的存储系统，其中，所述控制器向所述存储器提供所述地址同步命令和所述第一刷新地址。
12.如权利要求6所述的存储系统，其中，所述存储器包括：
单位存储器块；
刷新地址计数器，所述刷新地址计数器被配置为响应于内部命令信号而对所述第二刷新地址进行计数，且更新所述第二刷新地址使得所述刷新地址与所述第一刷新地址具有相同的值；以及
控制单元，所述控制单元被配置为通过将所述命令信号译码来产生所述内部命令信号、将所述第一刷新地址提供给所述刷新地址计数器、并将所述第二刷新地址提供给所述控制器。
13.如权利要求12所述的存储系统，其中，所述刷新地址计数器包括：
多个计数器，所述多个计数器被配置为根据不同的计数方法来操作，且产生多个预地址信号；
多路分用器，所述多路分用器被配置为响应于选择信号而将所述刷新命令提供给所述计数器中的任一个；以及
多路复用器，所述多路复用器被配置为响应于所述选择信号而选择所述预地址信号中的任一个，并输出选中的信号作为所述第二刷新地址，
其中，所述刷新命令包括所述隐藏自动刷新命令和所述自我刷新命令中的一个或更多个。
14.如权利要求13所述的存储系统，其中，所述计数器每个都包括：
计数逻辑，所述计数逻辑被配置为接收所述刷新命令和复位信号并产生单位计数信号；以及
地址同步部，所述地址同步部被配置为响应于所述地址同步命令而将所述单位计数信号或所述第一刷新地址提供给所述计数逻辑，并同时输出所述单位计数信号或所述第一刷新地址作为所述预地址信号中的一个。
15.如权利要求13所述的存储系统，其中，所述计数器每个都包括：
逻辑门，所述逻辑门被配置为响应于复位取反信号和地址同步取反命令而产生复位信号；
计数逻辑，所述计数逻辑被配置为响应于所述复位信号而接收初始值取反信息，且响应于所述刷新命令而通过对所述初始值取反信息进行计数来产生所述预地址信号；以及
地址同步部，所述地址同步部被配置为响应于所述地址同步命令而将初始值信息和所述第一刷新地址中的一个反相，并输出反相的信号作为所述初始值取反信息。
16.一种存储系统，包括：
存储器，所述存储器包括以一一对应方式分配给多个刷新地址计数器的多个单位存储器块，且被配置为响应于隐藏自动刷新命令而对所述多个单位存储器块执行刷新操作；以及
控制器，所述控制器被配置为对与所述多个刷新地址计数器相对应的多个刷新地址进行计数，并将所述刷新地址和所述隐藏自动刷新命令提供给所述存储器，
其中，所述存储器和所述控制器相互通信，使得所述控制器和所述存储器的每个刷新地址具有彼此相同的值。
17.如权利要求16所述的存储系统，其中，通过命令行激活预充电操作来执行所述隐藏自动刷新命令。
18.如权利要求16所述的存储系统，其中，所述控制器被配置为在自我刷新进入命令被提供之前将其刷新地址提供给所述存储器。
19.如权利要求16所述的存储系统，其中，所述存储器被配置为响应于由所述控制器提供的自我刷新退出命令而将其刷新地址提供给所述控制器。
20.如权利要求16所述的存储系统，其中，所述刷新地址计数器每个都包括：
多个计数器，所述多个计数器被配置为根据不同的计数方法而操作，且产生多个预地址信号；
多路分用器，所述多路分用器被配置为响应于选择信号而将所述刷新命令提供给所述计数器中的任一个；以及
多路复用器，所述多路复用器被配置为响应于所述选择信号而选择所述预地址信号中的任一个，并输出选中的信号作为刷新地址，
其中，所述刷新命令包括所述隐藏自动刷新命令和所述自我刷新命令中的一个或更多个。
21.如权利要求20所述的存储系统，其中，所述计数器每个都包括：
计数逻辑，所述计数逻辑被配置为接收所述刷新命令和复位信号，并产生单位计数信号；以及
地址同步部，所述地址同步部被配置为响应于所述地址同步命令而将由所述控制器提供的所述单位计数信号或所述刷新地址提供给所述计数逻辑，并同时输出所述单位计数信号或所述刷新地址作为所述预地址信号中的一个。
22.如权利要求20所述的存储系统，其中，所述计数器每个都包括：
逻辑门，所述逻辑门被配置为响应于复位取反信号和地址同步取反命令而产生复位信号；
计数逻辑，所述计数逻辑被配置为响应于所述复位信号而接收初始值取反信息，且响应于所述刷新命令而通过对所述初始值取反信息进行计数来产生所述预地址信号；以及
地址同步部，所述地址同步部被配置为响应于所述地址同步命令而将由所述控制器提供的初始值信息和所述刷新地址中的一个反相，并将反相的信号输出作为所述初始值取反信息。
23.一种存储系统，包括：
存储器，所述存储器包括共享一个刷新地址计数器的多个单位存储器块，且被配置为响应于自动刷新命令或自我刷新命令而对所述多个单位存储器块执行刷新操作；以及
控制器，所述控制器被配置为向所述存储器提供所述隐藏自动刷新命令或所述自我刷新命令，且当所述隐藏自动刷新命令被提供时将对应于各个单位存储器块的刷新地址调整成相同的值，
其中，所述存储器和所述控制器相互通信，使得所述控制器和所述存储器的每个刷新地址具有彼此相同的值。
24.如权利要求23所述的存储系统，其中，通过命令行激活预充电操作来执行所述隐藏自动刷新命令。
25.如权利要求23所述的存储系统，其中，所述控制器被配置为在所述自我刷新命令被提供之前向所述存储器提供被调整成相同值的所述刷新地址。
26.如权利要求23所述的存储系统，其中，所述存储器被配置为响应于所述自我刷新命令而向所述控制器提供通过执行刷新操作而改变的所述刷新地址。
27.如权利要求23所述的存储系统，其中，所述刷新地址计数器包括：
多个计数器，所述多个计数器被配置为根据不同的计数方法而操作，且产生多个预地址信号；
多路分用器，所述多路分用器被配置为响应于选择信号而将所述刷新命令提供给所述计数器中的任一个；以及
多路复用器，所述多路复用器被配置为响应于所述选择信号而选择所述预地址信号中的任一个，并输出选中的信号作为所述刷新地址，并且
所述刷新命令包括所述隐藏自动刷新命令和所述自我刷新命令中的一个或更多个。
CN201210097174.5A 2011-10-18 2012-04-05 存储系统 Active CN103065675B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0106416 2011-10-18
KR1020110106416A KR20130042236A (ko) 2011-10-18 2011-10-18 메모리 시스템

Publications (2)

Publication Number Publication Date
CN103065675A true CN103065675A (zh) 2013-04-24
CN103065675B CN103065675B (zh) 2017-03-01

Family

ID=48085902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210097174.5A Active CN103065675B (zh) 2011-10-18 2012-04-05 存储系统

Country Status (4)

Country Link
US (1) US8817566B2 (zh)
KR (1) KR20130042236A (zh)
CN (1) CN103065675B (zh)
TW (1) TWI522803B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107678977A (zh) * 2017-09-30 2018-02-09 北京智芯微电子科技有限公司 一种计数器的读写方法及装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9928895B2 (en) 2016-02-03 2018-03-27 Samsung Electronics Co., Ltd. Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
KR102112396B1 (ko) * 2018-04-10 2020-05-19 윈본드 일렉트로닉스 코포레이션 의사 sram 및 그 제어 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064376B2 (en) * 1996-05-24 2006-06-20 Jeng-Jye Shau High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines
WO1999046775A2 (en) * 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
US6356485B1 (en) * 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
US6445636B1 (en) * 2000-08-17 2002-09-03 Micron Technology, Inc. Method and system for hiding refreshes in a dynamic random access memory
KR100412131B1 (ko) * 2001-05-25 2003-12-31 주식회사 하이닉스반도체 반도체 메모리 장치의 셀 데이타 보호회로
US7068559B2 (en) * 2002-07-12 2006-06-27 Samsung Electronics Co. Ltd. Word line enable timing determination circuit of a memory device and methods of determining word line enable timing in the memory device
US20050108460A1 (en) * 2003-11-14 2005-05-19 Intel Corporation Partial bank DRAM refresh
US6914841B1 (en) * 2004-01-30 2005-07-05 Infineon Technologies Ag System and method for refreshing a dynamic memory device
US7486574B2 (en) * 2004-04-13 2009-02-03 Hynix Semiconductor Inc. Row active control circuit of pseudo static ranom access memory
US7088632B2 (en) * 2004-05-26 2006-08-08 Freescale Semiconductor, Inc. Automatic hidden refresh in a dram and method therefor
KR100682174B1 (ko) * 2005-05-18 2007-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 페이지 액세스 회로
US7313047B2 (en) * 2006-02-23 2007-12-25 Hynix Semiconductor Inc. Dynamic semiconductor memory with improved refresh mechanism
US7894290B2 (en) * 2008-10-22 2011-02-22 Qimonda Ag Method and apparatus for performing internal hidden refreshes while latching read/write commands, address and data information for later operation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107678977A (zh) * 2017-09-30 2018-02-09 北京智芯微电子科技有限公司 一种计数器的读写方法及装置
CN107678977B (zh) * 2017-09-30 2021-01-05 北京智芯微电子科技有限公司 一种计数器的读写方法及装置

Also Published As

Publication number Publication date
TW201317783A (zh) 2013-05-01
US8817566B2 (en) 2014-08-26
CN103065675B (zh) 2017-03-01
KR20130042236A (ko) 2013-04-26
TWI522803B (zh) 2016-02-21
US20130094316A1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
US20240071460A1 (en) Apparatuses and methods for distributed targeted refresh operations
US20220059158A1 (en) Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US7120761B2 (en) Multi-port memory based on DRAM core
US7697362B2 (en) Arbitration for memory device with commands
US20160148668A1 (en) Cell array, memory, and memory system including the same
KR100918471B1 (ko) 반도체 메모리, 시스템, 및 반도체 메모리의 동작 방법
CN105654983B (zh) 半导体器件及包括半导体器件的存储系统
US11482275B2 (en) Apparatuses and methods for dynamically allocated aggressor detection
US8331184B2 (en) SRAM compatible embedded DRAM system with hidden refresh and dual port capabilities
US9368175B2 (en) Semiconductor memory device receiving multiple commands simultaneously and memory system including the same
KR20230032052A (ko) 메모리 컨트롤러 및 메모리 시스템
CN103065675A (zh) 存储系统
KR100894252B1 (ko) 반도체 메모리 장치 및 그의 동작 제어방법
US7394716B1 (en) Bank availability indications for memory device and method therefor
US20060044912A1 (en) Method and apparatus for refreshing memory device
US20130086449A1 (en) Sharing a Check Bit Memory Device Between Groups of Memory Devices
CN102834812A (zh) 大存储器块的阶层组织
KR101989860B1 (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
JPH11339469A (ja) 半導体記憶装置
US20100293352A1 (en) Semiconductor memory device
US12002501B2 (en) Apparatuses and methods for distributed targeted refresh operations
CN1921008B (zh) 存储器控制系统和存储器控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant