CN103064756B - 电子系统及其存储器管理方法 - Google Patents
电子系统及其存储器管理方法 Download PDFInfo
- Publication number
- CN103064756B CN103064756B CN201110340190.8A CN201110340190A CN103064756B CN 103064756 B CN103064756 B CN 103064756B CN 201110340190 A CN201110340190 A CN 201110340190A CN 103064756 B CN103064756 B CN 103064756B
- Authority
- CN
- China
- Prior art keywords
- page
- physical address
- logic
- storage
- address relation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
本发明提供一种存储器管理方法,应用于一电子系统。该电子系统包含一辅助存储器且能与包含多个区块的一快闪存储器沟通。每一区块具有一逻辑/实体地址关系。该快闪存储器中的一储存区域储存有该多个逻辑/实体地址关系。该存储器管理方法首先执行一判断步骤,判断储存于该储存区域中的该多个逻辑/实体地址关系是否正确。若判断结果为是,该多个逻辑/实体地址关系即被自该储存区域复制至该辅助存储器。
Description
技术领域
本发明与快闪存储器(flashmemory)相关,并且尤其与管理快闪存储器的逻辑/实体地址对应关系的技术相关。
背景技术
快闪存储器具有容量大、成本低、存取速度快等优点,因此被广泛应用在多种消费性电子产品中。除了储存使用者数据外,快闪存储器亦常被用以存放操作系统等占用大量存储器空间的软件数据与程序。然而,快闪存储器的使用寿命与被使用的次数息息相关,对其中的部份区块(block)进行多次的写入、抹除将造成该部份区块使用寿命缩短甚至损毁,并进一步造成快闪存储器整体使用的障碍。
为了平均地延长快闪存储器中各区块的使用寿命,转换层(translationlayer)的观念被引入快闪存储器的固件中,用以平均分配存储器中各区块的使用次数。一般而言,电子系统中的应用程序欲读写快闪存储器时,并非直接驱动快闪存储器,还需要透过转换层将欲读写的区块的逻辑地址(logicaladdress)转换为该区块在快闪存储器中的实体地址(physicaladdress),才能正确找到该区块。据此,如何建立并维护一个正确的逻辑/实体地址转换表密切关系着上述转换层的执行效率。
快闪存储器内的各个区块中通常都记录有该区块本身的逻辑/实体地址对应关系。易言之,这些对应关系是分散记录于快闪存储器的不同区块中。须说明的是,这些对应关系是可能会变动的。目前,每次在电子系统被开机或重置的启动程序中,快闪存储器的固件都必须扫描所有的区块,以读取各区块最新的逻辑/实体地址对应关系,并于电子系统的辅助存储器(通常为随机存取存储器)重建一个逻辑/实体地址转换表,供转换层的后续使用。
现有技术的主要缺点在于,扫描所有的区块相当耗时。当快闪存储器的容量随着制程进步而增加时,重建地址转换表的时间也会大幅增加,严重影响系统的执行效率。
发明内容
为解决上述问题,本发明提出一种新的存储器控制方案。藉由在快闪存储器中建立一储存区域,集中存放所有区块的逻辑/实体地址对应关系,根据本发明的存储器控制方案可有效缩短在电子系统的辅助存储器中重建地址转换表的时间,进而提升电子系统的整体效率。
根据本发明的一具体实施例为一种应用于一电子系统的存储器管理方法。该电子系统包含一辅助存储器且能与包含多个区块的一快闪存储器沟通。每一区块具有一逻辑/实体地址关系。该快闪存储器中的一储存区域储存有这些逻辑/实体地址关系。该方法包含下列步骤:(a)判断储存于该储存区域中的这些逻辑/实体地址关系是否正确;以及(b)若步骤(a)的判断结果为是,将这些逻辑/实体地址关系自该储存区域复制至该辅助存储器,供该电子系统与该快闪存储器沟通时参考。
根据本发明的另一具体实施例为一种电脑可读取储存媒体,其中储存有能由一电子系统读取并执行的一程序码。该电子系统包含一辅助存储器且能与包含多个区块的一快闪存储器沟通。每一区块具有一逻辑/实体地址关系。该快闪存储器中的一储存区域储存有这些逻辑/实体地址关系。该程序码用以管理该快闪存储器且包含:一第一子程序码,用以判断储存于该储存区域中的这些逻辑/实体地址关系是否正确;以及一第二子程序码,用以于该第一子程序码的判断结果为是时,将这些逻辑/实体地址关系自该储存区域复制至该辅助存储器,供该电子系统与该快闪存储器沟通时参考。
根据本发明的另一具体实施例为一种电子系统,其中包含一辅助存储器及一控制器。该电子系统能与包含多个区块的一快闪存储器沟通。每一区块具有一逻辑/实体地址关系。该快闪存储器中的一储存区域储存有这些逻辑/实体地址关系。当该快闪存储器被耦接至该电子系统,该控制器分别耦接至该辅助存储器及该快闪存储器。于该电子系统的一启动程序中,该控制器首先判断储存于该储存区域中的这些逻辑/实体地址关系是否正确;若是,该控制器将这些逻辑/实体地址关系自该储存区域复制至该辅助存储器,供该电子系统与该快闪存储器沟通时参考。
关于本发明的优点与精神可以藉由以下发明详述及附图得到进一步的了解。
附图说明
图1、图3、图4为根据本发明的快闪存储器的内容范例示意图。
图2和图5为根据本发明的实施例中的存储器管理方法流程图。
图6为根据本发明的一具体实施例中的电子系统方块图。
主要元件符号说明
12:表格储存区域12A、22A:有效页面
12B、22B:无效页面14:存储器区块
16:控制储存区域16A:页面有效性位置图表
18A、18B:位元60:电子系统
62:辅助存储器64:控制器
70:快闪存储器72:储存区域
S21-S24:流程步骤S31-S35:流程步骤
具体实施方式
根据本发明的一具体实施例为一种应用于一电子系统的存储器管理方法。根据本发明的存储器管理方法可提升该电子系统为快闪存储器重建地址转换表的效率。举例而言,该电子系统可为数位摄影机、移动通讯装置、携带型电脑、桌上型电脑或外接式储存装置等各种采用快闪存储器的装置,但不以此为限。与非门(NAND)快闪存储器与非或门(NOR)快闪存储器都适用于本发明的构想。实务上,快闪存储器可以是直接内建于该电子系统中,也可以是以存储卡或随身碟的形式存在,透过各种转接装置被连接至该电子系统。
快闪存储器包含多个区块(block),且每一区块各自具有一逻辑/实体地址关系。以适用于Linux系统的无排序区块图像档案系统(unsortedblockimagefilesystem,UBIFS)规格为例,各个区块的逻辑/实体地址对应关系皆记录在该区块本身的EC/Vid档头中。此外,每一区块各自包含多个大小相同的页面(page),EC/Vid档头即位于各区块的前两个页面中。于根据本发明的实施例中,一个特定的储存区域建置于该快闪存储器中,用以集中储存这些区块的逻辑/实体地址关系。举例而言,这些地址关系资讯可以被储存为对照表的形式。为求明确与其他存储器区域区隔,以下说明将该储存区域统称为表格储存区域。
实务上,该表格储存区域可以分布于快闪存储器中的一个或多个区块,并且这些逻辑/实体地址关系可被储存于该一个或多个区块中的一个或多个页面内。该表格储存区域的容量与逻辑/实体地址关系的数量及内容大小相关。以UBIFS规格为例,各区块的EC/Vid档头的大小为128位元组,因此一个大小为2048位元组的页面可存放16个区块的逻辑/实体地址关系。换言之,快闪存储器中的区块数量愈多,表格储存区域的容量也愈大。
建立表格储存区域、将逻辑/实体地址关系由各区块复制至表格储存区域等工作,可以是在该次电子系统启动后快闪存储器首次被使用时,由电子系统中的存储器管理固件协助完成。须说明的是,这些逻辑/实体地址关系在使用过程中是可能会变动的。除了存有最新版的地址关系资讯的页面之外,上述表格储存区域中还可另外包含一些备用储存页面,做为修改地址关系资讯时的替换页面,以避免某些页面被频繁重复使用。举例而言,实际上存有最新版的地址关系资讯的页面可能是10个,而该表格储存区域可另外再包含其他10个或20个备用储存页面。
图1为根据本发明的快闪存储器的内容范例示意图。于此范例中,前述表格储存区域12包含两个区块,其他标号为14的区块则代表供电子系统存放使用者数据或应用程序数据的区块。表格储存区域12中标号为12A的多页面为目前存有最新版的地址关系资讯的储存页面;标号为12B的多页面为备用储存页面。易言之,各区块14的逻辑/实体地址关系资讯除了存放在本身的区块中之外,也会被集中存放在这些储存页面12A以及备用储存页面12B中。
采用根据本发明的存储器管理方法的电子系统中包含一辅助存储器,例如一随机存取存储器(RAM)。在该电子系统被开机或重置的启动程序中,快闪存储器内各区块的逻辑/实体地址关系资讯会被复制至该辅助存储器,用以供电子系统后续与该快闪存储器沟通时参考。
图2为本实施例中的存储器管理方法流程图。实务上,该方法可交由电子系统中的软件、固件或硬件来执行。如图2所示,在电子系统被启动后,步骤S21首先被执行,用以判断储存于表格储存区域12中的这些逻辑/实体地址关系是否正确。于实际应用中,若电子系统被不正常关机或是电力无预警中断,表格储存区域12中的地址关系资讯就有可能出现错误。比方说,有可能某个区块的逻辑/实体地址关系实际上已改变,但在表格储存区域12中的内容被相对应地更新前发生电力中断的状况。步骤S21的目的就在于避免将错误的地址资讯复制至该辅助存储器。
若步骤S21的判断结果为是,步骤S22将被执行,用以将这些逻辑/实体地址关系自表格储存区域12复制至该辅助存储器,供该电子系统与该快闪存储器沟通时参考。相对地,若步骤S21的判断结果为否,步骤S23将被执行,用以扫描这些区块14,以确认各区块14的逻辑/实体地址关系。接着,步骤S24将自步骤S23所得的这些逻辑/实体地址关系储存至该辅助存储器,供该电子系统与该快闪存储器沟通时参考。
由以上说明可看出,当储存于表格储存区域12中的逻辑/实体地址关系是正确的,已集中于表格储存区域12中的地址关系资讯便可直接被复制至电子系统的辅助存储器中,省去重新扫描所有区块14的程序。相较于先前技术中每次都必须重新扫描所有区块14的做法,若采用上述方法,在电子系统的辅助存储器中重建地址转换表的时间必然可被有效缩短。
如图3所示,于一实施例中,该快闪存储器中另包含一个控制储存区域16,储存有一页面有效性位置图表16A,用以表示这些储存页面12A或备用储存页面12B的有效性。有效性意指该特定页面是否存有正确的逻辑/实体地址关系,换言之,该页面有效性位置图表16A指涉特定页面为一个存有最新逻辑/实体地址关系的储存页面12A或一个备用储存页面12B。以页面有效性位置图表16A为一二进位图表(bitmap)的情况为例,该二进位图表可为例如[10100100100……]形式的二进位序列;该序列中的每一个位元对应于一个储存页面12A或一个备用储存页面12B。于此实施例中,有效页面(亦即储存页面12A)所对应的位元为1,无效页面(亦即备用储存页面12B)所对应的位元为0。该序列中的每个位元都一对一地对应到表格储存区域12中的每一个储存页面12A以及每一个备用储存页面12B。若该序列中各位元的排列顺序对应于表格储存区域12中的页面先后顺序,由该序列即可看出这些储存页面12A在表格储存区域12中的位置。
实务上,页面有效性位置图表16A可以是在快闪存储器首次被使用时,由电子系统中的存储器管理固件协助建立,且不以二进位图表为限。在电子系统的启动程序中,快闪存储器的固件可以根据页面有效性位置图表16A判断需读取表格储存区域12中的哪些页面。此外,在电子系统关机前,快闪存储器的固件可负责确认所有被操作系统修改过的逻辑/实体地址关系都已被更新至表格储存区域12,并确认页面有效性位置图表16A所储存者为最新版的二进位图表。
于一实施例中,除了上述序列之外,页面有效性位置图表16A中亦储存有用以标示页面有效性位置图表16A是否正确的一旗标(flag)。每当出现某个区块的逻辑/实体地址关系被改变的情况,该旗标可先被设定为0,直到确认表格储存区域12和页面有效性位置图表16A也被正确地更新后,该旗标才被重新设定为1。因此,图2中的步骤S21可为直接根据该旗标为0或1判断该储存区域中的这些逻辑/实体地址关系是否正确。更明确地说,于此实施例中,若步骤S21的判断结果是该旗标为0,步骤S23和步骤S24将被执行;若步骤S21的判断结果是该旗标为1,步骤S22将被执行。
图4用以说明当某个区块的逻辑/实体地址关系被改变时,根据本发明的存储器管理方法可如何修改表格储存区域12和页面有效性位置图表16A的内容,其中该页面有效性位置图表16A为一二进位图表。于此范例中,将被修改的该目标逻辑/实体地址关系原先是储存于表格储存区域12中的一目标页面22A内,且目标页面22A对应于页面有效性位置图表16A中的一目标位元18A。在修改程序开始前,目标位元18A原先为1。当该目标关系被修改为一修改后关系时,目标位元18A会被设定为0,藉此表示目标页面22A中原本的内容已不再是完全正确的。接着,该修改后关系与原先储存于目标页面22A的其他逻辑/实体地址关系被写入原为备用页面的页面22B。原先页面有效性位置图表16A中对应于页面22B的位元18B为0。在确认完成针对页面22B的写入程序后,页面有效性位置图表16A中对应于页面22B的位元18B才被设定为1。
上述修改程序的优点在于可确保在页面22B已完全被修改为正确内容之前,位元18B不会被设定为1。换句话说,在针对页面22B的写入程序尚未完成前,若该电子系统发生异常状况,系统恢复正常后不会误认页面22B的内容是正确的。实务上,目标页面22A中的旧有数据可被抹除,使目标页面22A成为一备用页面。此外,在页面有效性位置图表16A被修改完成后,电子系统的固件亦可根据该修改内容同步更新电子系统的辅助存储器中的地址转换表。
由以上说明可看出,在表格储存区域12的内容完全正确的情况下,页面有效性位置图表16A中的位元1的数量为定值。以先前所述表格储存区域12共包含32个页面且储存页面12A的数量维持在10个的假设为例,在正常情况下,页面有效性位置图表16A中的位元1的数量应等于10,位元0的数量则应等于22。如果在针对页面22B的写入程序尚未完成前,该电子系统发生异常状况,位元1的数量会是9,而位元0的数量会是23。
承上所述,页面有效性位置图表16A中的位元1的数量是否等于一预设值亦可做为判断表格储存区域12的内容是否完全正确的依据。图5绘示了此类实施例中的一存储器管理方法流程范例。如图5所示,首先,步骤S31为判断页面有效性位置图表16A中的位元1数量是否小于一预设值(例如上述范例中的10)。若步骤S31的判断结果显示页面有效性位置图表16A中的位元1数量等于该预设值,表示表格储存区域12的内容正确,步骤S32将被执行,将这些逻辑/实体地址关系自表格储存区域12复制至该电子系统的辅助存储器中。
相对地,若步骤S31的判断结果为是,步骤S33-步骤S35将被执行。步骤S33为根据这些有效的储存页面(亦即对应于页面有效性位置图表16A中位元1的页面)判断需要确认快闪存储器中哪些区块14的逻辑/实体地址关系。须说明的是,各个储存页面中可记录其中所储存的是哪些区块14的逻辑/实体地址关系。因此,根据有效的储存页面的内容即可看出表格储存区域12中目前正确存有哪些区块14的逻辑/实体地址关系,亦可相对判断出哪些区块14的逻辑/实体地址关系不正确。接着,步骤S34为扫描步骤S33判断区块14所存的逻辑/实体地址关系不正确的这些区块14,以确认这些区块14的逻辑/实体地址关系。步骤S35则是将步骤S34所得的这些逻辑/实体地址关系以及步骤S33用以判断的这些有效的储存页面中所存的这些逻辑/实体地址关系储存至该电子装置的辅助存储器。
在上述实施例中,即使表格储存区域12中的内容有误,电子系统的固件亦无须重新扫描所有的区块14。易言之,表格储存区域12中正确的部份还是可以被直接复制至辅助存储器。平均而言,此方案可进一步缩短在电子系统的辅助存储器中重建地址转换表的时间。
根据本发明的另一具体实施例为一种电脑可读取储存媒体,其中储存有能由一电子系统读取并执行的一程序码。举例而言,该程序码可为安装于电子系统中的存储器管理固件,但不以此为限。该电子系统包含一辅助存储器且能与包含多个区块的一快闪存储器沟通。每一区块具有一逻辑/实体地址关系。该快闪存储器中的一储存区域储存有这些逻辑/实体地址关系。该程序码用以管理该快闪存储器且包含:一第一子程序码,用以判断储存于该储存区域中的这些逻辑/实体地址关系是否正确;以及一第二子程序码,用以于该第一子程序码的判断结果为是时,将这些逻辑/实体地址关系自该储存区域复制至该辅助存储器,供该电子系统与该快闪存储器沟通时参考。
于另一实施例中,上述第一子程序码可被修改为根据页面有效性位置图表16A中的旗标或位元1数量判断表格储存区域12中所储存的这些逻辑/实体地址关系是否正确。此外,上述程序码亦可进一步包含对应于图5的步骤S33-步骤S35的子程序码。于另一实施例中,根据本发明的程序码亦可进一步包含用以实现先前所述的修改程序的子程序码。
根据本发明的另一具体实施例为如图6所示的电子系统60,其中包含一辅助存储器62及一控制器64。为明确呈现本发明的技术重点,电子系统60中其他可能存在的硬件装置未绘示于图中。电子系统60能与包含多个区块的快闪存储器70沟通。快闪存储器70中的每一区块各自具有一逻辑/实体地址关系,且快闪存储器70中的一储存区域72储存有这些逻辑/实体地址关系。当快闪存储器70被耦接至电子系统60,控制器64分别耦接至辅助存储器62及快闪存储器70。
于电子系统60的启动程序中,控制器64首先判断储存于储存区域72中的这些逻辑/实体地址关系是否正确;若是,控制器64便将这些逻辑/实体地址关系自储存区域72复制至辅助存储器62,供电子系统60与快闪存储器70沟通时参考。实务上,控制器64可被设计为包含用以执行步骤S31和步骤S33的一判断单元、用以执行步骤S34的一扫描单元,以及用以执行步骤S35的一复制单元;其详细实施方式可参见先前的说明,不再赘述。
此外,控制器64亦可被设计为进一步包含一设定单元和一读写单元。该设定单元系用以设定页面有效性位置图表16A中的各个位元为0或1。该读写单元则用以将修改后关系与原先储存于该目标页面的其他逻辑/实体地址关系写入另一页面。这两个硬件单元的详细实施方式可参见先前的说明,不再赘述。
如上所述,本发明提出一种新的存储器控制方案。藉由在快闪存储器中建立一储存区域,集中存放所有区块的逻辑/实体地址对应关系,根据本发明的存储器控制方案可有效缩短在电子系统的辅助存储器中重建地址转换表的时间,进而提升电子系统的整体效率。
以UBIFS系统中包含100个区块的快闪存储器为例,尚未应用本发明提出的存储器管理方案前,系统初始时需读取200个分页,方能重建逻辑-实体转换表。若应用本发明提出的存储器管理方案,搜寻作为页面有效性位置图表的二进位图表的平均搜寻数大约是一半的区块分页数;以一个区块包含64个分页的情况为例,平均搜寻数为32个分页。假设一个分页能储存16个区块的逻辑/实体地址关系,则只需要7个分页就足以存放100个区块区块的逻辑/实体地址关系。因此,存储器固件读取分页的数目从200个分页降低为平均只需读取39个分页就能重建转换表,省下约60%的时间。如果各分页的容量越大,或是快闪存储器中的区块数量越多,应用本发明提出的存储器管理方案能省下时间也会越多。
藉由以上较佳具体实施例的详述,希望能更加清楚描述本发明的特征与精神,而并非以上述所揭示的较佳具体实施例来对本发明的范畴加以限制。相反地,其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。
Claims (19)
1.一种应用于一电子系统的存储器管理方法,该电子系统包含一辅助存储器且能与包含多个区块的一快闪存储器沟通,每一区块具有一逻辑/实体地址关系,该快闪存储器中的一集中储存区域储存有该多个逻辑/实体地址关系,该方法包含:
(a)在该电子系统被开机或重置的一启动程序中判断储存于该储存区域中的该多个逻辑/实体地址关系是否正确;以及
(b)若步骤(a)的判断结果为是,将该多个逻辑/实体地址关系自该储存区域复制至该辅助存储器。
2.如权利要求1所述的存储器管理方法,其特征在于,该储存区域分布于该快闪存储器中的一区块,并且该多个逻辑/实体地址关系被储存于该区块中的多个储存页面内。
3.如权利要求2所述的存储器管理方法,其特征在于,该快闪存储器中亦储存有一页面有效性位置图表,用以表示该多个储存页面的有效性,有效性指各该储存页面中的该多个逻辑/实体地址关系是否正确,并且步骤(a)包含根据该页面有效性位置图表判断该储存区域中的该多个逻辑/实体地址关系是否正确。
4.如权利要求3所述的存储器管理方法,其特征在于,该页面有效性位置图表中储存有一旗标,并且步骤(a)包含根据该旗标判断该储存区域中的该多个逻辑/实体地址关系是否正确;该方法进一步包含:
(c1)若步骤(a)的判断结果为否,扫描该快闪存储器包含的该多个区块,以确认该多个逻辑/实体地址关系;以及
(c2)将步骤(c1)所得的该多个逻辑/实体地址关系储存至该辅助存储器。
5.如权利要求3所述的存储器管理方法,其特征在于,该页面有效性位置图表为一二进位图表,每一储存页面对应于该二进位图表中的一位元,一有效的储存页面所对应的位元为1,一无效的储存页面所对应的位元为0,并且步骤(a)包含根据该页面有效性位置图表中的一位元1数量判断该储存区域中所储存的该多个逻辑/实体地址关系是否正确。
6.如权利要求5所述的存储器管理方法,其特征在于,进一步包含:
(d1)若该位元1数量小于一预设值,根据该多个有效的储存页面判断须确认的多个区块;
(d2)扫描步骤(d1)判断须确认的该多个区块,以确认该多个区块的逻辑/实体地址关系;以及
(d3)将步骤(d2)所得的该多个逻辑/实体地址关系及该多个有效的储存页面中所存的该多个逻辑/实体地址关系储存至该辅助存储器。
7.如权利要求5所述的存储器管理方法,其特征在于,该多个逻辑/实体地址关系中的一目标关系储存于这些储存页面中的一第一目标页面,且该第一目标页面对应于该页面有效性位置图表中的一第一目标位元;该方法进一步包含:
当该目标关系被修改为一修改后关系时,将该第一目标位元设定为0;
将该修改后关系与储存于该第一目标页面的其他逻辑/实体地址关系写入一第二目标页面;以及
将该页面有效性位置图表中对应于该第二目标页面的一第二目标位元设定为1。
8.一种应用于一电子系统的存储器管理的装置,该电子系统包含一辅助存储器且能与包含多个区块的一快闪存储器沟通,每一区块具有一逻辑/实体地址关系,该快闪存储器中的一集中储存区域储存有该多个逻辑/实体地址关系,所述装置包含:
用以在该电子系统被开机或重置的一启动程序中判断储存于该储存区域中的该多个逻辑/实体地址关系是否正确的装置;以及
用以于判断结果为正确时,将这些逻辑/实体地址关系自该储存区域复制至该辅助存储器的装置。
9.如权利要求8所述的装置,其特征在于,该储存区域分布于该快闪存储器中的一区块,并且该多个逻辑/实体地址关系被储存于该区块中的多个储存页面内。
10.如权利要求9所述的装置,其特征在于,该快闪存储器中亦储存有一页面有效性位置图表,用以表示该多个储存页面的有效性,有效性指各该储存页面中的该多个逻辑/实体地址关系是否正确,并且所述用以判断储存于该储存区域中的该多个逻辑/实体地址关系是否正确的装置包含用于根据该页面有效性位置图表判断该储存区域中的该多个逻辑/实体地址关系是否正确的装置。
11.如权利要求10所述的装置,其特征在于,该页面有效性位置图表为一二进位图表,每一储存页面对应于该二进位图表中的一位元,一有效的储存页面所对应的位元为1,一无效的储存页面所对应的位元为0,并且所述用以判断储存于该储存区域中的该多个逻辑/实体地址关系是否正确的装置包含用于根据页面有效性位置图表中的一位元1数量判断该储存区域中所储存的该多个逻辑/实体地址关系是否正确的装置。
12.如权利要求11所述的装置,其特征在于,进一步包含:
用以于该位元1数量小于一预设值时根据该多个有效的储存页面判断须确认的多个区块的装置;
用以扫描该判断须确认的该多个区块,以确认该多个区块的逻辑/实体地址关系的装置;以及
用以将该多个逻辑/实体地址关系及该多个有效的储存页面中所存的该多个逻辑/实体地址关系储存至该辅助存储器的装置。
13.如权利要求11所述的装置,其特征在于,该多个逻辑/实体地址关系中的一目标关系储存于这些储存页面中的一第一目标页面,且该第一目标页面对应于该页面有效性位置图表中的一第一目标位元,进一步包含:
用以于该目标关系被修改为一修改后关系时将该第一目标位元设定为0的装置;
用以将该修改后关系与储存于该第一目标页面的其他逻辑/实体地址关系写入一第二目标页面的装置;以及
用以将该页面有效性位置图表中对应于该第二目标页面的一第二目标位元设定为1的装置。
14.一种电子系统,可与包含多个区块的一快闪存储器沟通,每一区块具有一逻辑/实体地址关系,该快闪存储器中的一集中储存区域储存有该多个逻辑/实体地址关系,该电子系统包含:
一辅助存储器;以及
一控制器,当该快闪存储器被耦接至该电子系统,该控制器耦接至该辅助存储器及该快闪存储器;于该电子系统被开机或重置的一启动程序中,该控制器判断储存于该储存区域中的该多个逻辑/实体地址关系是否正确,并将该多个逻辑/实体地址关系自该储存区域复制至该辅助存储器。
15.如权利要求14所述的电子系统,其特征在于,该储存区域分布于该快闪存储器中的区块,并且该多个逻辑/实体地址关系被储存于该区块中的多个储存页面内。
16.如权利要求15所述的电子系统,其特征在于,该快闪存储器中亦储存有一页面有效性位置图表,用以表示该多个储存页面的有效性,有效性指各该储存页面中的该多个逻辑/实体地址关系是否正确,并且该控制器根据该页面有效性位置图表判断该储存区域中的该多个逻辑/实体地址关系是否正确。
17.如权利要求16所述的电子系统,其特征在于,该页面有效性位置图表为一二进位图表,每一储存页面对应于页面有效性位置图表中的一位元,一有效的储存页面所对应的位元为1,一无效的储存页面所对应的位元为0,并且该控制器根据该页面有效性位置图表中的一位元1数量判断该储存区域中所储存的该多个逻辑/实体地址关系是否正确。
18.如权利要求17所述的电子系统,其特征在于,该控制器包含:
一判断单元,若该位元1数量小于一预设值,该判断单元即根据该多个有效的储存页面判断须确认的多个区块;
一扫描单元,用以扫描该判断单元判断须确认的该多个区块,以确认该多个区块的逻辑/实体地址关系;以及
一复制单元,用以将该扫描单元所得的该多个逻辑/实体地址关系及这些有效的储存页面中所存的该多个逻辑/实体地址关系储存至该辅助存储器。
19.如权利要求17所述的电子系统,其特征在于,该多个逻辑/实体地址关系中的一目标关储存于这些储存页面中的一第一目标页面,且该第一目标页面对应于页面有效性位置图表中的一第一目标位元,该控制器包含:
一设定单元,当该目标关系被修改为一修改后关系时,该设定单元首先将该第一目标位元设定为0;以及
一读写单元,用以在该设定单元将该目标位元设定为0之后,将该修改后关系与储存于该第一目标页面的其他逻辑/实体地址关系写入一第二目标页面;
其中在该读写单元将这些关系写入该第二目标页面的后,该设定单元将该页面有效性位置图表中对应于该第二目标页面的一第二目标位元设定为1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110340190.8A CN103064756B (zh) | 2011-10-21 | 2011-10-21 | 电子系统及其存储器管理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110340190.8A CN103064756B (zh) | 2011-10-21 | 2011-10-21 | 电子系统及其存储器管理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103064756A CN103064756A (zh) | 2013-04-24 |
CN103064756B true CN103064756B (zh) | 2016-07-06 |
Family
ID=48107389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110340190.8A Expired - Fee Related CN103064756B (zh) | 2011-10-21 | 2011-10-21 | 电子系统及其存储器管理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103064756B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3061565B1 (fr) * | 2017-01-04 | 2019-04-26 | Stmicroelectronics (Rousset) Sas | Fonctionnement d'un microcontroleur en mode basse puissance |
CN107015918B (zh) * | 2017-03-31 | 2019-11-05 | 建荣半导体(深圳)有限公司 | 一种闪存管理系统、方法及闪存芯片 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6000006A (en) * | 1997-08-25 | 1999-12-07 | Bit Microsystems, Inc. | Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage |
US6377500B1 (en) * | 1999-11-11 | 2002-04-23 | Kabushiki Kaisha Toshiba | Memory system with a non-volatile memory, having address translating function |
US6510488B2 (en) * | 2001-02-05 | 2003-01-21 | M-Systems Flash Disk Pioneers Ltd. | Method for fast wake-up of a flash memory system |
JP4385215B2 (ja) * | 2003-10-21 | 2009-12-16 | 日本電気株式会社 | スナップショットシミュレーション機能を有するディスクアレイ装置 |
JP4377790B2 (ja) * | 2004-09-30 | 2009-12-02 | 株式会社日立製作所 | リモートコピーシステムおよびリモートコピー方法 |
TW201039351A (en) * | 2009-04-24 | 2010-11-01 | A Data Technology Co Ltd | An electronic memory device and data storage method thereof |
TW201044170A (en) * | 2009-06-06 | 2010-12-16 | A Data Technology Co Ltd | An electronic memory device and operation method thereof |
-
2011
- 2011-10-21 CN CN201110340190.8A patent/CN103064756B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN103064756A (zh) | 2013-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210182209A1 (en) | Method for performing access management in a memory device, associated memory device and controller thereof, and associated electronic device | |
CN102385535B (zh) | 处理从非易失性存储器进行设备引导期间的错误 | |
CN101576852B (zh) | 在非易失性存储器中为从电源故障恢复而绕回序列号 | |
CN103164345B (zh) | 固态存储装置遭遇断电后的数据存储方法 | |
CN103853582B (zh) | 闪存更新方法 | |
CN107329905B (zh) | 数据储存装置以及快闪存储器控制方法 | |
US8902671B2 (en) | Memory storage device, memory controller thereof, and method for programming data thereof | |
TW201719416A (zh) | 資料儲存裝置及其資料維護方法 | |
CN101923473B (zh) | 嵌入式电子装置及更新其固件的方法 | |
CN103136108B (zh) | 快闪存储装置及其数据读取方法 | |
CN103135941B (zh) | 嵌入式存储器的管理方法、嵌入式存储器及电子设备 | |
CN111142781B (zh) | 数据储存装置与数据处理方法 | |
US10318918B2 (en) | Recording device, system and method | |
CN102521074B (zh) | 一种加快raid5恢复的方法 | |
CN101231617A (zh) | 闪存设备的数据处理方法 | |
CN108089991A (zh) | 固态硬盘重建对照表的方法 | |
US11488671B2 (en) | Method, associated memory device and controller thereof for performing programming management | |
CN103853566A (zh) | Bios更新系统及方法 | |
CN102955751A (zh) | 存储器储存装置、存储器控制器与数据写入方法 | |
TWI779707B (zh) | 用於快閃記憶體中進行故障區塊管理的方法與裝置 | |
CN103778964A (zh) | 一种NAND Flash烧写数据的处理、使用方法及装置、系统 | |
CN103064756B (zh) | 电子系统及其存储器管理方法 | |
CN102207905A (zh) | 系统恢复方法、存储媒体控制器及存储系统 | |
US11403018B2 (en) | Method and apparatus for performing block management regarding non-volatile memory | |
US20190155507A1 (en) | Method for performing system backup in a memory device, associated memory device and controller thereof, and associated electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160706 Termination date: 20191021 |