CN103051308B - 一种基于忆阻器的方波和锯齿波产生电路 - Google Patents

一种基于忆阻器的方波和锯齿波产生电路 Download PDF

Info

Publication number
CN103051308B
CN103051308B CN201310007534.2A CN201310007534A CN103051308B CN 103051308 B CN103051308 B CN 103051308B CN 201310007534 A CN201310007534 A CN 201310007534A CN 103051308 B CN103051308 B CN 103051308B
Authority
CN
China
Prior art keywords
terminal
memristor
circuit
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310007534.2A
Other languages
English (en)
Other versions
CN103051308A (zh
Inventor
甘朝晖
尹力
蔡发君
王智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University of Science and Engineering WUSE
Original Assignee
Wuhan University of Science and Engineering WUSE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University of Science and Engineering WUSE filed Critical Wuhan University of Science and Engineering WUSE
Priority to CN201310007534.2A priority Critical patent/CN103051308B/zh
Publication of CN103051308A publication Critical patent/CN103051308A/zh
Application granted granted Critical
Publication of CN103051308B publication Critical patent/CN103051308B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Amplifiers (AREA)

Abstract

本发明具体涉及一种基于忆阻器的方波和锯齿波产生电路。其技术方案是：该方波和锯齿波产生电路由同相输入迟滞比较器模块(1)、充放电时间常数可调的积分电路(7)、第一可变增益放大模块(14)、第二可变增益放大模块(13)和控制模块(12)组成。控制模块(12)与同相输入迟滞比较器模块(1)、充放电时间常数可调的积分电路(7)、第一可变增益放大模块(14)和第二可变增益放大模块(13)分别连接。本发明具有结构简单、精度高、稳定性好和易于实现自动控制的优点。

Description

一种基于忆阻器的方波和锯齿波产生电路
技术领域
本发明属于非正弦信号产生电路技术领域。具体涉及一种基于忆阻器的方波和锯齿波产生电路。
背景技术
一些电子系统，尤其是数字系统需要的信号，如方波、锯齿波等，可以通过非正弦波产生电路来产生，并且获得了广泛的应用。
在传统的方波和锯齿波产生电路中为了实现输出信号幅值、频率和占空比可调，一般采用电位器替代电路中的电阻，通过调节电位器的阻值来分别改变幅值、频率和占空比。目前，广泛使用的电位器主要有模拟式机械电位器和数字电位器两种。由于机械式电位器的稳定性不高，且不易于实现自动控制，而数字电位器的阻值为离散值，调节范围窄，在很大程度上影响了方波和锯齿波产生电路的精度和稳定性。
发明内容
本发明旨在克服上述技术缺陷，目的是提供一种结构简单、精度高、稳定性好和易于实现自动控制的基于忆阻器的方波和锯齿波产生电路。
为实现上述发明目的，本发明采用的技术方案是：该方波和锯齿波产生电路由同相输入迟滞比较器模块、充放电时间常数可调的积分电路、第一可变增益放大模块、第二可变增益放大模块和控制模块组成。控制模块与同相输入迟滞比较器模块、充放电时间常数可调的积分电路、第一可变增益放大模块和第二可变增益放大模块分别连接。
同相输入迟滞比较器模块由第一忆阻器电路、比较器和第一电阻组成。第一忆阻器电路的端子M11和第一电阻的端子R11分别与比较器的输入端V1+连接，第一忆阻器电路的端子M12与比较器的输出端V1o连接；第一忆阻器电路的端子VT11和VT12分别与控制模块连接，比较器的输入端V1-与参考地连接，第一电阻的端子R12与充放电时间常数可调的积分电路连接，比较器的输出端V1o与充放电时间常数可调的积分电路和第一可变增益放大模块分别连接。
充放电时间常数可调的积分电路由第二忆阻器电路、第二电阻、二极管D2、第一运算放大器、二极管D1和电容组成。第二忆阻器电路的端子M21与第二电阻的端子R21连接，第二忆阻器电路的端子M22与二极管D1的阳极D1+连接，二极管D1的阴极D1-与二极管D2的阳极D2+、电容的端子C1和第一运算放大器的输入端V2-分别连接，第二电阻的端子R22与二极管D2的阴极D2-连接，电容的端子C2和第一运算放大器的输出端V2o连接；第二忆阻器电路的端子VT21和VT22分别与控制模块连接，第二忆阻器电路的端子M21和第二电阻的端子R21分别与同相输入迟滞比较器模块中的比较器连接，第一运算放大器的输入端V2+与参考地连接，第一运算放大器的输出端V2o与同相输入迟滞比较器模块中的第一电阻连接，第一运算放大器的输出端V2o与第二可变增益放大模块连接。
第一可变增益放大模块的输入端VI1与同相输入迟滞比较器模块连接，第一可变增益放大模块的输入端VT31和VT32分别与控制模块连接，第一可变增益放大模块的输出端VO1与第一外围电路的输入端Vw1-连接。
第二可变增益放大模块的输入端VI2与充放电时间常数可调的积分电路连接，第二可变增益放大模块的输入端VT41和VT42分别与控制模块连接，第二可变增益放大模块的输出端VO2与第二外围电路的输入端Vw2-连接。
控制模块的输出端CV11和CV12与同相输入迟滞比较器模块中第一忆阻器电路的端子VT11和VT12对应连接，控制模块的输出端CV21和CV22与充放电时间常数可调的积分电路中第二忆阻器电路的端子VT21和VT22对应连接，控制模块的输出端CV31和CV32与第一可变增益放大模块的输入端VT31和VT32对应连接，控制模块的输出端CV41和CV42与第二可变增益放大模块的输入端VT41和VT42对应连接。
所述第一可变增益放大模块由第三忆阻器电路、第二运算放大器和第三电阻组成。第三忆阻器电路的端子M32与第三电阻的端子R31和第二运算放大器的输入端V3-分别连接，第三忆阻器电路的端子M31接第一可变增益放大模块的输入端VI1，第三忆阻器电路的端子CS11接第一可变增益放大模块的输入端VT31，第三忆阻器电路的端子CS12接第一可变增益放大模块的输入端VT32，第二运算放大器的输入端V3+与参考地连接，第三电阻的端子R32和第二运算放大器的输出端V3o分别接第一可变增益放大模块的输出端VO1。
所述第二可变增益放大模块由第四忆阻器电路、第三运算放大器和第四电阻组成。第四忆阻器电路的端子M42与第三运算放大器的输入端V4-和第四电阻的端子R41分别连接，第四忆阻器电路的端子M41接第二可变增益放大模块的输入端VI2，第四忆阻器电路的端子CS21接第二可变增益放大模块的输入端VT41，第四忆阻器电路的端子CS22接第二可变增益放大模块的输入端VT42，第三运算放大器的输入端V4+与参考地连接，第四电阻的端子R42和第三运算放大器的输出端V4o分别接第二可变增益放大模块的输出端VO2。
所述控制模块由第一模拟开关、第二模拟开关、第三模拟开关、第四模拟开关、第五模拟开关、第六模拟开关、第七模拟开关、第八模拟开关和控制电路组成。
第一模拟开关的输入端X1与控制电路的输出端Vp1连接，第一模拟开关的输出端Y1接控制模块的输出端CV11，第二模拟开关的输入端X2与控制电路的输出端Vn1连接，第二模拟开关的输出端Y2接控制模块的输出端CV12，第一模拟开关的输入端C1和第二模拟开关的输入端C2分别与控制电路的输出端Vc1连接。
第三模拟开关的输入端X3与控制电路的输出端Vp2连接，第三模拟开关的输出端Y3接控制模块的输出端CV21，第四模拟开关的输入端X4与控制电路的输出端Vn2连接，第四模拟开关的输出端Y4接控制模块的输出端CV22，第三模拟开关的输入端C3和第四模拟开关的输入端C4分别与控制电路的输出端Vc2连接。
第五模拟开关的输入端X5与控制电路的输出端Vp3连接，第五模拟开关的输出端Y5接控制模块的输出端CV31，第六模拟开关的输入端X6与控制电路的输出端Vn3连接，第六模拟开关的输出端Y6接控制模块的输出端CV32，第五模拟开关的输入端C5和第六模拟开关的输入端C6分别与控制电路的输出端Vc3连接。
第七模拟开关的输入端X7与控制电路的输出端Vp4连接，第七模拟开关的输出端Y7接控制模块的输出端CV41，第八模拟开关的输入端X8与控制电路的输出端Vn4连接，第八模拟开关的输出端Y8接控制模块的输出端CV42，第七模拟开关的输入端C7和第八模拟开关的输入端C8分别与控制电路的输出端Vc4连接。
所述第一忆阻器电路由第一忆阻器和第五电阻组成，第一忆阻器的端子Mm2与第五电阻的端子Rm1连接；第一忆阻器的端子Mm1接第一忆阻器电路的端子M11和端子VT11，第一忆阻器的端子Mm2和第五电阻的端子Rm1分别接第一忆阻器电路的端子VT12，第五电阻的端子Rm2接第一忆阻器电路的端子M12。
所述第二忆阻器电路由第二忆阻器和第六电阻组成，第二忆阻器的端子Mm4与第六电阻的端子Rm3连接；第二忆阻器的端子Mm3接第二忆阻器电路的端子M21和端子VT21，第二忆阻器的端子Mm4和第六电阻的端子Rm3分别接第二忆阻器电路的端子VT22，第六电阻的端子Rm4接第二忆阻器电路的端子M22。
所述第三忆阻器电路由第三忆阻器和第七电阻组成，第三忆阻器的端子Mm6与第七电阻的端子Rm5连接；第三忆阻器的端子Mm5接第三忆阻器电路的端子M31和端子CS11，第三忆阻器的端子Mm6和第七电阻的端子Rm5分别接第三忆阻器电路的端子CS12，第七电阻的端子Rm6接第三忆阻器电路的端子M32。
所述第四忆阻器电路由第四忆阻器和第八电阻组成，第四忆阻器的端子Mm8与第八电阻的端子Rm7连接；第四忆阻器的端子Mm7接第四忆阻器电路的端子M41和端子CS21，第四忆阻器的端子Mm8和第八电阻的端子Rm7分别接第四忆阻器电路的端子CS22，第八电阻的端子Rm8接第四忆阻器电路的端子M42。
由于采用上述技术方案，本发明在传统的方波和锯齿波产生电路中加入4个忆阻器电路，通过控制模块能改变第一忆阻器电路的电阻值，即能改变方波信号和锯齿波信号的频率；通过控制模块能改变第二忆阻器电路的电阻值，即能改变方波信号的占空比和锯齿波信号的波形；通过控制模块能改变第三忆阻器电路的电阻值，即能改变方波信号的幅值；通过控制模块能改变第四忆阻器电路的电阻值，即能改变锯齿波信号的幅值。
本发明采用的调整忆阻器阻值的控制模块比调整数字电位器阻值的控制电路的结构更为简单；本发明采用的忆阻器和数字电位器相比较，忆阻器阻值的变化是连续而不是离散的，其控制精度得到了很大的提高，本发明采用的忆阻器和机械式电位器相比，忆阻器阻值的变化稳定性好且易于实现自动控制。
因此，本发明具有结构简单、精度高、稳定性好和易于实现自动控制的优点。
附图说明
图1是本发明的一种结构示意图；
图2是图1中第一可变增益放大模块14的结构示意图；
图3是图1中第二可变增益放大模块13的结构示意图；
图4是图1中控制模块12的结构示意图；
图5是图1中第一忆阻器电路2的结构示意图；
图6是图1中第二忆阻器电路5的结构示意图；
图7是图2中第三忆阻器电路15的结构示意图；
图8是图3中第四忆阻器电路18的结构示意图。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步的描述，并非对本发明保护范围的限制。
实施例
一种基于忆阻器的方波和锯齿波产生电路。该电路如图1所示，由同相输入迟滞比较器模块(1)、充放电时间常数可调的积分电路(7)、第一可变增益放大模块(14)、第二可变增益放大模块(13)和控制模块(12)组成。控制模块(12)与同相输入迟滞比较器模块(1)、充放电时间常数可调的积分电路(7)、第一可变增益放大模块(14)和第二可变增益放大模块(13)分别连接。
同相输入迟滞比较器模块(1)由第一忆阻器电路(2)、比较器(3)和第一电阻(4)组成。第一忆阻器电路(2)的端子M11和第一电阻(4)的端子R11分别与比较器(3)的输入端V1+连接，第一忆阻器电路(2)的端子M12与比较器(3)的输出端V1o连接；第一忆阻器电路(2)的端子VT11和VT12分别与控制模块(12)连接，比较器(3)的输入端V1-与参考地连接，第一电阻(4)的端子R12与充放电时间常数可调的积分电路(7)连接，比较器(3)的输出端V1o与充放电时间常数可调的积分电路(7)和第一可变增益放大模块(14)分别连接。
充放电时间常数可调的积分电路(7)由第二忆阻器电路(5)、第二电阻(6)、二极管D2(8)、第一运算放大器(9)、二极管D1(10)和电容(11)组成。第二忆阻器电路(5)的端子M21与第二电阻(6)的端子R21连接，第二忆阻器电路(5)的端子M22与二极管D1(10)的阳极D1+连接，二极管D1(10)的阴极D1-与二极管D2(8)的阳极D2+、电容(11)的端子C1和第一运算放大器(9)的输入端V2-分别连接，第二电阻(6)的端子R22与二极管D2(8)的阴极D2-连接，电容(11)的端子C2和第一运算放大器(9)的输出端V2o连接；第二忆阻器电路(5)的端子VT21和VT22分别与控制模块(12)连接，第二忆阻器电路(5)的端子M21和第二电阻(6)的端子R21分别与同相输入迟滞比较器模块(1)中的比较器(3)连接，第一运算放大器(9)的输入端V2+与参考地连接，第一运算放大器(9)的输出端V2o与同相输入迟滞比较器模块(1)中的第一电阻(4)连接，第一运算放大器(9)的输出端V2o与第二可变增益放大模块(13)连接。
第一可变增益放大模块(14)的输入端VI1与同相输入迟滞比较器模块(1)连接，第一可变增益放大模块(14)的输入端VT31和VT32分别与控制模块(12)连接，第一可变增益放大模块(14)的输出端VO1与第一外围电路的输入端Vw1-连接。
第二可变增益放大模块(13)的输入端VI2与充放电时间常数可调的积分电路(7)连接，第二可变增益放大模块(13)的输入端VT41和VT42分别与控制模块(12)连接，第二可变增益放大模块(13)的输出端VO2与第二外围电路的输入端Vw2-连接。
控制模块(12)的输出端CV11和CV12与同相输入迟滞比较器模块(1)中第一忆阻器电路(2)的端子VT11和VT12对应连接，控制模块(12)的输出端CV21和CV22与充放电时间常数可调的积分电路(7)中第二忆阻器电路(5)的端子VT21和VT22对应连接，控制模块(12)的输出端CV31和CV32与第一可变增益放大模块(14)的输入端VT31和VT32对应连接，控制模块(12)的输出端CV41和CV42与第二可变增益放大模块(13)的输入端VT41和VT42对应连接。
如图2所示，本实施例所述第一可变增益放大模块(14)由第三忆阻器电路(15)、第二运算放大器(16)和第三电阻(17)组成。第三忆阻器电路(15)的端子M32与第三电阻(17)的端子R31和第二运算放大器(16)的输入端V3-分别连接，第三忆阻器电路(15)的端子M31接第一可变增益放大模块(14)的输入端VI1，第三忆阻器电路(15)的端子CS11接第一可变增益放大模块(14)的输入端VT31，第三忆阻器电路(15)的端子CS12接第一可变增益放大模块(14)的输入端VT32，第二运算放大器(16)的输入端V3+与参考地连接，第三电阻(17)的端子R32和第二运算放大器(16)的输出端V3o分别接第一可变增益放大模块(14)的输出端VO1。
如图3所示，本实施例所述第二可变增益放大模块(13)由第四忆阻器电路(18)、第三运算放大器(19)和第四电阻(20)组成。第四忆阻器电路(18)的端子M42与第三运算放大器(19)的输入端V4-和第四电阻(20)的端子R41分别连接，第四忆阻器电路(18)的端子M41接第二可变增益放大模块(13)的输入端VI2，第四忆阻器电路(18)的端子CS21接第二可变增益放大模块(13)的输入端VT41，第四忆阻器电路(18)的端子CS22接第二可变增益放大模块(13)的输入端VT42，第三运算放大器(19)的输入端V4+与参考地连接，第四电阻(20)的端子R42和第三运算放大器(19)的输出端V4o分别接第二可变增益放大模块(13)的输出端VO2。
如图4所示，本实施例所述控制模块(12)由第一模拟开关(21)、第二模拟开关(22)、第三模拟开关(23)、第四模拟开关(24)、第五模拟开关(26)、第六模拟开关(27)、第七模拟开关(28)、第八模拟开关(29)和控制电路(25)组成。
第一模拟开关(21)的输入端X1与控制电路(25)的输出端Vp1连接，第一模拟开关(21)的输出端Y1接控制模块(12)的输出端CV11，第二模拟开关(22)的输入端X2与控制电路(25)的输出端Vn1连接，第二模拟开关(22)的输出端Y2接控制模块(12)的输出端CV12，第一模拟开关(21)的输入端C1和第二模拟开关(22)的输入端C2分别与控制电路(25)的输出端Vc1连接。
第三模拟开关(23)的输入端X3与控制电路(25)的输出端Vp2连接，第三模拟开关(23)的输出端Y3接控制模块(12)的输出端CV21，第四模拟开关(24)的输入端X4与控制电路(25)的输出端Vn2连接，第四模拟开关(24)的输出端Y4接控制模块(12)的输出端CV22，第三模拟开关(23)的输入端C3和第四模拟开关(24)的输入端C4分别与控制电路(25)的输出端Vc2连接。
第五模拟开关(26)的输入端X5与控制电路(25)的输出端Vp3连接，第五模拟开关(26)的输出端Y5接控制模块(12)的输出端CV31，第六模拟开关(27)的输入端X6与控制电路(25)的输出端Vn3连接，第六模拟开关(27)的输出端Y6接控制模块(12)的输出端CV32，第五模拟开关(26)的输入端C5和第六模拟开关(27)的输入端C6分别与控制电路(25)的输出端Vc3连接。
第七模拟开关(28)的输入端X7与控制电路(25)的输出端Vp4连接，第七模拟开关(28)的输出端Y7接控制模块(12)的输出端CV41，第八模拟开关(29)的输入端X8与控制电路(25)的输出端Vn4连接，第八模拟开关(29)的输出端Y8接控制模块(12)的输出端CV42，第七模拟开关(28)的输入端C7和第八模拟开关(29)的输入端C8分别与控制电路(25)的输出端Vc4连接。
如图5所示，本实施例所述第一忆阻器电路2由第一忆阻器30和第五电阻31组成，第一忆阻器30的端子Mm2与第五电阻31的端子Rm1连接；第一忆阻器30的端子Mm1接第一忆阻器电路2的端子M11和端子VT11，第一忆阻器30的端子Mm2和第五电阻31的端子Rm1分别接第一忆阻器电路2的端子VT12，第五电阻31的端子Rm2接第一忆阻器电路2的端子M12。
如图6所示，本实施例所述第二忆阻器电路5由第二忆阻器32和第六电阻33组成，第二忆阻器32的端子Mm4与第六电阻33的端子Rm3连接；第二忆阻器32的端子Mm3接第二忆阻器电路5的端子M21和端子VT21，第二忆阻器32的端子Mm4和第六电阻33的端子Rm3分别接第二忆阻器电路5的端子VT22，第六电阻33的端子Rm4接第二忆阻器电路5的端子M22。
如图7所示，本实施例所述第三忆阻器电路15由第三忆阻器34和第七电阻35组成，第三忆阻器34的端子Mm6与第七电阻35的端子Rm5连接；第三忆阻器34的端子Mm5接第三忆阻器电路15的端子M31和端子CS11，第三忆阻器34的端子Mm6和第七电阻35的端子Rm5分别接第三忆阻器电路15的端子CS12，第七电阻35的端子Rm6接第三忆阻器电路15的端子M32。
如图8所示，本实施例所述第四忆阻器电路18由第四忆阻器36和第八电阻37组成，第四忆阻器36的端子Mm8与第八电阻37的端子Rm7连接；第四忆阻器36的端子Mm7接第四忆阻器电路18的端子M41和端子CS21，第四忆阻器36的端子Mm8和第八电阻37的端子Rm7分别接第四忆阻器电路18的端子CS22，第八电阻37的端子Rm8接第四忆阻器电路18的端子M42。
本具体实施方式在传统的方波和锯齿波产生电路中分别加入第一忆阻器电路2、第二忆阻器电路5、第二忆阻器电路15和第四忆阻器电路18，通过控制模块12能改变第一忆阻器电路2的电阻值，即能改变方波信号和锯齿波信号的频率；通过控制模块12能改变第二忆阻器电路5的电阻值，即能改变方波信号的占空比和锯齿波信号的波形；通过控制模块12能改变第三忆阻器电路15的电阻值，即能改变方波信号的幅值；通过控制模块12能改变第四忆阻器电路18的电阻值，即能改变锯齿波信号的幅值。
本具体实施方式采用的调整忆阻器阻值的控制模块比调整数字电位器阻值的控制电路的结构更为简单；本具体实施方式采用的忆阻器和数字电位器相比较，忆阻器阻值的变化是连续而不是离散的，其控制精度得到了很大的提高，本具体实施方式采用的忆阻器和机械式电位器相比，忆阻器阻值的变化稳定性好且易于实现自动控制。
因此，本具体实施方式具有结构简单、精度高、稳定性好和易于实现自动控制的优点。

Claims (8)

1.一种基于忆阻器的方波和锯齿波产生电路，其特征在于该方波和锯齿波产生电路由同相输入迟滞比较器模块(1)、充放电时间常数可调的积分电路(7)、第一可变增益放大模块(14)、第二可变增益放大模块(13)和控制模块(12)组成；控制模块(12)与同相输入迟滞比较器模块(1)、充放电时间常数可调的积分电路(7)、第一可变增益放大模块(14)和第二可变增益放大模块(13)分别连接；
同相输入迟滞比较器模块(1)由第一忆阻器电路(2)、比较器(3)和第一电阻(4)组成；第一忆阻器电路(2)的端子M11和第一电阻(4)的端子R11分别与比较器(3)的输入端V1+连接，第一忆阻器电路(2)的端子M12与比较器(3)的输出端V1o连接；第一忆阻器电路(2)的端子VT11和VT12分别与控制模块(12)连接，比较器(3)的输入端V1-与参考地连接，第一电阻(4)的端子R12与充放电时间常数可调的积分电路(7)中的第一运算放大器（9）的输出端V2o连接，比较器(3)的输出端V1o与充放电时间常数可调的积分电路(7)和第一可变增益放大模块(14)分别连接；
充放电时间常数可调的积分电路(7)由第二忆阻器电路(5)、第二电阻(6)、二极管D2(8)、第一运算放大器(9)、二极管D1(10)和电容(11)组成；第二忆阻器电路(5)的端子M21与第二电阻(6)的端子R21连接，第二忆阻器电路(5)的端子M22与二极管D1(10)的阳极D1+连接，二极管D1(10)的阴极D1-与二极管D2(8)的阳极D2+、电容(11)的端子C1和第一运算放大器(9)的输入端V2-分别连接，第二电阻(6)的端子R22与二极管D2(8)的阴极D2-连接，电容(11)的端子C2和第一运算放大器(9)的输出端V2o连接；第二忆阻器电路(5)的端子VT21和VT22分别与控制模块(12)连接，第二忆阻器电路(5)的端子M21和第二电阻(6)的端子R21分别与同相输入迟滞比较器模块(1)中的比较器(3)连接，第一运算放大器(9)的输入端V2+与参考地连接，第一运算放大器(9)的输出端V2o与同相输入迟滞比较器模块(1)中的第一电阻(4)的端子R12连接，第一运算放大器(9)的输出端V2o与第二可变增益放大模块(13)连接；
第一可变增益放大模块(14)的输入端VI1与同相输入迟滞比较器模块(1)连接，第一可变增益放大模块(14)的输入端VT31和VT32分别与控制模块(12)连接，第一可变增益放大模块(14)的输出端VO1与第一外围电路的输入端Vw1-连接；
第二可变增益放大模块(13)的输入端VI2与充放电时间常数可调的积分电路(7)连接，第二可变增益放大模块(13)的输入端VT41和VT42分别与控制模块(12)连接，第二可变增益放大模块(13)的输出端VO2与第二外围电路的输入端Vw2-连接；
控制模块(12)的输出端CV11和CV12与同相输入迟滞比较器模块(1)中第一忆阻器电路(2)
的端子VT11和VT12对应连接，控制模块(12)的输出端CV21和CV22与充放电时间常数可调的积分电路(7)中第二忆阻器电路(5)的端子VT21和VT22对应连接，控制模块(12)的输出端CV31和CV32与第一可变增益放大模块(14)的输入端VT31和VT32对应连接，控制模块(12)的输出端CV41和CV42与第二可变增益放大模块(13)的输入端VT41和VT42对应连接。
2.根据权利要求1所述基于忆阻器的方波和锯齿波产生电路，其特征在于所述第一可变增益放大模块(14)由第三忆阻器电路(15)、第二运算放大器(16)和第三电阻(17)组成；
第三忆阻器电路(15)的端子M32与第三电阻(17)的端子R31和第二运算放大器(16)的输入端V3-分别连接，第三忆阻器电路(15)的端子M31接第一可变增益放大模块(14)的输入端VI1，第三忆阻器电路(15)的端子CS11接第一可变增益放大模块(14)的输入端VT31，第三忆阻器电路(15)的端子CS12接第一可变增益放大模块(14)的输入端VT32，第二运算放大器(16)的输入端V3+与参考地连接，第三电阻(17)的端子R32和第二运算放大器(16)的输出端V3o分别接第一可变增益放大模块(14)的输出端VO1。
3.根据权利要求1所述基于忆阻器的方波和锯齿波产生电路，其特征在于所述第二可变增益放大模块(13)由第四忆阻器电路(18)、第三运算放大器(19)和第四电阻(20)组成；
第四忆阻器电路(18)的端子M42与第三运算放大器(19)的输入端V4-和第四电阻(20)的端子R41分别连接，第四忆阻器电路(18)的端子M41接第二可变增益放大模块(13)的输入端VI2，第四忆阻器电路(18)的端子CS21接第二可变增益放大模块(13)的输入端VT41，第四忆阻器电路(18)的端子CS22接第二可变增益放大模块(13)的输入端VT42，第三运算放大器(19)的输入端V4+与参考地连接，第四电阻(20)的端子R42和第三运算放大器(19)的输出端V4o分别接第二可变增益放大模块(13)的输出端VO2。
4.根据权利要求1所述基于忆阻器的方波和锯齿波产生电路，其特征在于所述控制模块(12)由第一模拟开关(21)、第二模拟开关(22)、第三模拟开关(23)、第四模拟开关(24)、第五模拟开关(26)、第六模拟开关(27)、第七模拟开关(28)、第八模拟开关(29)和控制电路(25)组成；
第一模拟开关(21)的输入端X1与控制电路(25)的输出端Vp1连接，第一模拟开关(21)的输出端Y1接控制模块(12)的输出端CV11，第二模拟开关(22)的输入端X2与控制电路(25)的输出端Vn1连接，第二模拟开关(22)的输出端Y2接控制模块(12)的输出端CV12，第一模拟开关(21)的输入端C1和第二模拟开关(22)的输入端C2分别与控制电路(25)的输出端Vc1连接；
第三模拟开关(23)的输入端X3与控制电路(25)的输出端Vp2连接，第三模拟开关(23)的输出端Y3接控制模块(12)的输出端CV21，第四模拟开关(24)的输入端X4与控制电路(25)的输出
端Vn2连接，第四模拟开关(24)的输出端Y4接控制模块(12)的输出端CV22，第三模拟开关(23)的输入端C3和第四模拟开关(24)的输入端C4分别与控制电路(25)的输出端Vc2连接；
第五模拟开关(26)的输入端X5与控制电路(25)的输出端Vp3连接，第五模拟开关(26)的输出端Y5接控制模块(12)的输出端CV31，第六模拟开关(27)的输入端X6与控制电路(25)的输出端Vn3连接，第六模拟开关(27)的输出端Y6接控制模块(12)的输出端CV32，第五模拟开关(26)的输入端C5和第六模拟开关(27)的输入端C6分别与控制电路(25)的输出端Vc3连接；
第七模拟开关(28)的输入端X7与控制电路(25)的输出端Vp4连接，第七模拟开关(28)的输出端Y7接控制模块(12)的输出端CV41，第八模拟开关(29)的输入端X8与控制电路(25)的输出端Vn4连接，第八模拟开关(29)的输出端Y8接控制模块(12)的输出端CV42，第七模拟开关(28)的输入端C7和第八模拟开关(29)的输入端C8分别与控制电路(25)的输出端Vc4连接。
5.根据权利要求1所述基于忆阻器的方波和锯齿波产生电路，其特征在于所述第一忆阻器电路(2)由第一忆阻器(30)和第五电阻(31)组成，第一忆阻器(30)的端子Mm2与第五电阻(31)的端子Rm1连接；第一忆阻器(30)的端子Mm1接第一忆阻器电路(2)的端子M11和端子VT11，第一忆阻器(30)的端子Mm2和第五电阻(31)的端子Rm1分别接第一忆阻器电路(2)的端子VT12，第五电阻(31)的端子Rm2接第一忆阻器电路(2)的端子M12。
6.根据权利要求1所述基于忆阻器的方波和锯齿波产生电路，其特征在于所述第二忆阻器电路(5)由第二忆阻器(32)和第六电阻(33)组成，第二忆阻器(32)的端子Mm4与第六电阻(33)的端子Rm3连接；第二忆阻器(32)的端子Mm3接第二忆阻器电路(5)的端子M21和端子VT21，第二忆阻器(32)的端子Mm4和第六电阻(33)的端子Rm3分别接第二忆阻器电路(5)的端子VT22，第六电阻(33)的端子Rm4接第二忆阻器电路(5)的端子M22。
7.根据权利要求2所述基于忆阻器的方波和锯齿波产生电路，其特征在于所述第三忆阻器电路(15)由第三忆阻器(34)和第七电阻(35)组成，第三忆阻器(34)的端子Mm6与第七电阻(35)的端子Rm5连接；第三忆阻器(34)的端子Mm5接第三忆阻器电路(15)的端子M31和端子CS11，第三忆阻器(34)的端子Mm6和第七电阻(35)的端子Rm5分别接第三忆阻器电路(15)的端子CS12，第七电阻(35)的端子Rm6接第三忆阻器电路(15)的端子M32。
8.根据权利要求3所述基于忆阻器的方波和锯齿波产生电路，其特征在于所述第四忆阻器电路(18)由第四忆阻器(36)和第八电阻(37)组成，第四忆阻器(36)的端子Mm8与第八电阻(37)的端子Rm7连接；第四忆阻器(36)的端子Mm7接第四忆阻器电路(18)的端子M41和端子CS21，第四忆阻器(36)的端子Mm8和第八电阻(37)的端子Rm7分别接第四忆阻器电路(18)的端子CS22，第八电阻(37)的端子Rm8接第四忆阻器电路(18)的端子M42。
CN201310007534.2A 2013-01-09 2013-01-09 一种基于忆阻器的方波和锯齿波产生电路 Expired - Fee Related CN103051308B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310007534.2A CN103051308B (zh) 2013-01-09 2013-01-09 一种基于忆阻器的方波和锯齿波产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310007534.2A CN103051308B (zh) 2013-01-09 2013-01-09 一种基于忆阻器的方波和锯齿波产生电路

Publications (2)

Publication Number Publication Date
CN103051308A CN103051308A (zh) 2013-04-17
CN103051308B true CN103051308B (zh) 2015-04-29

Family

ID=48063830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310007534.2A Expired - Fee Related CN103051308B (zh) 2013-01-09 2013-01-09 一种基于忆阻器的方波和锯齿波产生电路

Country Status (1)

Country Link
CN (1) CN103051308B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103731123B (zh) * 2013-12-24 2016-05-25 华中科技大学 一种基于忆阻器的超宽带脉冲信号产生装置
CN103762973B (zh) * 2013-12-27 2016-09-07 北京大学 基于rram的可调幅脉冲产生电路及调节其脉冲幅度的方法
CN104158507B (zh) * 2014-07-22 2017-02-22 江苏星宇芯联电子科技有限公司 一种可变增益放大器
CN111641405B (zh) * 2020-06-02 2023-03-10 中北大学 一种基于扩散忆阻器的随机频率三角波发生器
CN113948125A (zh) * 2021-11-26 2022-01-18 厦门半导体工业技术研发有限公司 脉冲信号产生电路及阻变存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1168594A (zh) * 1996-03-29 1997-12-24 汤姆森消费电子有限公司 偏转装置的有干扰信号抑制功能的锯齿波发生器
US5805091A (en) * 1996-02-12 1998-09-08 Analog Devices, Inc. Reference voltage circuit
CN101977041A (zh) * 2010-10-15 2011-02-16 北京联合大学生物化学工程学院 一种幅值、周期和占空比可自动调节的锯齿波发生电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7583113B2 (en) * 2006-12-04 2009-09-01 Linear Technology Corporation Sawtooth oscillator having controlled endpoints and methodology therefor
KR101528764B1 (ko) * 2008-06-23 2015-06-15 삼성전자주식회사 톱니파 발생 회로 및 이를 포함하는 스위치 모드 파워서플라이

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805091A (en) * 1996-02-12 1998-09-08 Analog Devices, Inc. Reference voltage circuit
CN1168594A (zh) * 1996-03-29 1997-12-24 汤姆森消费电子有限公司 偏转装置的有干扰信号抑制功能的锯齿波发生器
CN101977041A (zh) * 2010-10-15 2011-02-16 北京联合大学生物化学工程学院 一种幅值、周期和占空比可自动调节的锯齿波发生电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Circuit Elements With Memory：Memristors，Memcapacitors，and Meminductors;DiVentre M等;《Proceedings of the IEEE》;20091031;第97卷(第10期);第1717页至第1725页 *
Memristor-The Missing Circuit Element;LEON 0.CHUA等;《IEEE TRANSACTIONS ON CIRCUIT THEORY》;19710931;第18卷(第5期);第507页至第520页 *
Practical Approach to Programmable Analog Circuits With Memristors;Yuriy V.Pershin等;《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS》;20100831;第57卷(第8期);第1857页至第1865页 *
忆阻器研究进展及应用前景;王乐毅;《电子元件与材料》;20101205;第29卷(第12期);第71页至第74页 *

Also Published As

Publication number Publication date
CN103051308A (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
CN103051308B (zh) 一种基于忆阻器的方波和锯齿波产生电路
CN203872056U (zh) 一种恒功率控制的直流电源
CN103560668B (zh) 单电感双输出变换器中实现次级开关100%占空比输出的方法
CN203775025U (zh) 一种功率因数校正电路及其控制电路
CN102403901A (zh) 用于功率转换器的控制器及控制方法
CN103683860A (zh) 数字电源设备用控制装置和数字电源设备
CN104184319A (zh) 电荷泵电路及其控制电路及控制方法
CN108599535A (zh) 一种适用于峰值电流模buck变换器的自适应斜坡补偿电路
CN204578355U (zh) 一种二次型Buck功率因数校正变换器
CN103259496A (zh) 闭环负反馈调制-解调开关功率放大器
CN105305832A (zh) 一种实现多路正负高压输出的电路
CN203720696U (zh) 稳流控制电路、对应的电路组合
CN207732622U (zh) 输出电压恒压控制电路
CN207884496U (zh) 一种占空比可自适应调节的直流稳压电源电路
CN201928247U (zh) 一种三角波信号发生器
CN201282354Y (zh) 提高mcu控制电源输出精度的电路
CN204480100U (zh) 一种动态调整参考电压的快速响应的低压差线性稳压器
CN103488223B (zh) 一种输出电压控制电路
CN211959171U (zh) 可输出更大电流的自动增益控制放大电路
CN204334328U (zh) 一种电源转换器
CN203457090U (zh) 一种电机控制电路
CN219779980U (zh) 一种开关电源电压延时控制电路
CN204288037U (zh) 一种驱动电源
CN204633597U (zh) 一种低电压待机电源电路
CN205426979U (zh) 一种基于模拟开关调节信号占空比的函数信号发生器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150429

Termination date: 20160109

CF01 Termination of patent right due to non-payment of annual fee