CN103038655A - 开关状态信息聚集 - Google Patents

开关状态信息聚集 Download PDF

Info

Publication number
CN103038655A
CN103038655A CN2011800393128A CN201180039312A CN103038655A CN 103038655 A CN103038655 A CN 103038655A CN 2011800393128 A CN2011800393128 A CN 2011800393128A CN 201180039312 A CN201180039312 A CN 201180039312A CN 103038655 A CN103038655 A CN 103038655A
Authority
CN
China
Prior art keywords
switch
input
state
coupled
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800393128A
Other languages
English (en)
Other versions
CN103038655B (zh
Inventor
J.科菲
N.普拉迪安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commscope Connectivity LLC
Original Assignee
ADC Telecommunications Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ADC Telecommunications Inc filed Critical ADC Telecommunications Inc
Publication of CN103038655A publication Critical patent/CN103038655A/zh
Application granted granted Critical
Publication of CN103038655B publication Critical patent/CN103038655B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/22—Static coding
    • H03M11/24—Static coding using analogue means, e.g. by coding the states of multiple switches into a single multi-level analogue signal or by indicating the type of a device using the voltage level at a specific tap of a resistive divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种开关状态聚集技术结合使用数模转换器与模数转换器来聚集多个开关的状态。另一种开关状态聚集技术使用处理器的输入/输出线来聚集多个开关的状态并传递除了开关的状态以外的数据。这些技术可用于聚集关于插头或其它连接器是否插入插接板或其它远程通信或通信组件、系统或设备的端口中的信息。

Description

开关状态信息聚集
相关申请的交叉引用
本申请要求2010年6月11日提交的标题为“SWITCH-STATE INFORMATION AGGREGATION”的美国临时专利申请序列号61/353,906的权益，该临时申请通过引用方式并入本文。
本申请与下列申请相关：2009年2月13日提交的标题为“MANAGED CONNECTIVITY SYSTEMS AND METHODS”的美国临时专利申请序列号61/152,624（在本文也称为“‘624申请”）；2010年2月12日提交的标题为“AGGREGATION OF PHYSICAL LAYER INFORMATION RELATED TO A NETWORK”的美国专利申请序列号12/705,497（在本文也称为“‘497申请”）；2010年2月12日提交的标题为“INTER-NETWORKING DEVICES FOR USE WITH PHYSICAL LAYER INFORMATION”的美国专利申请序列号12/705,501（在本文也称为“‘501申请”）；2010年2月12日提交的标题为“NETWORK MANAGEMENT SYSTEMS FOR USE WITH PHYSICAL LAYER INFORMATION”的美国专利申请序列号12/705,506（在本文也称为“‘506申请”）；2010年2月12日提交的标题为“MANAGED CONNECTIVITY DEVICES, SYSTEMS, AND METHODS”的美国专利申请序列号12/705,514（在本文也称为“‘514申请”）；2009年10月16日提交的标题为“MANAGED CONNECTIVITY IN ELECTRICAL SYSTEMS AND METHODS THEREOF”的美国临时专利申请序列号61/252,395（在本文也称为“‘395申请”）；2009年10月20日提交的标题为“ELECTRICAL PLUG FOR MANAGED CONNECTIVITY SYSTEMS”的美国临时专利申请序列号61/253,208（在本文也称为“‘208申请”）；2009年10月19日提交的标题为“ELECTRICAL PLUG FOR MANAGED CONNECTIVITY SYSTEMS”的美国临时专利申请序列号61/252,964（在本文也称为“‘964申请”）；2009年10月16日提交的标题为“MANAGED CONNECTIVITY IN FIBER OPTIC SYSTEMS AND METHODS THEREOF”的美国临时专利申请序列号61/252,386（在本文也称为“‘386申请”）；2010年2月12日提交的标题为“FIBER PLUGS AND ADAPTERS FOR MANAGED CONNECTIVITY”的美国临时专利申请序列号61/303,961（在本文也称为“‘961申请”）；以及2010年2月12日提交的标题为“BLADED COMMUNICATIONS SYSTEM”的美国临时专利申请序列号61/303,948（在本文也称为“‘948申请”）。
背景
在一些应用中，需要监控几个开关的状态。通常，在这样的应用中，对于每个开关，存在一个或多个单独的输入/输出（I/O）线，其将该开关连接到微处理器或控制器。每个这样的I/O线耦合到微处理器的相应的I/O接口。微处理器通过轮询每个开关以检查开关的状态来监控开关的状态。
当大量开关（例如，超过可供与开关一起使用的微处理器I/O接口的数量的很多开关）被监控时，I/O扩展器或可编程逻辑设备（PLD）可用于在所监控的开关当中共享微处理器I/O接口。然而，微处理器一般必须实现用于与I/O扩展器或PLD交互以及用于对各开关寻址的协议。此外，微处理器通过I/O扩展器或PLD轮询所有开关所需的时间的量可能对一些应用是不合乎需要的或不可接受的。
此外，用于监控开关的状态的I/O接口一般不能用于其它目的。例如，在每个开关的一个状态用于确定何时从与该开关相关的存储器设备读取或写入到该存储器设备的情况下，对于微处理器一般将需要另一I/O接口或线以从存储器设备读取或写入到存储器设备。
概述
一个示例性实施方案涉及一种包括多个开关的系统，每个开关具有相应的逻辑二进制状态。该系统还包括可编程处理器以监控多个开关的状态。该系统还包括数模转换器，其将呈现在数模转换器的输入上的二进制代码转换成与该二进制代码成比例的模拟信号。该系统配置成使得数模转换器的至少一些输入中的每个耦合到多个开关中的相应一个，使得每个这样的输入指示耦合到其的相应开关的状态。多个开关的状态至少部分地使用数模转换器所输出的模拟信号传递到可编程处理器。对数模转换器所输出的模拟信号执行模数转换以产生多个开关的状态的数字表示。
另一示例性实施方案涉及一种包括多个开关的系统，每个开关具有相应的逻辑二进制状态。该系统还包括可编程处理器以监控多个开关的状态，可编程处理器包括多个输入/输出线。多个开关中的每个耦合到相应的输入/输出线。对于多个开关中的每个，该系统配置成当该开关处于第一开关状态时在与该开关相关的输入/输出线上发展第一逻辑状态。对于多个开关中的每个，该系统配置成当该开关处于第二开关状态时在与该开关相关的输入/输出线上发展第二逻辑状态。该系统还配置成使除了第一和第二逻辑状态以外的数据能够通过输入/输出线来传递。
附图
图1是配置成监控多个开关的状态的系统的一个实施方案的方框图。
图2是示出对于可呈现在图1所示的DAC的输入上的256个可能的二进制代码中的每个的相应的输出电压的曲线图。
图3是监控多个开关的状态的方法的一个实施方案的流程图。
图4是使用上面描述的开关状态聚集技术的接插板的一个实施方案的方框图。
图5是配置成监控多个开关的状态的系统的另一实施方案的方框图。
图6和7是可用于将开关之一耦合到图5的系统中的处理器的电路的示例性实施方案的方框图。
图8是配置成监控多个开关的状态的方法的一个实施方案的流程图。
图9是使用上面结合图5-8描述的开关状态聚集技术的接插板的一个实施方案的方框图。
图10是配置成监控多个开关的状态的系统的另一实施方案的方框图。
详细描述
图1是配置成监控多个开关102的状态的系统100的一个实施方案的方框图。如本文所使用的，“开关”指在两个逻辑状态（例如，逻辑“断开”状态和逻辑“闭合”状态、逻辑“接通”状态和逻辑“关断”状态或逻辑“0”状态和逻辑“1”状态）之间启动（或以另外方式切换）的任何部件或设备。开关的这些状态在这里也称为“开关状态”。在操作期间，每个开关102具有相应的逻辑二进制状态，其为两个逻辑状态之一。
开关的例子包括但不限于机电开关，例如单刀单掷（SPST）开关或在插入组件中时使电路完整的电子部件或子组件上的短路触头以及如运算放大器输出、金属氧化物半导体场效应晶体管（MOSFET）或逻辑门的全电子开关。
在图1所示的系统100中，可编程处理器104执行软件106，其尤其用于监控多个开关102的状态。软件106包括存储（或以另外方式体现）在一个或多个适当的非瞬时性存储介质108（例如闪存或其它非易失性存储器、磁盘驱动器和/或光盘驱动器）上或中的程序指令，程序指令的至少一部分由可编程处理器104从存储介质108读取，用于由可编程处理器104来执行。存储介质108（程序指令体现在存储介质108上或中）在这里也称为“程序产品”。虽然存储介质108在图1中被示为包括在系统100中并对系统100是本地的，应理解，可移动介质和/或远程存储介质（例如，通过网络可访问的存储介质）也可被使用。系统100还包括用于在通过可编程处理器104执行期间存储程序指令（以及任何有关的数据）的存储器110。存储器110在一个实现中包括现在已知的或以后发展的任何适当形式的随机存取存储器（RAM），例如动态随机存取存储器（DRAM）。在其它实施方案中，使用其它类型的存储器。
系统还包括数模转换器（DAC）112。DAC 112将呈现在其输入114上的二进制代码转换成与该二进制代码成比例的模拟信号。也就是说，DAC 112的输入114相应于对DAC 112呈现的二进制代码的二进制数字。模拟信号在DAC 112的电压输出（VOUT）116上输出。数模转换器112的至少一些输入114耦合到多个开关102中的相应一个，使得每个这样的输入114指示耦合到该输入114的相应开关102的状态。以这种方式，在DAC 112的输入114上呈现的二进制代码指示开关102的状态。
在图1所示的特定实施方案中，使用8位电压模式并行DAC。DAC 112具有八个输入114，其在这里各被称为D0、D1、D2、D3、D4、D5、D6和D7。此外，在本实施方案中，示出六个开关102。输入D0和D1耦合到地，而输入D1、D2、D3、D4、D5、D6和D7耦合到这六个开关102中的相应一个。开关102配置成使得当开关102处于第一状态时，相应于数字“1”的第一数字电压电平（VREF）呈现在DAC 112的相应输入114上，而当开关102处于第二状态时，相应于数字“0”的第二数字电压电平呈现在开关102的相应输入114上。
输入D0和D1耦合到地，以便提高系统100的噪声灵敏度，因为给予输入D0和D1的较小电压权重不被使用（且不需要由下面描述的ADC 124探测）。然而，在其它实施方案中，DAC的所有输入耦合到开关。
在图1所示的实施方案中，DAC 112包括R2R梯形电阻器118，其输出116连接到单位增益缓冲放大器120的输入。R2R梯形电阻器118设置有两个参考电压源电平（在本实施方案中，VREF（其与逻辑“1”相关）和地（其与逻辑“0”相关）），其是R2R梯形电阻器118的“横杆”。R2R梯形电阻器118包括每个二进制输入D0、D1、D2、D3、D4、D5、D6和D7的相应的电阻器级122，其为每个二进制输入对输出电压VOUT的贡献提供适当的加权。
表1示出与在DAC 112的输入114上呈现的二进制代码的每个二进制数字相关的相应电压权重，其中输入D0是最低有效位（LSB），输入D7是最高有效位（MSB），VREF等于5伏，且RSR梯形电阻器118中的电阻器具有图1所示的值。  
输入 输出电压配置
D0 13毫伏（最低有效位）
D1 26毫伏
D2 52毫伏
D3 104毫伏
D4 208毫伏
D5 416毫伏
D6 833毫伏
D7 1.67伏（最高有效位）
表1
图2是示出对于可呈现在DAC 112的输入114上的256个可能的二进制代码中的每个的相应的输出电压VOUT的曲线图。例如，如果与输入D7、D6和D2相关的开关102处于与二进制值“1”相关的状态（例如，如果那些开关102闭合）且与输入D5、D4和D3相关的开关102处于与二进制值“0”相关的状态（例如，如果那些开关102断开）且输入D1和D0连接到地，则二进制代码“11000100”呈现在DAC 112的输入114上。响应于该二进制代码呈现在DAC 112的输入114上，DAC 112输出具有2.555伏的输出电压的模拟信号，该输出电压等于1 X 1.67伏 + 1 X 833毫伏 + 0 X 416毫伏 + 0 X 208毫伏 + 0 X 104毫伏 + 1 X 52毫伏 + 0 X 26毫伏 + 0 X 13毫伏。
图1所示的单位增益缓冲放大器120可例如通过将DAC 112的输出VOUT连接到运算放大器的非反相输入来实现，该运算放大器的输出被系回到运算放大器的反相输入。
单位增益缓冲放大器120的模拟输出被输入到模数转换器（ADC）124，其将模拟输出转换回与DAC 112所输出的模拟信号成比例的二进制代码。由ADC 124输出的二进制代码是开关102的状态的数字表示。在图1所示的特定实施方案中，可编程处理器104包括ADC 124（虽然在其它实施方案中可使用外部ADC）。可编程处理器104使用ADC 124所输出的二进制代码周期性地更新寄存器126的内容。在可编程处理器104上执行的软件106通过监控寄存器126的状态来监控多个开关102的状态。因此，软件106不需要扫描个别的开关102以便监控开关102的状态。
图3是监控多个开关的状态的方法300的一个实施方案的流程图。图3所示的方法300的实施方案在这里被描述为在图1的系统100中实现，以便聚集多个开关102的状态信息，虽然以其它方式可实现其它实施方案。
方法300包括将在DAC 112的输入114上呈现的二进制代码转换成与该二进制代码成比例的模拟信号（块302）。如上所述，在DAC 112的输入上呈现的二进制代码由八个二进制值构成，其中在输入D2、D3 、D4、D5、D6和D7上呈现的二进制值指示多个开关102中的相应一个的状态。输入D0和D1连接到地（也就是说，二进制值“0”），以便提高噪声灵敏度。
例如，如果与输入D7、D6和D2相关的开关102处于与二进制值“1”相关的状态（例如，如果那些开关102闭合），与输入D5、D4和D3相关的开关102处于与二进制值“0”相关的状态（例如，如果那些开关102断开），且输入D1和D0连接到地，则二进制代码“11000100”呈现在DAC 112的输入114上。响应于该二进制代码呈现在DAC 112的输入上，DAC 112将输出具有2.555伏的输出电压的模拟信号，该输出电压等于1 X 1.67伏 + 1 X 833毫伏 + 0 X 416毫伏 + 0 X 208毫伏 + 0 X 104毫伏 + 1 X 52毫伏 + 0 X 26毫伏 + 0 X 13毫伏。
方法300还包括使用模拟信号传递多个开关102的状态信息（块304）。在这里结合图1-3描述的特定实施方案中，DAC 112的输出被缓存并由单位增益缓冲放大器120放大。产生的放大的模拟信号（以及它表示的多个开关102的所聚集的状态信息）被传递到包括在可编程处理器104中的ADC 124 。
方法300还包括使用ADC 124将模拟信号转换成与模拟输出成比例的二进制代码（块306）。由ADC 124输出的二进制代码是开关102的状态的数字表示。在这里结合图1-3所述的特定实施方案中，可编程处理器104包括ADC 124，虽然在其它实施方案中可使用外部ADC。可编程处理器104使用ADC 124所输出的二进制代码周期性地更新寄存器126的内容。例如，当从该DAC 112接收到具有2.555伏电压的模拟信号输出时，ADC 124将从该模拟输出重构二进制代码“110000100”并将其放置在寄存器126中。
方法300还包括监控ADC 124的输出，以便监控多个开关102的状态（块308）。在这里结合图1-3所述的特定实施方案中，在可编程处理器104上执行的软件106通过监控寄存器126的内容来监控多个开关102的状态。例如，当寄存器126中的位改变时，这指示相应的开关102的状态已改变。
对于在这里结合图1-3所述的实施方案，只有单位增益缓冲放大器120所输出的模拟信号需要被传递到可编程处理器104中的ADC 124，以便为其提供所有开关102的状态信息（相对于必须为多个开关102中的每个提供单独的信号和/或使用I/O扩展器或PLD）。此外，通过监控寄存器126，在可编程处理器104上执行的软件106可监控开关102的状态，而不必扫描或轮询个别的开关102。
在这里结合图1-3所述的实施方案中，使用具有电压（振幅）输出的8位并行DAC。然而，在其它实施方案中，使用其它类型的DAC，例如具有不同的分辨率、串行输入接口和/或具有与呈现在输入上的二进制代码成比例的不同属性（例如，与呈现在输入上的二进制代码成比例的除了振幅以外的电压属性（例如脉冲宽度）或与呈现在输入上的二进制代码成比例的电流属性）的模拟输出的数模转换器。
此外，在这里结合图1-3所述的实施方案中，ADC 124是可编程处理器104的一部分。在其它实施方案中，ADC 124与可编程处理器分离，在这种情况下，在可编程处理器的一个或多个适当的输入上提供ADC 124的输出。
此外，在结合图1-3所述的实施方案中，少于全部的DAC 112的输入114耦合到开关102，以便提高噪声灵敏度。然而，在其它实施方案中，DAC的所有输入耦合到开关。此外，虽然在结合图1-3所述的实施方案中使用单个DAC 112和单个ADC 124，但在其它实施方案中，使用多个数模转换器和/或多个模数转换器。
上面描述的开关状态聚集技术可在各种应用中用于聚集并监控开关状态信息。
图4是使用上面描述的开关状态聚集技术的插接板400的一个实施方案的方框图。插接板400一般（连同其它插接板一起）安装在位于例如远程通信间、服务器室或数据中心中的机架中。插接板400包括多个端口402。
每个端口402配置成以半永久的方式将电缆（或通信介质的其它部分）连接到端口402。如本文所使用的，“半永久”连接是设计成相对不频繁地改变的连接，如果有过的话。这有时也称为“一次性”连接。这样的电缆在这里也称为“固定”电缆。可使用办公室模块（punch-down block）（在铜通信介质的情况下）和光纤适配器、光纤接合点以及光纤端点（在光纤通信介质的情况下）来完成这样的连接。
每个端口402还配置成使用连接器将第二电缆连接到端口402。这样的电缆在这里也称为“带插头的”电缆或“插接线”。端口402包括与插接线的端部上的相应连接器配合的适当的连接器、适配器或插孔。连接器用于促进带插头的介质部分容易和重复地连接到端口402和从其断开连接。带插头的电缆的例子包括具有连接到两端的模块化连接器或插头的CAT-5、6和7双绞线电缆（在这种情况下，插接线402包括可兼容的模块化插孔）或具有SC、LC、FC、LX.5、MTP或MPO连接器的光纤电缆（在这种情况下，插接线402包括兼容的SC、LC、FC、LX.5、MTP或MPO连接器或适配器）。这里所述的技术可与其它类型的连接器一起使用，这些连接器包括例如BNC连接器、F连接器、DSX插孔和插头、小型设备（bantam）插孔和插头以及MPO和MTP多光纤连接器和适配器。
每个端口402将相应的固定电缆通信地耦合到插入该端口402中的任何插接线的相应连接器。在一个实现中，每个端口402设计成供包括同一类型的物理通信介质的固定电缆和插接线使用，在这种情况下，每个端口402在物理层级别将固定电缆通信地耦合到插接线，而无需任何介质转换。在其它实现中，每个端口402以其它方式（例如，如果固定电缆和插接线包括不同类型的物理通信介质，则使用介质转换器）将固定电缆通信地耦合到插接线。
每个端口402已与相应的开关404相关。每个开关404配置成当连接到插接线的插接线连接器未插入该端口402中时处于第一状态且当插接线连接器插入该端口402中时处于第二状态。在这样的例子的一个实现中，使用机电开关，其中当没有插接线连接器插入相应的端口402中时，开关处于第一（断开）状态，而当插接线连接器插入相应的端口402中时，开关处于第二（闭合）状态。在另一实现中，使用红外非接触开关，其中红外发光二极管产生由相应的红外探测器探测的红外光束。在这样的实现中，当没有插接线连接器插入相应的端口402中时，红外探测器能够探测到红外光束，且开关被认为处于第一状态。当插接线连接器插入相应的端口402中时，红外探测器不能够探测到红外光束，因为连接器阻挡红外光束并防止它到达红外探测器，在这种情况下，开关被认为处于第二状态。在其它实现和实施方案中，使用其它类型的开关。在‘208申请和‘961申请中描述了适当的开关404的例子。
可编程处理器406安装到插接板400。可编程处理器406执行软件408，其尤其用于监控插接板400的开关404的状态。软件408包括存储（或以另外方式体现）在一个或多个适当的非瞬时性存储介质410（例如闪存或其它非易失性存储器、磁盘驱动器和/或光盘驱动器）上或中的程序指令，程序指令的至少一部分由可编程处理器406从存储介质410读取，用于由可编程处理器406执行。存储介质410（程序指令体现在存储介质410上或中）在这里也称为“程序产品”。虽然存储介质410在图4中被示为包括在插接板400中并对插接板400是本地的，应理解，可移动介质和/或远程存储介质（例如，通过网络可访问的存储介质）也可被使用。插接板400还包括用于在通过可编程处理器406执行期间存储程序指令（以及任何有关的数据）的存储器412。存储器412在一个实现中包括现在已知的或以后发展的任何适当形式的随机存取存储器（RAM），例如动态随机存取存储器（DRAM）。在其它实施方案中，使用其它类型的存储器。
在图4所示的特定的实施方案中，插接板400包括四个数模转换器（DAC）414。每个DAC 414以与上面结合图1描述的DAC 112相同的方式运行。每个DAC 414将呈现在其输入416上的二进制代码转换成与该二进制代码成比例的模拟信号。也就是说，每个DAC 414的输入416相应于对该DAC 414呈现的二进制代码的二进制数字。模拟信号呈现在该DAC 414的输出418上。在图4所示的实施方案中，插接板400包括24个端口402和24个开关404。在该实施方案中，每个DAC 414的六个输入（这些输入相应于六个最高有效二进制数字）耦合到六个开关404。
每个DAC 414的输出418连接到单独的单位增益缓冲放大器420的输入。在图4所示的特定的实施方案中，可编程处理器406包括模数转换器422，其对八个DAC 414中的每个具有单独的通道424。换句话说，在可编程处理器410中的ADC 422具有至少四个ADC通道424。对于这四个ADC通道424中的每个，ADC 422将在该通道424上接收到的模拟输出转换回与所接收到的模拟输出成比例的二进制代码。对于每个ADC通道424，由ADC 422输出的二进制代码是连接到DAC 414的开关404的状态的数字表示，DAC 414产生模拟输出信号。在图4所示的特定的实施方案中，可编程处理器406包括ADC 422，虽然在其它实施方案中，可使用外部ADC。对于每个ADC通道424，可编程处理器406包括单独的寄存器426。对于该ADC通道424，ADC 422使用由ADC 422输出的二进制代码来周期性地更新相关寄存器430的内容。
在一个例子中，插入端口402中的插接线使相应的开关404进入与逻辑“1”相关的状态，而从端口402移除的插接线使相应的开关404进入与逻辑“0”相关的状态。如果图1所示的同一类型的DAC被使用，且存在插入与DAC 413之一的两个最高有效位和第三个最低有效位相关的端口402中的插接线（为了提高的抗噪声度，两个最低有效位被系到地）且没有插入与该DAC 414的其它位相关的端口402中的插接线，则二进制代码“11000100”将呈现在该DAC 414的输入416上。作为响应，该DAC 414将输出2.555伏的电压，该电压等于1 X 1.67伏 + 1 X 833毫伏 + 0 X 416毫伏 + 0 X 208毫伏 + 0 X 104毫伏 + 1 X 52毫伏 + 0 X 26毫伏 + 0 X 13毫伏。当从DAC 414接收到具有该电压的模拟信号输出时，ADC 422将从该模拟输出重构二进制代码“110000100”并将其放置到相应的寄存器426的内容中。
在可编程处理器406上执行的软件408通过监控寄存器426的内容来监控多个开关404的状态。因此，软件408不需要扫描个别的开关404以便监控开关404的状态。例如，可编程处理器406可使用具有ADC的8位中央处理单元（CPU）来实现，其中该ADC花费大约20微秒来为给定的模拟通道产生数字输出。这比使用常规I/O扩展器/寻址方案扫描每个开关404一般所需的时间明显更快。
在图4所示的特定实施方案中，至少一些插接线包括存储设备，其中存储该插接线的标识和属性信息。存储设备的例子包括电可擦除可编程只读存储器（EEPROM）或其它非易失性存储器设备。在这样的实施方案中，每个端口402具有各自的介质读取接口428，可编程处理器406能够经由该接口428读取存储在插入该端口402中的任何插接线中或上的任何标识和属性信息。可编程处理器406使用适当的总线或其它互连（未示出）通信地耦合到每个介质读取接口428。关于这样的实施方案的额外细节可在‘624申请中找到。
当插接线插入端口402中时，该插入使与该端口402相关的开关404被启动（或以另外方式被切换），并从与没有插接线插入端口402相关的状态（例如，逻辑“0”）改变到与插接线插入端口402相关的状态（例如，逻辑“1”）。可编程处理器406监控寄存器426以确定插接线何时已插入端口402中，并且当它探测到给定开关404的状态已从与没有插接线插入端口402相关的状态改变到与插接线插入端口402相关的状态时，可编程处理器406使用适当的介质读取接口428读取存储在插入该端口402中的插接线中或上的标识和属性信息。
图5是配置成监控多个开关502的状态的系统500的另一实施方案的方框图。在图5所示的系统500中，可编程处理器504执行软件506，其尤其用于监控多个开关502的状态。软件506包括存储（或以另外方式体现）在一个或多个适当的非瞬时性存储介质508（例如闪存或其它非易失性存储器、磁盘驱动器和/或光盘驱动器）上或中的程序指令，程序指令的至少一部分由可编程处理器504从存储介质508读取，用于由可编程处理器504执行。存储介质508（程序指令体现在存储介质508上或中）在这里也称为“程序产品”。虽然存储介质508在图5中被示为包括在系统500中并对系统500是本地的，应理解，可移动介质和/或远程存储介质（例如，通过网络可访问的存储介质）也可被使用。
系统500还包括用于在通过可编程处理器504执行期间存储程序指令（以及任何有关的数据）的存储器510。存储器510在一个实现中包括现在已知的或以后发展的任何适当形式的随机存取存储器（RAM），例如动态随机存取存储器（DRAM）。在其它实施方案中，使用其它类型的存储器。
处理器504包括多个输入/输出（I/O）线524。例如，在这样的实施方案的一个实现中，I/O线524包括可单独地由处理器504读取的多个串行通信I/O线。每个开关502耦合到相应的I/O线524。在图5所示的实施方案中，I/O线524是可同时被读取或写入的寄存器集合的一部分。
在图5所示的实施方案中，系统500包括每个开关502的单独电路528，其配置成当该开关502处于第一开关状态时（例如，当开关502处于闭合状态时）发展与该开关502相关的输入/输出线524上的第一逻辑状态且当该开关502处于第二开关状态时（例如，当开关502处于断开状态时）发展与该开关502相关的输入/输出线524上的第二逻辑状态。在处理器504上执行的软件506通过读取作为寄存器的I/O线524来监控多个开关502的状态。以这种方式，软件506不需要扫描个别的开关502（也不需要扫描个别的I/O线524）以便监控开关502的状态。
此外，每个开关502的电路528配置成使除了开关502的状态以外的数据能够通过输入/输出线524传递。以这种方式，同一输入/输出线524可用于探测开关502的状态和传递其它数据，从而减少执行这两个功能所需的全部输入/输出线的数量。例如，在这样的实施方案的一个实现中，每个输入/输出线524用于从存储器设备（例如，UNI/O电可擦除可编程只读存储器（EEPROM）设备）读取和/或向其写入。
图6是可用于将一个开关502耦合到图5的系统500中的处理器504的电路600的示例性实施方案的方框图。图6所示的示例性电路600设计成在使用常闭合的开关来实现每个开关502的情况下使用。在图6所示的示例性实施方案中，上拉电阻器610耦合到电源电压612和常闭合的开关502的第一端子614。常闭合的开关502的第二端子616耦合到地。该开关502的输入/输出线524也耦合到常闭合的开关502的第一端子614。
当常闭合的开关502闭合时，第一端子614耦合到地，这使空闲逻辑低状态在输入/输出线524上被发展。
当常闭合的开关502断开时，第一端子614经由上拉电阻器610耦合到电源电压612，这使空闲逻辑高状态在输入/输出线524上被发展。
电路600还配置成当开关502断开时使除了开关502的状态以外的数据能够通过输入/输出线524传递。例如，存储器设备（例如UNI/O EEPROM）可耦合到输入/输出线524，且存储在存储器设备中的数据可被读取。由于电路600的配置，耦合到输入/输出线524的存储器设备仍然可将输入/输出线524拉到地，以便输出逻辑低。在图6所示的实施方案的一个示例性实现中，使用20k欧姆电阻器来实现上拉电阻器610。
图7是可用于将一个开关502耦合到图5的系统500中的处理器504的电路700的示例性实施方案的方框图。图7所示的示例性电路700设计成在使用常断开的开关来实现每个开关502的情况下使用。在图7所示的示例性实施方案中，上拉电阻器710耦合到电源电压712和常断开的开关502的第一端子714。常断开的开关502的第二端子716经由弱下拉电阻器718耦合到地。该开关502的输入/输出线524也耦合到常断开的开关502的第二端子716。
当常断开的开关502断开时，第二端子716经由弱下拉电阻器718耦合到地，这使空闲逻辑低状态在输入/输出线524上被发展。
当常断开的开关502闭合时，第一端子714经由上拉电阻器710耦合到电源电压712，这使空闲逻辑高状态在输入/输出线524上被发展。
电路700还配置成当开关502闭合时使除了开关502的状态以外的数据能够通过输入/输出线524传递。例如，存储器设备（例如UNI/O EEPROM）可耦合到输入/输出线524，且存储在存储器设备中的数据可被读取。由于电路700的配置，耦合到输入/输出线524的存储器设备仍然可将输入/输出线524拉到地，以便输出逻辑低，因为下拉电阻器718使用“弱”下拉电阻器来实现。在图7所示的实施方案的一个示例性实现中，使用10k-20k欧姆电阻器来实现上拉电阻器710，并使用100k欧姆电阻器来实现弱下拉电阻器712。
图8是监控多个开关的状态的方法800的一个实施方案的流程图。图8所示的方法800的实施方案在这里被描述为在图5的系统500中实现，以便聚集多个开关502的状态信息，虽然可以用其它方式实现其它实施方案。
如上所述，呈现在与每个开关502相关的每个输入/输出线524上的逻辑状态反映该开关502的状态。
方法800包括读取作为寄存器的I/O线524（块802）。例如，在处理器504上执行的软件506读取作为寄存器的I/O线524（也就是说，同时或并行地读取I/O线524）。在该实施方案中，I/O线524被周期性地读取。
方法800还包括探测任一开关502的状态的任何变化（块804）。这可通过比较从I/O线524读取的成功值来完成。
例如，如果与I/O线7、I/O线6和I/O线2相关的相应开关502闭合，而与其它I/O线524相关的开关502断开，则逻辑高值将在I/O线7、I/O线6和I/O线2上被发展，而逻辑低值将在I/O线5、I/O线4、I/O线3、I/O线1和I/O线0上被发展。因此，二进制代码“11000100”将呈现在I/O线524上，且当软件506读取作为寄存器的I/O线524时，它将读取11000100的值。如果与I/O线5相关的开关502闭合（对其它开关502没有改变），则逻辑高值也将在I/O线5上被发展，且因此二进制代码“11100100”将呈现在I/O线524上，且当软件506读取作为寄存器的I/O线524时，它将读取11100100的值，并将能够基于与I/O线5相关的位的值的变化来探测变化。
方法800还包括在I/O线524上传递除了开关状态数据以外的数据（块806）。例如，在这样的实施方案的一个实现中，软件506使用每个输入/输出线524从存储器设备（例如，UNI/O电可擦除可编程只读存储器（EEPROM）设备）读取和/或向其写入。当一个开关502的状态变化时，这样的读取可发生。
图9是使用上面结合图5-8描述的开关状态聚集技术的插接板900的一个实施方案的方框图。除了如下所述的以外，插接板900类似于上面结合图4描述的插接板400。
插接板900包括多个端口902。每个端口902配置成以半永久方式将第一电缆（或通信介质的其它部分）连接到端口902。每个端口902还配置成使用连接器将“带插头的”电缆或“插接线”连接到端口902。端口902包括与插接线的端部上的相应连接器配合的适当的连接器、适配器或插孔。连接器用于促进带插头的介质部分容易和重复地连接到端口902和从其断开连接。在图9所示的特定例子中，插接板900包括八个端口902。
每个端口902将相应的固定电缆通信地耦合到插入该端口902中的任何插接线的相应连接器。在一个实现中，每个端口902设计成供包括同一类型的物理通信介质的固定电缆和插接线使用，在这种情况下，每个端口902在物理层级别将固定电缆通信地耦合到插接线，而无需任何介质转换。在其它实现中，每个端口902以其它方式（例如，如果固定电缆和插接线包括不同类型的物理通信介质，则使用介质转换器）将固定电缆通信地耦合到插接线。
每个端口902与相应的开关904相关。每个开关904配置成当连接到插接线的插接线连接器未插入该端口902中时处于第一状态且当插接线连接器插入该端口902中时处于第二状态。在‘208申请和‘961申请中描述了适当的开关904的例子。
可编程处理器906安装到插接板900。可编程处理器906执行软件908，其尤其用于监控插接板900的开关904的状态。软件908包括存储（或以另外方式体现）在一个或多个适当的非瞬时性存储介质910上或中的程序指令，程序指令的至少一部分由可编程处理器906从存储介质910读取，用于由可编程处理器906执行。存储介质910（程序指令体现在存储介质910上或中）在这里也称为“程序产品”。插接板900还包括用于在通过可编程处理器906执行期间存储程序指令（以及任何有关的数据）的存储器912。
在图9所示的特定的实施方案中，处理器906包括八个输入/输出（I/O）线924（也是图9中的被单独标记的I/O线0到I/O线7）。每个开关904耦合到相应的I/O线924。在图9所示的实施方案中，I/O线924是可同时被读取或写入的寄存器集合的一部分。
在图9所示的实施方案中，系统900包括每个开关904的单独电路928，其配置成当该开关904处于第一开关状态时（例如，当开关904处于闭合状态时）发展与该开关904相关的输入/输出线924上的第一逻辑状态且当该开关904处于第二开关状态时（例如，当开关904处于断开状态时）发展与该开关904相关的输入/输出线924上的第二逻辑状态。在处理器906上执行的软件906通过读取作为寄存器的I/O线924来监控多个开关904的状态。以这种方式，软件906不需要扫描个别的开关904（也不需要扫描个别的I/O线924）以便监控开关904的状态。
在一个示例性实现中，软件908配置成通过周期性地读取作为寄存器的I/O线924来轮询I/O线924。在一个例子中，插入端口902中的插接线使相应的开关904进入与逻辑“1”相关的状态，而从端口902移除的插接线使相应的开关904进入与逻辑“0”相关的状态。例如，如果存在插入与I/O线7、I/O线6和I/O线2相关的端口902中的插接线，则逻辑高值将在I/O线7、I/O线6和I/O线2上被发展，而逻辑低值将在I/O线5、I/O线4、I/O线3、I/O线1和I/O线0上被发展。因此，二进制代码“11000100”将呈现在I/O线924上，且当软件908读取作为寄存器的I/O线924时，它将读取11000100的值。如果插接线接着以后插入与I/O线5相关的端口902中（对其它端口902没有改变），则逻辑高值也将在I/O线5上被发展，且因此二进制代码“11100100”将呈现在I/O线上，且当软件908读取作为寄存器的I/O线924时，它将读取11100100的值，并将能够探测到变化。
在图9所示的特定实施方案中，至少一些插接线包括存储设备，其中存储该插接线的标识和属性信息。在图9所示的特定实施方案中，上面结合图5-7描述的技术用于通过用于探测插接线的存在的同一I/O线924读取存储设备的内容。例如，存储设备可使用UNI/O EEPROM来实现，其中I/O线924耦合到EEPROM的UNI/O总线。
当插接线插入端口902中时，该插入使与该端口902相关的开关904被启动（或以另外方式被切换），并从与没有插接线插入端口902相关的状态（例如，逻辑“0”）改变到与插接线插入端口902相关的状态（例如，逻辑“1”）。可编程处理器906监控I/O线924以确定插接线何时已插入端口902中，并且当它探测到给定开关904的状态已从与没有插接线插入端口902相关的状态改变到与插接线插入端口902相关的状态时，可编程处理器906使用与该端口902相关的I/O线924读取存储在插入该端口902中的插接线中或上的标识和属性信息。
在上面结合图5-9示出的实施方案中，开关和电路中的每个直接耦合到处理器的I/O线中的相应一个。然而，在其它实施方案（例如，其中待监控的开关的数量超过可用I/O线的数量）中，一个或多个多路复用设备用于将所监控的开关间接地耦合到处理器的I/O线。图10中示出了一个这样的示例性实施方案。
图10是配置成监控多个开关1002的状态的系统1000的示例性实施方案的方框图。图10所示的示例性系统1000类似于图5所示的示例性系统500。
在图10所示的系统1000中，可编程处理器1004执行软件1006，其尤其用于监控每个开关1002的状态。软件1006包括存储（或以另外方式体现）在一个或多个适当的非瞬时性存储介质1008（例如闪存或其它非易失性存储器、磁盘驱动器和/或光盘驱动器）上或中的程序指令，程序指令的至少一部分由可编程处理器1004从存储介质1008读取，用于由可编程处理器1004执行。存储介质1008（程序指令体现在存储介质1008上或中）在这里也称为“程序产品”。虽然存储介质1008在图10中被示为包括在系统1000中并对系统1000是本地的，应理解，可移动介质和/或远程存储介质（例如，通过网络可访问的存储介质）也可被使用。
系统1000还包括用于在通过可编程处理器1004执行期间存储程序指令（以及任何有关的数据）的存储器1010。存储器1010在一个实现中包括现在已知的或以后发展的任何适当形式的随机存取存储器（RAM），例如动态随机存取存储器（DRAM）。在其它实施方案中，使用其它类型的存储器。
在图10所示的实施方案中，系统1000包括每个开关1002的单独电路1028。每个电路1028配置成当该开关1002处于第一开关状态时（例如，当开关1002处于闭合状态时）发展与相应开关1002相关的输入/输出线1024上的第一逻辑状态且当该开关1002处于第二开关状态时（例如，当开关1002处于断开状态时）发展与该开关1002相关的输入/输出线1024上的第二逻辑状态。在处理器1004上执行的软件1006通过读取作为寄存器的I/O线1024来监控开关1002的状态。以这种方式，软件1006不需要扫描个别的开关1002（也不需要扫描个别的I/O线1024）以便监控开关1002的状态。如上所述，在该特定的实施方案中，在处理器1004上执行的软件1006配置成通过读取作为寄存器的处理器1004的I/O线1024来读取开关1002的子集的状态。
此外，每个开关1002的电路1028配置成使除了开关1002的状态以外的数据能够通过输入/输出线1024传递。以这种方式，同一输入/输出线1024可用于探测开关1002的状态和传递其它数据，从而减少执行这两个功能所需的全部输入/输出线的数量。例如，在这样的实施方案的一个实现中，每个输入/输出线1024用于从存储器设备（例如，UNI/O电可擦除可编程只读存储器（EEPROM）设备）读取和/或向其写入。
在图10所示的系统1000中，在可编程处理器1004上执行的软件1006所监控的开关1002的数量超过用于该目的的在处理器1004中可用的I/O线1024的数量。更具体地，在图10所示的特定例子中，处理器1004配置成监控十六个开关1002，但只有八个I/O线可用于该目的。多路复用设备1030用于将十六个开关1002耦合到处理器1004的八个I/O线1024。在这样的实施方案的一个示例性实现中，使用可编程设备（例如扩展的可编程逻辑设备（XPLD））来实现多路复用设备1030。在本实施方案中使用的开关1002和I/O线1024的特定数量仅仅是示例性的，且可使用其它数量的开关1002和I/O线1024。
多路复用设备1030具有八个I/O线1032，其中每个I/O线1032连接到处理器1004的八个I/O线1024中的相应一个。这些I/O线1032在这里也称为“处理器I/O线”1032。此外，多路复用设备1030具有十六个I/O线1034，其中每个I/O线1034连接到用于监控开关1002的状态的十六个电路1028中的相应一个。这些I/O线1034在这里也称为“开关I/O线”1034。
在图10所示的特定实施方案中，十六个开关I/O线1034布置在八个开关I/O线1034中的每个的两个逻辑库1036中。一个库1036在这里被称为“库X”，而另一个库1036在这里被称为“库Y”。
多路复用设备1030还包括耦合到处理器1004的选择（SEL）线1038。多路复用设备1030配置成使得它基于SEL线1038的状态将八个开关I/O线1034的逻辑库1036之一耦合到八个处理器I/O线1032。例如，如果处理器1004在SEL线1038上建立第一逻辑值（例如，逻辑“0”），则多路复用设备1030将逻辑库X中的八个开关I/O线1034中的每个耦合到八个处理器I/O线1032中的相应一个。如果处理器1004在SEL线1038上建立第二逻辑值（例如，逻辑“1”），则多路复用设备1030将逻辑库Y中的八个开关I/O线1034中的每个耦合到八个处理器I/O线1032中的相应一个。以这种方式，处理器1004能够使用在处理器1004中可用的仅八个I/O线1024来监控十六个开关1002和十六个电路1028。
在图10所示的示例性实施方案中，多路复用设备1030还配置成锁定开关1002的状态的变化。这被完成，使得处理器1004不需要结合探测到开关1002的状态的变化来不断地在库X和库Y之间切换。代替地，多路复用设备1030配置成使得每个库1036具有相关的锁存器1040，每当包括在该库1036中的开关1002发生状态的改变时，该锁存器1040便被置位。可使用任何适当的设备（例如，存储器位置或触发器）以常规方式来实现每个锁存器。多路复用设备1030包括每个锁存器1040的单独的线1042，处理器1004可使用该线1042来读取该锁存器1040的状态。与库X相关的锁存器1040在这里也称为“锁存器X”，而与库Y相关的锁存器1040在这里也称为“锁存器Y”。此外，与库X相关的线1042在这里也称为“X INT线”，而与库Y相关的线1042在这里也称为“Y INT线”。
例如，当包括在库X中的开关1002的状态改变时，锁存器X被置位。处理器1004将接着探测到锁存器X的状态已改变。然后，处理器1004设置SEL线1038的状态，以便选择逻辑库X并读取作为寄存器的I/O线1024的状态。处理器1004接着比较库X的I/O线1024的当前状态与上一次被读取时库X的I/O线1024的状态。这被完成，以便确定哪个开关1002已发生状态改变。接着，处理器1004能够采取适合于如上面结合图5-9的实施方案描述的特定状态改变的行动。多路复用设备1030包括适当的额外线来帮助执行这样的操作。例如，在每个输入/输出线1024用于从存储器设备读取和写入到该存储器设备（例如UNI/O EEPROM设备）的这样的实施方案的一个实现中，多路复用设备1030将为每个处理器I/O线1032实现双向多路复用器。也就是说，多路复用设备1030在这样的实现中为它在两个相应的开关I/O线1034之间多路复用的每个处理器I/O线1032实现离散的发送（写）和接收（读）通道。在这样的实施方案中，多路复用设备1030实现一个或多个读/写（RW）线以指示是否将针对处理器I/O线1032执行读或写操作。
多路复用设备1030配置成使得每个锁存器1040在SEL线1038用于选择与该锁存器1040相关的库1036时被复位。此外，多路复用设备1030配置成在通过SEL线1038选择与该锁存器1040相关的库1036时禁止每个锁存器1040的锁定。
可能在开关1002的状态改变到第一状态之后，开关1002可在处理器1004能够读取该库1036中的开关1002的状态之前改变回到第二状态。当这样的一对快速状态改变发生时，处理器1004可能不能够基于比较该库1036的I/O线1024的当前状态与上一次被读取时该库1036的I/O线1024的状态来确定哪个开关1002已发生过状态改变。在图10所示的特定实施方案中，多路复用设备1030配置成使得每个开关I/O线1034具有相应的锁存器1044，每当这样的一对快速状态改变发生时，锁存器1044均被置位（也就是说，相应的开关1002的状态改变到第一状态，并接着在处理器1004能够选择相应的库1036并读取该库1036中的开关1002的状态之前改变回到第二状态）。这些锁存器1044在这里也称为“ACT锁存器”1044。因此，当处理器1004探测到X或Y锁存器1040之一已被置位时，处理器1004使用SEL线1038选择相关的库1036，读取选定的库1036中的开关1002的状态，并确定在选定库1036的开关1002的当前状态和选定库1036的以前状态之间没有差别，处理器1004检查每个ACT锁存器1044的状态以确定哪些开关1002已发生一对快速状态改变。
在图10所示的示例性实施方案中，多路复用设备1030实现一组地址（ADDR）线1046，处理器1004可使用地址线1046来对特定的ACT锁存器1044寻址。多路复用设备1030还实现线1048（在这里也称为“ACT线”），多路复用设备1030在线1048上输出当前被使用ADDR线1046寻址的ACT锁存器1044的状态。以这种方式，处理器1004可检查每个ACT锁存器1044的状态以确定哪些开关1002自从该库1036的开关1002的状态上一次被读取已发生一对快速状态改变。
可在图9所示的类型的插接板中使用图10所示的系统1000（包括多路复用设备1030）。
此外，在其它实施方案中，一个或多个多路复用设备用于将所监控的开关间接地耦合到处理器的I/O线，其中多路复用设备未配置有上面结合图10描述的锁存器功能（例如，其中处理器替代地配置成不断地在开关的各库之间切换，以便探测开关中何时发生状态变化）。
可在其它实施方案中使用这里描述的开关状态聚集技术。例如，在其它实施方案中使用的在这里描述的开关状态聚集技术也可在本申请的第一段中提及的申请中描述的被管理的连接系统中使用。
另外的细节、实施方案和实现可在下面的美国专利申请中找到，所有这些专利申请都特此通过引用方式被并入本文：2009年10月19日提交的标题为“ELECTRICAL PLUG FOR MANAGED CONNECTIVITY”的美国临时专利申请序列号61/252,964，代理人档案号为02316.3045USP1；2009年10月20日提交的标题为“ELECTRICAL PLUG FOR MANAGED CONNECTIVITY”的美国临时专利申请序列号61/253,208，代理人档案号为02316.3045USP2；2010年10月19日提交的标题为“MANAGED ELECTRICAL CONNECTIVITY SYSTEMS”的美国专利申请序列号12/907,724，代理人档案号为02316.3045USU1；2010年2月12日提交的标题为“PANEL INCLUDING BLADE FEATURE FOR MANAGED CONNECTIVITY”的美国临时专利申请序列号61/303,948，代理人档案号为02316.3069USP1；2010年11月15日提交的标题为“COMMUNICATIONS BLADED PANEL SYSTEMS”的美国临时专利申请序列号61/413,844，代理人档案号为02316.3069USP2；2011年2月4日提交的标题为“COMMUNICATIONS BLADED PANEL SYSTEMS”的美国临时专利申请序列号61/439,693，代理人档案号为02316.3069USP3；2011年2月11日提交的标题为“COMMUNICATIONS BLADED PANEL SYSTEMS”的美国专利申请序列号13/025,730，代理人档案号为02316.3069USU1；2011年2月11日提交的标题为“COMMUNICATIONS BLADED PANEL SYSTEMS”的美国专利申请序列号13/025,737，代理人档案号为02316.3069USU2；2011年2月11日提交的标题为“COMMUNICATIONS BLADED PANEL SYSTEMS”的美国专利申请序列号13/025,743，代理人档案号为02316.3069USU3；2011年2月11日提交的标题为“COMMUNICATIONS BLADED PANEL SYSTEMS”的美国专利申请序列号13/025,750，代理人档案号为02316.3069USU4；2010年2月12日提交的标题为“Fiber Plug And Adapter For Managed Connectivity”的美国临时专利申请序列号61/303,961，代理人档案号为02316.3071USP1；2010年11月15日提交的标题为“Fiber Plugs And Adapters For Managed Connectivity”的美国临时专利申请序列号61/413,828，代理人档案号为02316.3071USP2；2011年1月28日提交的标题为“Fiber Plugs And Adapters For Managed Connectivity”的美国临时专利申请序列号61/437,504，代理人档案号为02316.3071USP3；2011年2月11日提交的标题为“Managed Fiber Connectivity Systems”的美国专利申请序列号13/025,784，代理人档案号为02316.3071USU1；2011年2月11日提交的标题为“Managed Fiber Connectivity Systems”的美国专利申请序列号13/025,788，代理人档案号为02316.3071USU2；2011年2月11日提交的标题为“Managed Fiber Connectivity Systems”的美国专利申请序列号13/025,797，代理人档案号为02316.3071USU3；2011年2月11日提交的标题为“Managed Fiber Connectivity Systems”的美国专利申请序列号13/025,841，代理人档案号为02316.3071USU4；2010年11月15日提交的标题为“CABLE MANAGEMENT IN RACK SYSTEMS”的美国临时专利申请序列号61/413,856，代理人档案号为02316.3090USP1；2011年3月23日提交的标题为“CABLE MANAGEMENT IN RACK SYSTEMS”的美国临时专利申请序列号61/466,696，代理人档案号为02316.3090USP2；2009年10月16日提交的标题为“MANAGED CONNECTIVITY IN ELECTRICAL SYSTEMS”的美国临时专利申请序列号61/252,395，代理人档案号为02316.3021USP1；2010年10月15日提交的标题为“MANAGED CONNECTIVITY IN ELECTRICAL SYSTEMS”的美国专利申请序列号12/905,689，代理人档案号为02316.3021USU1；2009年10月16日提交的标题为“MANAGED CONNECTIVITY IN FIBER OPTIC SYSTEMS”的美国临时专利申请序列号61/252,386，代理人档案号为02316.3020USP1；2010年10月15日提交的标题为“MANAGED CONNECTIVITY IN FIBER OPTIC SYSTEMS”的美国专利申请序列号12/905,658，代理人档案号为02316.3020USU1；2011年3月25日提交的标题为“DOUBLE-BUFFER INSERTION COUNT STORED IN A DEVICE ATTACHED TO A PHYSICAL LAYER MEDIUM”的美国临时专利申请序列号61/467,715，代理人档案号为100.1176USPR；2011年3月25日提交的标题为“DYNAMICALLY DETECTING A DEFECTIVE CONNECTOR AT A PORT”的美国临时专利申请序列号61/467,725，代理人档案号为100.1177USPR；2011年3月25日提交的标题为“IDENTIFIER ENCODING SCHEME FOR USE WITH MULTI-PATH CONNECTORS”的美国临时专利申请序列号61/467,729，代理人档案号为100.1178USPR；2011年3月25日提交的标题为“SYSTEMS AND METHODS FOR UTILIZING VARIABLE LENGTH DATA FIELD STORAGE SCHEMES ON PHYSICAL COMMUNICATION MEDIA SEGMENTS”的美国临时专利申请序列号61/467,736，代理人档案号为100.1179USPR；以及2011年3月25日提交的标题为“EVENT-MONITORING IN A SYSTEM FOR AUTOMATICALLY OBTAINING AND MANAGING PHYSICAL LAYER INFORMATION USING A RELIABLE PACKET-BASED COMMUNICATION PROTOCOL”的美国临时专利申请序列号61/467,743，代理人档案号为100.1181USPR。
已描述由权利要求书定义的本发明的很多实施方案。然而，将理解，可在不偏离所主张的发明的精神和范围的情况下对所述实施方案进行各种修改。因此，其它实施方案在权利要求书的范围内。

Claims (54)

1.一种系统，其包括：
多个开关，每个开关具有相应的逻辑二进制状态；
可编程处理器，其用来监控所述多个开关的状态；
数模转换器，其将呈现在所述数模转换器的输入上的二进制代码转换成与所述二进制代码成比例的模拟信号；
其中所述系统配置成使得所述数模转换器的至少一些输入中的每个耦合到所述多个开关中的相应一个，使得每个这样的输入指示耦合到其的相应开关的状态；
其中所述多个开关的状态至少部分地使用所述数模转换器所输出的所述模拟信号传递到所述可编程处理器；并且
其中对所述数模转换器所输出的所述模拟信号执行模数转换以产生所述多个开关的状态的数字表示。
2.如权利要求1所述的系统，其中所述模数转换由模数转换器执行，所述模数转换器是下列情形之一：
在所述可编程处理器的外部；和
为所述可编程处理器的一部分。
3.如权利要求1所述的系统，其中有下列项之一：
所述数模转换器的所有输入耦合到所述多个开关；和
所述数模转换器的少于全部的输入耦合到所述多个开关。
4.如权利要求1所述的系统，其还包括具有耦合到所述数模转换器的输出的输入的缓冲器。
5.如权利要求1所述的系统，其中由所述数模转换器输出的所述模拟信号包括下列项中的至少一个：与呈现在所述数模转换器的所述输入上的所述二进制代码成比例的电压属性；与呈现在所述数模转换器的所述输入上的所述二进制代码成比例的脉冲宽度属性；以及与呈现在所述数模转换器的所述输入上的所述二进制代码成比例的电流属性。
6.如权利要求1所述的系统，其还包括多个数模转换器；
其中每个数模转换器将呈现在所述数模转换器的相应输入上的二进制代码转换成与所述二进制代码成比例的相应模拟信号；
其中所述系统配置成使得对于每个数模转换器，该数模转换器的至少一些输入中的每个耦合到所述多个开关中的相应一个，使得每个这样的输入指示耦合到其的相应开关的状态。
7.一种聚集多个开关的状态信息的方法，所述方法包括：
将二进制代码转换成与所述二进制代码成比例的模拟信号，其中所述二进制代码包括多个二进制值，其中至少一些所述多个二进制值中的每个指示所述多个开关中的相应一个的状态；
使用所述模拟信号传递所述多个开关的状态；以及
将所述模拟信号转换成所述多个开关的状态的数字表示。
8.如权利要求7所述的方法，其中将所述二进制代码转换成与所述二进制代码成比例的所述模拟信号包括：
使用数模转换器来将呈现在所述数模转换器的输入上的二进制代码转换成与所述二进制代码成比例的所述模拟信号；
其中所述数模转换器的至少一些二进制输入中的每个耦合到所述多个开关中的相应一个，使得每个这样的输入指示耦合到其的相应开关的状态。
9.如权利要求7所述的方法，其中将所述模拟信号转换成所述多个开关的状态的所述数字表示包括使用模数转换器将所述模拟信号转换成所述多个开关的状态的所述数字表示，所述模数转换器是下列情形之一：
在可编程处理器的外部；和
为可编程处理器的一部分。
10.如权利要求7所述的方法，其中有下列项之一：
全部的所述多个二进制值指示所述多个开关中的相应一个的状态；和
少于全部的所述多个二进制值指示所述多个开关中的相应一个的状态。
11.如权利要求7所述的方法，其中使用所述模拟信号传递所述多个开关的状态包括缓存所述模拟信号。
12.如权利要求11所述的方法，其中缓存所述模拟信号包括使用缓冲放大器来缓存所述模拟信号。
13.如权利要求7所述的方法，其中所述模拟信号包括下列项中的至少一个：与所述二进制代码成比例的电压属性；与所述二进制代码成比例的脉冲宽度属性；以及与所述二进制代码成比例的电流属性。
14.如权利要求7所述的方法，其中将所述二进制代码转换成与所述二进制代码成比例的所述模拟信号包括：
使用多个数模转换器来产生多个模拟信号；
其中每个数模转换器将呈现在所述数模转换器的相应输入上的二进制代码转换成与所述二进制代码成比例的相应模拟信号；
其中对于每个数模转换器，该数模转换器的至少一些输入中的每个耦合到所述多个开关中的相应一个，使得每个这样的输入指示耦合到其的相应开关的状态。
15.一种插接板，其包括：
多个端口；
多个开关，所述多个开关中的每个与所述多个端口中的相应一个相关，其中所述多个开关中的每个配置成当电缆插入与该开关相关的相应端口中时处于第一二进制状态中且当电缆未插入与该开关相关的相应端口中时处于第二二进制状态中；
可编程处理器，其用来监控所述多个开关的状态；以及
数模转换器，其将呈现在所述数模转换器的输入上的二进制代码转换成与所述二进制代码成比例的模拟信号；
其中系统配置成使得所述数模转换器的至少一些输入中的每个耦合到所述多个开关中的相应一个，使得每个这样的输入指示耦合到其的相应开关的状态；
其中所述多个开关的状态至少部分地使用所述数模转换器所输出的所述模拟信号传递到所述可编程处理器；并且
其中对所述数模转换器所输出的所述模拟信号执行模数转换以产生所述多个开关的状态的数字表示。
16.如权利要求15所述的插接板，其中每个端口配置成读取存储在插入该端口中的电缆上或中的信息。
17.如权利要求15所述的插接板，其中所述可编程处理器配置成响应于与端口相关的相应开关的状态的变化来读取存储在插入该端口中的电缆上或中的信息，其中与该端口相关的相应开关的状态的变化基于所述多个开关的状态的所述数字表示来确定。
18.如权利要求15所述的插接板，其中每个电缆包括铜电缆或光纤。
19.如权利要求15所述的插接板，其中每个电缆包括铜插接线或光纤插接线。
20.如权利要求15所述的插接板，其中所述模数转换由模数转换器执行，所述模数转换器是下列情形之一：
在所述可编程处理器的外部；和
为所述可编程处理器的一部分。
21.如权利要求15所述的插接板，其中有下列项之一：
所述数模转换器的所有输入耦合到所述多个开关；和
所述数模转换器的少于全部的输入耦合到所述多个开关。
22.如权利要求15所述的插接板，其还包括具有耦合到所述数模转换器的输出的输入的缓冲器。
23.如权利要求15所述的插接板，其中由所述数模转换器输出的所述模拟信号包括下列项中的至少一个：与呈现在所述数模转换器的所述输入上的所述二进制代码成比例的电压属性；与呈现在所述数模转换器的所述输入上的所述二进制代码成比例的脉冲宽度属性；以及与呈现在所述数模转换器的所述输入上的所述二进制代码成比例的电流属性。
24.如权利要求15所述的插接板，其还包括多个数模转换器。
25.一种系统，其包括：
多个开关，每个开关具有相应的逻辑二进制状态；以及
可编程处理器，其用来监控所述多个开关的状态，所述可编程处理器包括多个输入/输出线，其中所述多个开关中的每个耦合到相应的输入/输出线；
其中对于所述多个开关中的每个，所述系统配置成当该开关处于第一开关状态时发展与该开关相关的输入/输出线上的第一逻辑状态；
其中对于所述多个开关中的每个，所述系统配置成当该开关处于第二开关状态时发展与该开关相关的输入/输出线上的第二逻辑状态；并且
其中所述系统还配置成使除了所述第一逻辑状态和第二逻辑状态以外的数据能够通过所述输入/输出线传递。
26.如权利要求25所述的系统，其还包括多个电路，所述电路中的每个与所述多个开关中的相应一个和耦合到该开关的相应的输入/输出线相关；
其中每个电路配置成当与该电路相关的开关处于所述第一开关状态时发展该开关的输入/输出线上的所述第一逻辑状态；
其中每个电路配置成当与该电路相关的开关处于所述第二开关状态时发展该开关的输入/输出线上的所述第二逻辑状态；并且
其中每个电路还配置成使除了所述第一逻辑状态和第二逻辑状态以外的数据能够通过相关的输入/输出线传递。
27.如权利要求26所述的系统，其中所述多个开关中的每个包括相应的常闭合的开关，其中每个电路包括耦合到电源电压并耦合到所述常闭合的开关的第一端子的上拉电阻器，其中所述常闭合的开关的第二端子耦合到地，其中与所述电路相关的输入/输出线耦合到所述常闭合的开关的所述第一端子。
28.如权利要求26所述的系统，其中所述多个开关中的每个包括相应的常断开的开关，其中每个电路包括耦合到电源电压和所述常断开的开关的第一端子的上拉电阻器，其中所述常断开的开关的第二端子耦合到弱下拉电阻器，其中所述弱下拉电阻器也耦合到地，其中与所述电路相关的输入/输出线耦合到所述常断开的开关的所述第一端子。
29.如权利要求25所述的系统，其中所述可编程处理器配置成通过读取所述多个输入/输出线来监控所述多个开关的状态。
30.如权利要求25所述的系统，其中所述可编程处理器配置成通过所述输入/输出线中的每个传递除了所述第一逻辑状态和第二逻辑状态以外的数据。
31.如权利要求30所述的系统，其中对于所述输入/输出线中的每个，所述可编程处理器配置成从耦合到该输入/输出线的存储器设备读取数据。
32.如权利要求31所述的系统，其中每个输入/输出线耦合到所述存储器设备的UNI/O总线接口，所述存储器设备耦合到该输入/输出线。
33.如权利要求25所述的系统，其中每个输入/输出线是通用输入/输出线。
34.如权利要求25所述的系统，其中所述可编程处理器的所述输入/输出线中的每个耦合到所述多个开关中的多于一个。
35.如权利要求34所述的系统，其中所述可编程处理器的所述输入/输出线中的每个使用一个或多个多路复用设备耦合到所述多个开关中的多于一个。
36.如权利要求35所述的系统，其中所述多路复用设备配置成锁定所述多个开关中的至少一个的状态变化。
37.如权利要求35所述的系统，其中所述多路复用设备配置成对于所述多个开关中的至少一个确定一对快速状态变化何时发生。
38.一种插接板，其包括：
多个端口；
多个开关，所述多个开关中的每个与所述多个端口中的相应一个相关，其中所述多个开关中的每个配置成当电缆插入与该开关相关的相应端口中时处于第一开关状态且当电缆未插入与该开关相关的相应端口中时处于第二开关状态；以及
可编程处理器，其用来监控所述多个开关的状态，所述可编程处理器包括多个输入/输出线，其中所述多个开关中的每个耦合到相应的输入/输出线；并且
其中对于所述多个开关中的每个，所述插接板配置成当该开关处于所述第一开关状态时发展与该开关相关的输入/输出线上的第一逻辑状态；
其中对于所述多个开关中的每个，所述插接板配置成当该开关处于所述第二开关状态时发展与该开关相关的输入/输出线上的第二逻辑状态；以及
其中所述插接板还配置成使除了所述第一逻辑状态和第二逻辑状态以外的数据能够通过所述输入/输出线传递。
39.如权利要求38所述的插接板，其还包括多个电路，所述电路中的每个与所述多个开关中的相应一个和耦合到该开关的相应的输入/输出线相关；
其中每个电路配置成当与该电路相关的开关处于所述第一开关状态时发展该开关的输入/输出线上的所述第一逻辑状态；
其中每个电路配置成当与该电路相关的开关处于所述第二开关状态时发展该开关的输入/输出线上的所述第二逻辑状态；并且
其中每个电路还配置成使除了所述第一逻辑状态和第二逻辑状态以外的数据能够通过相关的输入/输出线传递。
40.如权利要求39所述的插接板，其中所述多个开关中的每个包括相应的常闭合的开关，其中每个电路包括耦合到电源电压并耦合到所述常闭合的开关的第一端子的上拉电阻器，其中所述常闭合的开关的第二端子耦合到地，其中与所述电路相关的输入/输出线耦合到所述常闭合的开关的所述第一端子。
41.如权利要求39所述的插接板，其中所述多个开关中的每个包括相应的常断开的开关，其中每个电路包括耦合到电源电压和所述常断开的开关的第一端子的上拉电阻器，其中所述常断开的开关的第二端子耦合到弱下拉电阻器，其中所述弱下拉电阻器也耦合到地，其中与所述电路相关的输入/输出线耦合到所述常断开的开关的所述第一端子。
42.如权利要求38所述的插接板，其中所述可编程处理器配置成使用与端口相关的输入/输出线来读取存储在插入该端口中的电缆上或中的信息。
43.如权利要求38所述的插接板，其中所述可编程处理器配置成响应于与端口相关的相应开关的状态的变化而使用与该端口相关的输入/输出线来读取存储在插入该端口中的电缆上或中的信息。
44.如权利要求38所述的插接板，其中每个电缆包括铜电缆或光纤。
45.如权利要求38所述的插接板，其中每个电缆包括铜插接线或光纤插接线。
46.如权利要求38所述的插接板，其中所述可编程处理器配置成通过读取所述多个输入/输出线来监控所述多个开关的状态。
47.如权利要求38所述的插接板，其中所述可编程处理器配置成通过所述输入/输出线中的每个传递除了所述第一逻辑状态和第二逻辑状态以外的数据。
48.如权利要求47所述的插接板，其中对于所述输入/输出线中的每个，所述可编程处理器配置成从耦合到该输入/输出线的存储器设备读取数据。
49.如权利要求48所述的插接板，其中每个输入/输出线耦合到所述存储器设备的UNI/O总线接口，所述存储器设备耦合到该输入/输出线。
50.如权利要求38所述的插接板，其中每个输入/输出线是通用输入/输出线。
51.如权利要求38所述的系统，其中所述可编程处理器的所述输入/输出线中的每个耦合到所述多个开关中的多于一个。
52.如权利要求51所述的插接板，其中所述可编程处理器的所述输入/输出线中的每个使用一个或多个多路复用设备耦合到所述多个开关中的多于一个。
53.如权利要求52所述的插接板，其中所述多路复用设备配置成锁定所述多个开关中的至少一个的状态变化。
54.如权利要求52所述的插接板，其中所述多路复用设备配置成对于所述多个开关中的至少一个确定一对快速状态变化何时发生。
CN201180039312.8A 2010-06-11 2011-06-10 开关状态信息聚集 Expired - Fee Related CN103038655B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US35390610P 2010-06-11 2010-06-11
US61/353906 2010-06-11
PCT/US2011/039915 WO2011156675A2 (en) 2010-06-11 2011-06-10 Switch-state information aggregation

Publications (2)

Publication Number Publication Date
CN103038655A true CN103038655A (zh) 2013-04-10
CN103038655B CN103038655B (zh) 2015-06-24

Family

ID=45098687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180039312.8A Expired - Fee Related CN103038655B (zh) 2010-06-11 2011-06-10 开关状态信息聚集

Country Status (4)

Country Link
US (1) US8874814B2 (zh)
EP (1) EP2580601B1 (zh)
CN (1) CN103038655B (zh)
WO (1) WO2011156675A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111679180A (zh) * 2020-06-11 2020-09-18 迈拓仪表股份有限公司 一种磁控防水按钮的通断检测方法与装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI512350B (zh) * 2013-09-18 2015-12-11 Jiang Roger 光收發裝置
CN103176461B (zh) * 2013-03-05 2015-12-23 广州广电运通金融电子股份有限公司 位置开关状态信号传输方法及系统
US9712918B2 (en) * 2015-05-27 2017-07-18 Qsc, Llc Audio processor with bi-directional input/output ports
CN106856639B (zh) * 2015-12-09 2018-10-19 惠州市物联微电子有限公司 一种远程检测开关动作的智能开关
RO132882A2 (ro) 2017-04-05 2018-10-30 Preh Gmbh Sistem şi metodă pentru citirea simultană a mai multor butoane sau senzori utilizând un singur pin analogic al unui microcontroler
US10555165B2 (en) 2017-10-27 2020-02-04 Cisco Technology, Inc. Methods and apparatus for use in reducing signal latency in a mobile network with use of localized unified data management (UDM) entities
US20200021500A1 (en) * 2018-07-11 2020-01-16 Mellanox Technologies, Ltd. Switch-port visual indications using external device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010028256A1 (en) * 1999-12-21 2001-10-11 Mishio Hayashi Diagnostic apparatus for electronics circuit and diagnostic method using same
US20050169024A1 (en) * 2004-01-29 2005-08-04 Enpirion, Incorporated, A Delaware Corporation Controller for a power converter and a method of controlling a switch thereof
US20090040079A1 (en) * 2007-08-10 2009-02-12 Sehat Sutardja Calibrating replica digital-to-analog converters
US20090098763A1 (en) * 2007-10-08 2009-04-16 The Siemon Company Contacts For Use In Monitoring Connection Patterns In Data Ports

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5052940A (en) 1990-05-11 1991-10-01 Rit-Rad Interconnection Technologies Ltd. Hermaphroditic self-shorting electrical connector
US5195902A (en) 1990-05-11 1993-03-23 Rit-Rad Interconnection Technologies Ltd. Electrical connector
US5226120A (en) 1990-05-21 1993-07-06 Synoptics Communications, Inc. Apparatus and method of monitoring the status of a local area network
IL97227A0 (en) 1991-02-13 1992-05-25 Bynet System Applic Ltd Patching panel
US5420512A (en) 1991-11-21 1995-05-30 Paladin Corporation Electronic cable testing system
US5487666A (en) 1991-12-31 1996-01-30 Digiovanni; Thomas H. Schematic patch panel
US5483467A (en) 1992-06-10 1996-01-09 Rit Technologies, Ltd. Patching panel scanner
US5541586A (en) 1993-05-03 1996-07-30 The Whitaker Corporation Visual outlet identification in a cable management system
US5418334A (en) 1993-08-04 1995-05-23 Williams; Kenyon D. Relative position tracer lamp indicator
US5394503A (en) 1993-10-08 1995-02-28 Data Switch Corporation Optical fiber connection monitoring apparatus, patch panel control system and method of using same
US5463706A (en) 1994-02-16 1995-10-31 Thomas & Betts Corporation Light traceable transmission conduit assembly
US5473715A (en) 1994-05-03 1995-12-05 Methode Electronics, Inc. Hybrid fiber optic/electrical connector
US5448675A (en) 1994-06-09 1995-09-05 At&T Ipm Corp. Telecommunications distribution frame with tracing
US5461693A (en) 1994-07-14 1995-10-24 At&T Ipm Corp. Optical fiber distribution frame with fiber testing
US5550755A (en) 1994-07-14 1996-08-27 Martin; B. Morgan Apparatus and method for patch recording and recall
IL110859A (en) 1994-09-04 1999-12-31 Rit Techn Ltd Interconnection monitor system for telephone network
US6359547B1 (en) * 1994-11-15 2002-03-19 William D. Denison Electronic access control device
AU1079597A (en) 1995-11-24 1997-06-11 Voelker Technologies, Inc. Electronic patching system for telecommunications devices
US5876240A (en) 1997-04-01 1999-03-02 The Whitaker Corp Stacked electrical connector with visual indicators
US5764043A (en) 1996-12-20 1998-06-09 Siecor Corporation Traceable patch cord and connector assembly and method for locating patch cord ends
US6002331A (en) 1998-07-20 1999-12-14 Laor; Herzel Method and apparatus for identifying and tracking connections of communication lines
US6393547B1 (en) 1998-09-14 2002-05-21 Square D Company Circuit for time-sharing of configurable I/O pins
US6522737B1 (en) 1999-02-10 2003-02-18 Avaya Technology Corp. System and method of operation for a telecommunications patch system
US6285293B1 (en) 1999-02-10 2001-09-04 Avaya Technology Corp. System and method for addressing and tracing patch cords in a dedicated telecommunications system
US6424710B1 (en) * 1999-02-10 2002-07-23 Avaya Technology Corp. Method and device for detecting the presence of a patch cord connector in a telecommunications patch system using passive detection sensors
US6350148B1 (en) 1999-02-10 2002-02-26 Avaya Technology Corp. Method and device for detecting the presence of a patch cord connector in a telecommunications patch system
US6234830B1 (en) 1999-02-10 2001-05-22 Avaya Technology Corp. Tracing interface module for patch cords in a telecommunications system
US6330307B1 (en) 1999-02-10 2001-12-11 Avaya Technology Corp. Display panel overlay structure and method for tracing interface modules in a telecommunications patch system
ES2272272T3 (es) 1999-04-06 2007-05-01 Itracs Corporation Sistema para motorizar un modelo de conexion de puertos de datos.
SG74714A1 (en) 1999-04-06 2001-08-21 Cablesoft Inc A system for monitoring connection pattern of data ports
IL129883A0 (en) 1999-05-10 2000-02-29 Rit Techn Ltd Cable organizer
US6359859B1 (en) 1999-06-03 2002-03-19 Fujitsu Network Communications, Inc. Architecture for a hybrid STM/ATM add-drop multiplexer
US6222908B1 (en) 1999-09-23 2001-04-24 Avaya Technology Corp. Method and device for identifying a specific patch cord connector as it is introduced into, or removed from, a telecommunications patch system
US6499861B1 (en) 1999-09-23 2002-12-31 Avaya Technology Corp. Illuminated patch cord connector ports for use in a telecommunications patch closet having patch cord tracing capabilities
US6577243B1 (en) 1999-12-14 2003-06-10 Alan J. Brown Method and apparatus for tracing remote ends of networking cables
US6300877B1 (en) 2000-03-10 2001-10-09 Adc Telecommunications, Inc. DSX baytracer illuminator
US6961675B2 (en) 2000-03-14 2005-11-01 Itracs Corporation System for monitoring connection pattern of data ports
JP2001297044A (ja) 2000-04-13 2001-10-26 Sharp Corp デジタル情報機器ネットワーク装置
IL142157A (en) 2001-03-21 2008-03-20 Rit Techn Ltd Patch panel
IL145103A (en) 2001-08-23 2010-05-17 Rit Techn Ltd High data rate interconnecting device
USD510068S1 (en) 2002-03-11 2005-09-27 Rit Technologies Ltd Patch panel for communication equipment
US6788240B2 (en) 2002-05-15 2004-09-07 Justin Reyneri Single-chip massively parallel analog-to-digital conversion
US6720903B2 (en) 2002-06-14 2004-04-13 Stmicroelectronics S.R.L. Method of operating SAR-type ADC and an ADC using the method
US7081808B2 (en) 2002-09-13 2006-07-25 Fitel Usa Corp. Self-registration systems and methods for dynamically updating information related to a network
GB2393549B (en) 2002-09-25 2006-05-31 Cormant Technologies Inc Cabling system
US6976867B2 (en) 2002-11-07 2005-12-20 Tyco Electronics Amp Espana, S.A. Network connection sensing assembly
IL152768A (en) 2002-11-11 2008-04-13 Rit Techn Ltd Retrofit kit for interconnect cabling system
US7042562B2 (en) 2002-12-26 2006-05-09 Amphenol Corp. Systems and methods for inspecting an optical interface
CN1795440A (zh) 2003-04-07 2006-06-28 艾特拉克斯公司 基于物理位置的网络安全系统
US7443807B2 (en) 2003-06-16 2008-10-28 Microsoft Corporation System and process for discovery of network-connected devices
IL157203A (en) 2003-07-31 2010-12-30 Rit Techn Ltd Management of large scale cabling systems
US7289334B2 (en) 2003-08-27 2007-10-30 Epicenter, Inc. Rack architecture and management system
US7352289B1 (en) 2003-09-11 2008-04-01 Sun Microsystems, Inc. System and method for detecting the connection state of a network cable connector
TW200605454A (en) 2004-01-20 2006-02-01 Siemon Co Patch panel system
US7118414B2 (en) 2004-01-22 2006-10-10 Northstar Systems, Inc. Computer input/output connector assembly
US7369765B2 (en) 2004-02-26 2008-05-06 Fujitsu Limited Optical network with selective mode switching
US7123810B2 (en) 2004-05-04 2006-10-17 Bellsouth Intellectual Property Corporation Optical fiber connectors with identification circuits and distribution terminals that communicate therewith
USD564966S1 (en) 2004-06-02 2008-03-25 Rit Technologies Ltd. Telecommunication Connector
US7038135B1 (en) 2004-06-28 2006-05-02 Avaya Technology Corp. Embedded cable connection identification circuits
US6968994B1 (en) 2004-07-06 2005-11-29 Nortel Networks Ltd RF-ID for cable management and port identification
US20060059293A1 (en) 2004-09-14 2006-03-16 Henry Wurzburg Universal serial bus switching hub
US20060227759A1 (en) 2004-09-14 2006-10-12 Bohm Mark R Peripheral Sharing USB Hub
USD559186S1 (en) 2004-09-20 2008-01-08 Rit Technologies Ltd. High-density patch panel
WO2006052686A1 (en) 2004-11-03 2006-05-18 Panduit Corp. Method and apparatus for patch panel patch cord documentation and revision
US7411405B2 (en) 2004-11-03 2008-08-12 Panduit Corp. Method and apparatus for reliable network cable connectivity
EP1829388A1 (en) 2004-12-21 2007-09-05 CommScope, Inc. of North Carolina Methods, systems and computer program products for connecting and monitoring network equipment in a telecommunications system
EP1847131A1 (en) 2004-12-21 2007-10-24 CommScope, Inc. of North Carolina Methods, systems and computer program products for notifying telecommunications system technicians of pending work orders
JP2006238413A (ja) 2005-01-27 2006-09-07 Nec Electronics Corp Ｕｓｂハブ、ｕｓｂ対応装置及び通信システム
US20060203715A1 (en) 2005-03-14 2006-09-14 International Business Machines Corporation Method for redirection of virtual LAN network traffic
US7396257B2 (en) 2005-05-26 2008-07-08 Itt Manufacturing Enterprises, Inc. Computer input/output (I/O) connector assembly having a security circuit disposed therein
US7468669B1 (en) 2005-06-21 2008-12-23 Avaya Technology Corp. RFID patch panels and cables
US7567805B2 (en) 2005-08-01 2009-07-28 Cisco Technology, Inc. Method and system for dynamic assignment of wireless LAN access point identity
US7234944B2 (en) 2005-08-26 2007-06-26 Panduit Corp. Patch field documentation and revision systems
KR100643392B1 (ko) 2005-08-27 2006-11-10 삼성전자주식회사 커넥터어셈블리 및 이를 갖는 휴대용 컴퓨터
USD575743S1 (en) 2005-09-21 2008-08-26 Rit Technologies Ltd. Block wiring tracing device
US7811119B2 (en) 2005-11-18 2010-10-12 Panduit Corp. Smart cable provisioning for a patch cord management system
US7226217B1 (en) 2005-11-18 2007-06-05 Stratos International, Inc. Transceiver/fiber optic connector adaptor with patch cord ID reading capability
EP1997323A1 (en) 2006-03-22 2008-12-03 ADC GmbH Intelligent patching identification system and method
US7401985B2 (en) 2006-04-10 2008-07-22 Finisar Corporation Electrical-optical active optical cable
US7445389B2 (en) 2006-04-10 2008-11-04 Finisar Corporation Active optical cable with integrated eye safety
US7499616B2 (en) 2006-04-10 2009-03-03 Finisar Corporation Active optical cable with electrical connector
US7377819B1 (en) 2006-04-27 2008-05-27 Arrowhead Center, Inc. Method and apparatus for improving network connection security with one or more cross-wired adapters
JP2007318553A (ja) 2006-05-26 2007-12-06 Fujitsu Ltd ネットワーク管理方法
US7564795B2 (en) 2006-10-02 2009-07-21 Cisco Technology, Inc. Obtaining per-port location information for wired LAN switches
US7479032B2 (en) 2006-10-10 2009-01-20 Adc Gmbh Upgradeable telecommunications patch panel and method of upgrading same
US7540667B2 (en) 2007-08-01 2009-06-02 Ortronics, Inc. Positional differentiating connector assembly
US20100021164A1 (en) 2008-07-25 2010-01-28 Nortel Networks Limited Wdm pon rf/video broadcast overlay
EP3301767B1 (en) * 2008-12-31 2020-11-04 Panduit Corp Patch cord with insertion detection and light illumination capabilities
KR101669193B1 (ko) 2009-02-13 2016-10-25 에이디씨 텔레커뮤니케이션스 인코포레이티드 관리된 접속성 장치, 시스템, 및 방법
EP3113291A1 (en) 2009-10-16 2017-01-04 ADC Telecommunications, Inc. Managed connectivity in electrical systems and methods thereof
EP2488907A1 (en) 2009-10-16 2012-08-22 ADC Telecommunications, INC. Managed connectivity in fiber optic systems and methods thereof
WO2011049967A1 (en) 2009-10-19 2011-04-28 Adc Telecommunications, Inc. Managed electrical connectivity systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010028256A1 (en) * 1999-12-21 2001-10-11 Mishio Hayashi Diagnostic apparatus for electronics circuit and diagnostic method using same
US20050169024A1 (en) * 2004-01-29 2005-08-04 Enpirion, Incorporated, A Delaware Corporation Controller for a power converter and a method of controlling a switch thereof
US20090040079A1 (en) * 2007-08-10 2009-02-12 Sehat Sutardja Calibrating replica digital-to-analog converters
US20090098763A1 (en) * 2007-10-08 2009-04-16 The Siemon Company Contacts For Use In Monitoring Connection Patterns In Data Ports

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111679180A (zh) * 2020-06-11 2020-09-18 迈拓仪表股份有限公司 一种磁控防水按钮的通断检测方法与装置

Also Published As

Publication number Publication date
CN103038655B (zh) 2015-06-24
US20120023276A1 (en) 2012-01-26
EP2580601A2 (en) 2013-04-17
WO2011156675A2 (en) 2011-12-15
EP2580601A4 (en) 2015-04-29
WO2011156675A3 (en) 2012-03-15
EP2580601B1 (en) 2019-12-11
US8874814B2 (en) 2014-10-28

Similar Documents

Publication Publication Date Title
CN103038655B (zh) 开关状态信息聚集
US5414343A (en) Permanently installed cable system with integrated multi-cable tester
CN103078677B (zh) 异常用户终端识别装置和识别异常用户终端的方法
CN100492803C (zh) 用于存储和交换电池信息的方法和装置
JP2006500838A (ja) データネットワークにおけるディストリビュータポイントのパッチパネル監視装置
CN103905955A (zh) 检测耳机插入的方法、检测耳机插入的装置及接口电路
US20210151940A1 (en) Automated capture of information about fixed cabling
HUT69838A (en) Cable management system with automating mapping
JP2005092107A (ja) メモリ付きコネクタプラグを用いる伝送部品の管理方式
CN102164070B (zh) 交换机及其复用网口串口的方法
KR20090128814A (ko) 포트 선택기, 이를 이용한 디바이스 평가 시스템 및 방법
CN102213974A (zh) 电脑主板
CN101639806A (zh) 用于自动化测试的拓扑适配方法和装置
US6157185A (en) Miltiple bus switching and testing system
CN108304339B (zh) 一种动态管控系统的串口扩展电路及其工作方法
US7480835B2 (en) Testing system and testing method for a link control card
US20020122389A1 (en) Start signal confirming/judging device for lan, signal confirming/judging method for lan, and recording medium in which a plurality of computer readable instructions are recorded
SK286798B6 (sk) Zariadenie na testovanie káblov vybavených zástrčkami
CN108509357A (zh) 板卡识别装置、方法及通信设备
CN102497189A (zh) 一种信号采样方法、可控开关与装置
CN207601785U (zh) 外接电连接接口
US9176189B2 (en) Connection system and simulator using such a connection system
CN100458964C (zh) 检索式卡拉ok选曲遥控器的组合式支架
US5689399A (en) Versatile switching module
CN220933142U (zh) 一种插拔检测电路及底座

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150624

Termination date: 20180610

CF01 Termination of patent right due to non-payment of annual fee