CN103035394A - 电感元件及其成型方法 - Google Patents

电感元件及其成型方法 Download PDF

Info

Publication number
CN103035394A
CN103035394A CN2011103010887A CN201110301088A CN103035394A CN 103035394 A CN103035394 A CN 103035394A CN 2011103010887 A CN2011103010887 A CN 2011103010887A CN 201110301088 A CN201110301088 A CN 201110301088A CN 103035394 A CN103035394 A CN 103035394A
Authority
CN
China
Prior art keywords
coil
layer
layers
coil layer
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103010887A
Other languages
English (en)
Inventor
莫家平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HONGYE TECHNOLOGY Inc
Original Assignee
HONGYE TECHNOLOGY Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HONGYE TECHNOLOGY Inc filed Critical HONGYE TECHNOLOGY Inc
Priority to CN2011103010887A priority Critical patent/CN103035394A/zh
Publication of CN103035394A publication Critical patent/CN103035394A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

本发明有关一种电感元件及其成型方法,是在至少二层或二层以上的线圈层,表面分别成型有扁平状线圈,而顶层的线圈层的扁平状线圈二端,是在外层表面分别设有转接导体及电极脚位,且各转接导体贯通至另一侧内层表面,分别成型转向接点,并电性连接于顶层以下至少一层以上的线圈层的扁平状线圈二端转向导体,以供各线圈层的扁平状线圈形成相互导通,则将至少二层或二层以上的线圈层予以组装、层叠结合,且各扁平状线圈内侧分别设有中心穿孔,以供置入金属内芯,可配合周边扁平状线圈产生电磁感应效果,即可成型为电感元件,具有扁平状、体积小的特征,符合电子零件轻、薄、短、小的设计诉求。

Description

电感元件及其成型方法
技术领域
本发明设计一种电感元件的结构与成型方法,尤指具有扁平外形、体积小的电感元件的成型方法,通过层叠状线圈层间以扁平状线圈电性连结、导通,产生电磁感应作用,成型为电感元件可供电路板使用。
背景技术
在众多的电子元件中,电感元件属于辅助性质,而主要作用在于阻碍电流的变化,以维持电子产品的稳定性,则电感元件结构形式可依应用线路搭配不同,设计出不同构造,且在目前常用的电感元件,其应用的模式大概分为二大类,一为信号用途,例如:能量储存及抑制瞬间电流等,另一类即为杂讯抑制用途,例如:防电磁干扰的抑制(Electromagnetic Disturbance,EMI)及杂讯滤波等功能。
而电感元件的特性受到铁芯材料所影响,铁芯位于电感内部线圈中心位置处,并分为陶瓷及铁氧体材料,且陶瓷铁芯为应用于信号用途,如:陶瓷绕线电感及积层陶瓷电感;至于铁氧铁芯则用于抑制电瓷干扰,如:扼流器(PowerChoke)、陶铁磁珠(Ferrite Bead,FB)及磁铁芯(Ferrite Core)。
且电感元件依构造可分为绕线型及积层型,其中又以绕线型为最普遍使用的技术,因具有损耗小、容许电流大、简单、成本低等优点,但其结构却受到限制无法小型化;然而,根据电磁理论,以线圈卷绕铁芯即为电感组件,传统型式电感元件大都利用绕线型式生产,可利用线圈的粗细,控制耐电流的程度,也可凭借线圈卷绕圈数以调整电感值,设计上具有较大的弹性空间,但体积不易缩小则是最大的缺点。
因此,如何解决现有电感元件电磁率损耗大、体积不易缩减的问题与缺失,且因使用线圈的材料而造成本提高等问题,即为本发明人与从事此行业的相关厂商所亟欲研究、改善的方向所在。
发明内容
故,发明人有鉴于上述现有电子元件的散热功效的不足与缺失,乃搜集相关资料,经由多方评估及考虑,更以从事此行业多年的经验,通过不断的构思、修改,始设计出此种利用层叠状线圈层以扁平状线圈电性导通,具有体积小、使用不占空间的电感元件的成型方法的发明专利诞生。
为实现上述目的,本发明采用的技术方案是:
一种电感元件的成型方法,包括至少二层或二层以上的线圈层、以及金属内芯,其特征在于,其成型的步骤包括:
(a)准备至少二层或二层以上的线圈层,各线圈层的表面分别成型有扁平状线圈;
(b)顶层的线圈层的扁平状线圈二端,在其外层表面分别设有转接导体及电极脚位;
(c)顶层线圈层的扁平状线圈二端,再贯通至线圈层另一侧的内层表面,分别成型转向导体并在顶层以下至少一层以上的线圈层的扁平状线圈二端,均设有贯通线圈层的转向导体;
(d)在至少二层或二层以上线圈层的各扁平状线圈内侧,分别设有中心穿孔;
(e)将至少二层或二层以上的线圈层予以组装并层叠结合;
(f)顶层线圈层内侧表面的二转向导体,分别与顶层以下至少一层以上线圈层的扁平状线圈二端的转向导体上、下对接并电性导通,以供各线圈层的扁平状线图形成相互导通;
(g)于组装并层叠结合的至少二层或二层以上线圈层的各中心穿孔内,置入金属内芯,以配合周边扁平状线圈产生电磁感应效果;
(h)成型为电感元件。
该至少二层或二层以上的线圈层是线路板,并在各线路板表面通过加工作业成型有扁平状线圈。
该至少二层或二层以上的线路板表面,通过药剂蚀刻、激光加工或电镀加工的方式,成型扁平状线圈。
该至少二层或二层以上的线圈层表面,通过加工作业成型有涡卷式环形状、涡卷式矩形状、涡卷式多边形状、涡卷式几何形状或涡卷式不规则形状。
该至少二层或二层以上的线圈层,相邻线圈层间的扁平状线圈呈相同转向或相反转向的卷绕;或者层叠排列的复数线圈层,单数层的线圈层与双数层线圈分别设有朝相反方向卷绕的扁平状线圈。
该至少二层或二层以上的线圈层,在其顶层线圈层的外表面的扁平状线圈,分别在二端延设有不同极相的电极脚位及转接导体,再利用顶层线圈层内侧表面的扁平状线圈二端的转向导体,分别与至少一层或一层以上线圈层的扁平状线圈二端的转向导体,呈对接的电性导通,而供至少二层或二层以上的线圈层间的各扁平状线圈,形成连续的电性导通。
该至少二层或二层以上的线圈层,在其表面分别设有二同向或反向卷绕的扁平状线圈,并在外环扁平状线圈二端分别设有转接导体、电极脚位,另一内环扁平状线圈二端分别设有二转接导体、电极脚位。
为实现上述目的,本发明采用的技术方案是:
一种电感元件,包括至少一层或一层以上的线圈层及金属内芯,其特征在于:
该至少一层或一层以上的线圈层,分别在两个表面成型扁平状线圈,而线圈层的两个表面线圈内侧设有贯通的中心穿孔,且两个表面的线圈近中心穿孔的一端设有贯穿线圈层并呈电性导通的转接导体,两个表面的线圈远离中心穿孔的另一端,则分别设有对外传输信号的电极脚位;该金属内芯嵌置、定位于线圈层的中心穿孔中。
该金属内芯与线圈层两个表面的扁平状线圈形成相互感应,而金属内芯呈环形状的非晶质金属内芯,则非晶质金属内芯是:铁基非晶、铁镍基非晶、钴基非晶或铁基纳米晶;且非晶质金属内芯则呈圆形状、环形状、矩形状、多边形状、中空框形状或几何形状的造型设计。
与现有技术相比较,本发明具有的有益效果是:
该电感元件于至少二层或二层以上的线圈层,表面分别成型有扁平状线圈,而顶层的线圈层是在扁平状线圈二端,分别设有转接导体及电极脚位,且各转接导体贯通至另一侧即分别成型转向接点,并电性连接于顶层以下的扁平状线圈二端转向导体,以供各线圈层的扁平状线圈形成相互导通,则将至少二层或二层以上的线圈层层叠结合,且于各扁平状线圈内侧的中心穿孔,置入金属内芯,可配合周边扁平状线圈产生电磁感应效果,便成型为电感元件,具有扁平状、体积小的特征,符合电子零件轻、薄、短、小的设计诉求。
该至少二层或二层以上的线圈层,分别于表面设有扁平状线圈,且相邻线圈层的扁平状线圈,为利用加工作业(可为药剂蚀刻、激光加工或电镀加工等加工模式)可分别成型为相同或不同转向,而相邻扁平状线圈分别利用转向导体电性连接、导通,以配合中新穿孔的金属内芯,产生良好的电磁感应、磁性导通效果,而降低磁能损耗。
该至少二层或二层以上的线圈层,是在各线圈层表面,分别成型相同转向或相反转向的扁平状线圈,且各线圈层的外环扁平状线圈,二端分别设有转接导体、电极接脚,而内环扁平状线圈,则于二端分别设有二转接导体、一电极接脚。
附图说明
图1是本发明的制造流程图;
图2是本发明的立体外观图;
图3是本发明的立体分解图;
图4是本发明仰视的立体分解图;
图5是本发明磁性路径导通的立体分解图;
图6是本发明较佳实施例的立体外观图;
图7是本发明较佳实施例的立体分解图。
附图标记说明:1-线圈层;10-中心穿孔;121-转接导体;11-扁平状线圈;122-电极脚位;111-转接导体;13-内环扁平状线圈;112-电极脚位;131-转接导体;113-转向导体;132-转接导体;12-外环扁平状线圈;133-电极脚位;2-金属内芯;3-电感元件。
具体实施方式
为达成上述目的及功效,本发明所采用的技术手段及其构造,兹绘图就本发明的较佳实施例详加说明其特征、功能如下,俾利完全了解。
请参阅图1、2、3、4、5所示,是本发明的制造流程图、立体外观图、立体分解图、仰视的立体分解图、磁性路径导通的立体分解图,由图中所示可以清楚看出,本发明的电感元件3包括至少二层或二层以上的线圈层1、成型于各线圈层1面的扁平状线圈11、以及穿入各线圈层1的中心穿孔10内的金属内芯2,其加工成型的步骤为:
(100)准备至少二层或二层以上的线圈层1,各线圈层1表面分别成型有扁平状线圈11。
(101)而顶层的线圈层1的扁平状线圈11二端,是在外层表面,分别设有转接导体111、电极脚位112。
(102)且顶层线圈层1的扁平状线圈11二端,再贯通至线圈层1另一侧的内层表面,分别成型转向导体113,并于顶层以下至少一层以上的线圈层1的扁平状线圈11二端,均设有贯通线圈层1两个表面的转向导体113。
(103)再于至少二层或二层以上线圈层1的各扁平状线圈11内侧,分别设有中心穿孔10。
(104)则将至少二层或二层以上的线圈层1予以组装、层叠结合。
(105)顶层线圈层1内侧表面的二转向导体113,与顶层以下至少一层以上线圈层1的扁平状线圈11二端的转向导体113,分别上、下对接并电性导通,以供各线圈层1的扁平状线圈11形成相互导通。
(106)于组装、结合的至二层或二层以上线圈层1的各中心穿孔10内,置入金属内芯2,即可利用金属内芯2配合周边复数层叠状的扁平状线圈11,产生电磁感应效果。
(107)成型为电感元件3。
而上述至少二层或二层以上的线圈层1,也可为单独一层线圈层1的应用,可为线路板或线路布局,且一侧表面或两个表面可通过药剂蚀刻、激光加工或电镀加工等加工方式,成型扁平状线圈11;则至少一层或一层以上、至少二层或二层以上的线圈层1,于一侧表面或两个表面的扁平状线圈11,则可呈相同或相反方向卷绕,并可呈涡卷式环形状、涡卷式矩形状、涡卷式多边形状、涡卷式几何形状或涡卷式不规则形状等,各种形状的扁平状线圈11,再于扁平状线圈11内部设有贯穿线圈层1的中心穿孔10。
且电感元件3的至少二层或二层以上的线圈层1,为于相邻线圈层1间的扁平状线圈11,可呈相同转向或相反转向的卷绕;或者层叠排列的复数线圈层1,单数层的线圈层1与双数层线圈1,分别设有朝相反方向卷绕,如:单数层的线圈层1一侧表面或二侧表面的扁平状线圈11,可呈顺时针(或逆时针)方向卷绕;而双数层的线圈层1表面扁平状线圈11,则呈逆时针(或顺时针)方向卷绕;依据导磁率的方向将扁平状线圈11成型为预定的卷绕方向,并可适用不同电感需求的电感元件3应用。
而至少二层或二层以上的线圈层1,是在顶层线圈层1的外表面的扁平状线圈11,于远离中心穿孔12一端分别设有电极脚位122、133;而扁平状线圈11于近中心穿孔12一端,则分别延设有不同极相的电极脚位112(正、负极或输入侧、输出侧)及转接导体111,再利用顶层线圈层1内侧表面的扁平状线圈11,于二端的转向导体113,分别与至少一层或一层以上线圈层1的扁平状线圈11二端的转向导体113,呈对接的电性导通,而供至少一层或一层以上的线圈层1间的各扁平状线圈11,形成连续的电性导通,通过多层次的线圈层1的各扁平状线圈11,达到导通磁性传导路径的效能,以提升电感元件3的磁感应导磁率。
再者,本发明的电感元件3通过至少二个或二个以上的线圈层1,分别于表面成型扁平状线圈11,再穿设金属内芯2,进而加工成型,则成型后的电感元件3,具有厚度缩减、外形体积缩小的效果,以符合电子零件轻、薄、短、小的设计诉求,制程相对简易、快速,则应用于电路板上也不占用太多空间,并可提升电磁感应、导磁率的效用,降低磁能损耗;并通过至少一个或一个以上线圈层1的两个表面扁平状线圈11,形成连续回转卷绕的磁路径,可提升磁路的回绕,而与金属内芯2产生良好的磁感应;或者至少二个或二个以上线圈层1依序组装、结合、堆叠二个或二个以上的扁平状线圈11,形成连续回转卷绕的磁路径,可提升磁路的回绕,而与金属内芯2产生良好的磁感应,增益电感元件3的实用效能。
而金属内芯2可呈环形状的非晶质金属内芯2,则非晶质金属内芯2可为:铁基非晶、铁镍基非晶、钴基非晶或铁基纳米晶等,各式非晶质金属材质;且非晶质金属内芯2则呈圆形状、环形状、矩形状、多边形状、中空框形状或几何形状等造型设计。
请参阅图2、3、6、7所示,是本发明的立体外观图、立体分解图、较佳实施例的立体外观图、较佳实施例的立体分解图,由图中所示可以清楚看出,本发明电感元件3的至少一层或一层以上的线圈层1,是在表面的中心穿孔10外围,分别设有二同向或反向卷绕(顺时针或逆时针转向)的扁平状线圈11,并于外环扁平状线圈12近中心穿孔10一端设有转接导体121、远离中心穿孔10的另一端为设有电极脚位122;另一内环扁平状线圈13近中心穿孔10一端设有二转接导体131、132,且远离中心穿孔10的另一端为设有电极脚位133。
则利用顶层线圈层1的外环扁平状线圈12,为以转接导体121另一例,电性连接于另一侧底层线圈层1的内环扁平状线圈13的转接导体131,而顶层线圈层1的内环扁平状线圈13,以转接导体132另一侧,电性连接于另层线圈层1的外环扁平线圈12的转接导体121,形成内、外交错连续导通的磁性路径,并配合内部中心穿孔10的金属内芯2,产生良好的电感导磁率,降低磁能损耗。
是以,以上所述仅为本发明的较佳实施例而已,非因此局限本发明的专利范围,本发明的电感元件成型方法,利用至少一层或一层以上的线圈层1,分别于表面成型扁平状线圈11,且通过各扁平状线圈11的转接导体111、另一侧转向导体113,将相邻线圈层1的扁平状线圈11电性导通,再配合各线圈层1内部中心穿孔10所穿置的金属内芯2,形成良好的电感导磁率,俾可达到提升电感元件3的导磁率,且体积小、制程简易的目的,而制造符合轻、薄、短、小的诉求的电感元件,则具有不占空间的优点,故举凡可达成前述效果的目的、功效等,及相关的设备、装置,都应受本发明所涵盖,此种简易修饰及等效结构变化,均应同理包含于本发明的专利范围内,合予陈明。
上述本发明的电感元件的成型方法,于实际使用实施时,为可具有下列各项优点,如:
(一)利用至少一层或一层以上线圈层1,并分别于各线圈层1表面成型扁平状线圈11,且形成电性导通,再配合中心穿孔10内设置金属内芯2,成型为体积小、不占空间、导磁率佳的电感元件3。
(二)至少一层或一层以上线圈层1的组装、结合,也依序堆叠二个或二个以上的扁平状线圈11,可提升磁路径的回绕,而与金属内芯2产生良好的磁感应,增益电感元件3的实用效能。
故,本发明为主要针对电感元件的成型方法的设计,为凭借至少一层或一层以上线圈层,表面分别成型扁平状线圈,以供层叠状各扁平状线圈呈电性导通,则可配合中心穿孔内穿置的金属内芯,而达到产生良好导磁率、降低磁损耗,具有体积小、使用不占空间等功效为主要保护重点,且可提升电感元件应用时的导磁率的效用,并成型轻、薄、短、小的电感元件,使用时不占用太大空间。
以上说明对本发明而言只是说明性的,而非限制性的,本领域普通技术人员理解,在不脱离权利要求所限定的精神和范围的情况下,可作出许多修改、变化或等效,但都将落入本发明的保护范围之内。

Claims (9)

1.一种电感元件的成型方法,包括至少二层或二层以上的线圈层、以及金属内芯,其特征在于,其成型的步骤包括:
(a)准备至少二层或二层以上的线圈层,各线圈层的表面分别成型有扁平状线圈;
(b)顶层的线圈层的扁平状线圈二端,在其外层表面分别设有转接导体及电极脚位;
(c)顶层线圈层的扁平状线圈二端,再贯通至线圈层另一侧的内层表面,分别成型转向导体并在顶层以下至少一层以上的线圈层的扁平状线圈二端,均设有贯通线圈层的转向导体;
(d)在至少二层或二层以上线圈层的各扁平状线圈内侧,分别设有中心穿孔;
(e)将至少二层或二层以上的线圈层予以组装并层叠结合;
(f)顶层线圈层内侧表面的二转向导体,分别与顶层以下至少一层以上线圈层的扁平状线圈二端的转向导体上、下对接并电性导通,以供各线圈层的扁平状线圈形成相互导通;
(g)于组装并层叠结合的至少二层或二层以上线圈层的各中心穿孔内,置入金属内芯,以配合周边扁平状线圈产生电磁感应效果;
(h)成型为电感元件。
2.根据权利要求1所述电感元件的成型方法,其特征在于:该至少二层或二层以上的线圈层是线路板,并在各线路板表面通过加工作业成型有扁平状线圈。
3.根据权利要求2所述电感元件的成型方法,其特征在于:该至少二层或二层以上的线路板表面,通过药剂蚀刻、激光加工或电镀加工的方式,成型扁平状线圈。
4.根据权利要求1所述电感元件的成型方法,其特征在于:该至少二层或二层以上的线圈层表面,通过加工作业成型有涡卷式环形状、涡卷式矩形状、涡卷式多边形状、涡卷式几何形状或涡卷式不规则形状。
5.根据权利要求1所述电感元件的成型方法,其特征在于:该至少二层或二层以上的线圈层,相邻线圈层间的扁平状线圈呈相同转向或相反转向的卷绕;或者层叠排列的复数线圈层,单数层的线圈层与双数层线圈分别设有朝相反方向卷绕的扁平状线圈。
6.根据权利要求1所述电感元件的成型方法,其特征在于:该至少二层或二层以上的线圈层,在其顶层线圈层的外表面的扁平状线圈,分别在二端延设有不同极相的电极脚位及转接导体,再利用顶层线圈层内侧表面的扁平状线圈二端的转向导体,分别与至少一层或一层以上线圈层的扁平状线圈二端的转向导体,呈对接的电性导通,而供至少二层或二层以上的线圈层间的各扁平状线圈,形成连续的电性导通。
7.根据权利要求1所述电感元件的成型方法,其特征在于:该至少二层或二层以上的线圈层,在其表面分别设有二同向或反向卷绕的扁平状线圈,并在外环扁平状线圈二端分别设有转接导体、电极脚位,另一内环扁平状线圈二端分别设有二转接导体、电极脚位。
8.一种电感元件,包括至少一层或一层以上的线圈层及金属内芯,其特征在于:
该至少一层或一层以上的线圈层,分别在两个表面成型扁平状线圈,而线圈层的两个表面线圈内侧设有贯通的中心穿孔,且两个表面的线圈近中心穿孔的一端设有贯穿线圈层并呈电性导通的转接导体,两个表面的线圈远离中心穿孔的另一端,则分别设有对外传输信号的电极脚位;该金属内芯嵌置、定位于线圈层的中心穿孔中。
9.根据权利要求8所述的电感元件,其特征在于:该金属内芯与线圈层两个表面的扁平状线圈形成相互感应,而金属内芯呈环形状的非晶质金属内芯,则非晶质金属内芯是:铁基非晶、铁镍基非晶、钴基非晶或铁基纳米晶;且非晶质金属内芯则呈圆形状、环形状、矩形状、多边形状、中空框形状或几何形状的造型设计。
CN2011103010887A 2011-10-09 2011-10-09 电感元件及其成型方法 Pending CN103035394A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103010887A CN103035394A (zh) 2011-10-09 2011-10-09 电感元件及其成型方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103010887A CN103035394A (zh) 2011-10-09 2011-10-09 电感元件及其成型方法

Publications (1)

Publication Number Publication Date
CN103035394A true CN103035394A (zh) 2013-04-10

Family

ID=48022199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103010887A Pending CN103035394A (zh) 2011-10-09 2011-10-09 电感元件及其成型方法

Country Status (1)

Country Link
CN (1) CN103035394A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1126878A (zh) * 1994-06-21 1996-07-17 住友特殊金属株式会社 多层印刷线圈基板的制造方法及印刷线圈元件与印刷线圈基板
CN1925074A (zh) * 2005-08-29 2007-03-07 北京北方微电子基地设备工艺研究中心有限责任公司 电感耦合线圈及其电感耦合等离子体装置
CN101517665A (zh) * 2006-09-12 2009-08-26 库帕技术公司 用于磁性部件的低轮廓分层线圈和芯
JP3168976U (ja) * 2011-01-28 2011-07-07 弘▲ぎょう▼科技有限公司 インダクタ
US20110227689A1 (en) * 2007-11-29 2011-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method of Creating Spiral Inductor having High Q Value

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1126878A (zh) * 1994-06-21 1996-07-17 住友特殊金属株式会社 多层印刷线圈基板的制造方法及印刷线圈元件与印刷线圈基板
CN1925074A (zh) * 2005-08-29 2007-03-07 北京北方微电子基地设备工艺研究中心有限责任公司 电感耦合线圈及其电感耦合等离子体装置
CN101517665A (zh) * 2006-09-12 2009-08-26 库帕技术公司 用于磁性部件的低轮廓分层线圈和芯
US20110227689A1 (en) * 2007-11-29 2011-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method of Creating Spiral Inductor having High Q Value
JP3168976U (ja) * 2011-01-28 2011-07-07 弘▲ぎょう▼科技有限公司 インダクタ

Similar Documents

Publication Publication Date Title
JP5339398B2 (ja) 積層インダクタ
KR101121645B1 (ko) 평면형 트랜스포머
US8618902B2 (en) Laminated inductor
US20130321117A1 (en) Planar transformer and method of manufacturing the same
US20110050379A1 (en) Planar transformer
US20130038417A1 (en) Coil component and manufacturing method thereof
KR101838225B1 (ko) 듀얼 코어 평면 트랜스포머
CN110301019B (zh) 一种变压器及开关电源
JP2012195332A (ja) コモンモードノイズフィルタ
CN103545085A (zh) 一种双磁芯的差共模集成emi滤波器
US11120936B2 (en) Magnetic component module
CN204834882U (zh) 具有可调性的芯片型nfc天线
KR20160040446A (ko) 적층 인덕터
KR101838227B1 (ko) 공통 권선 평면 트랜스포머
KR101853129B1 (ko) 적층형 파워인덕터
US9041506B2 (en) Multilayer inductor and method of manufacturing the same
CN103035394A (zh) 电感元件及其成型方法
US20130069757A1 (en) Multilayered inductor and method of manufacturing the same
CN103943332A (zh) 一种多绕组输出平面变压器的绕组设计方法
TW201312604A (zh) 電感元件之成型方法
CN202110931U (zh) 平面变压器
CN103035395A (zh) 电感元件的成型方法
CN104332276A (zh) 多层立绕式电感器
CN213752297U (zh) 平面变压器
KR101883036B1 (ko) 적층 전자 부품 및 적층형 칩 안테나

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130410