CN103034598B

CN103034598B - 保存dma下行数据时写使能信号的处理方法及系统

Info

Publication number: CN103034598B
Application number: CN201110301838.0A
Authority: CN
Inventors: 冷永春; 胡胜发
Original assignee: Anyka Guangzhou Microelectronics Technology Co Ltd
Current assignee: Guangzhou Ankai Microelectronics Co.,Ltd.
Priority date: 2011-09-28
Filing date: 2011-09-28
Publication date: 2015-09-09
Anticipated expiration: 2031-09-28
Also published as: CN103034598A

Abstract

本发明适用于多媒体数据处理领域，提供了一种保存DMA下行数据时写使能信号的处理方法及系统。所述方法包括步骤：根据直接存储访问DMA需传输的总字节数信号和DMA传输起始地址信号确定辅助信号；根据时钟信号和DMA请求响应信号确定响应延迟信号；根据时钟信号、DMA请求信号以及数据下载控制信号确定下载数据首次标记；根据数据下载控制信号、辅助信号、响应延迟信号以及下载数据首次标记确定写使能信号。本发明实施例由于只需要确定辅助信号、响应延迟信号以及下载数据首次标记就能确定写使能信号，因此降低了电路复杂度，降低了生产成本。

Description

保存DMA下行数据时写使能信号的处理方法及系统

技术领域

本发明属于多媒体数据处理领域，尤其涉及保存DMA下行数据时写使能信号的处理方法及系统。

背景技术

直接存储访问(DMA)接口：

1.dma_req：dma_req共1位，DMA请求信号，高有效。当时钟触发沿时刻直接存储访问控制单元请求DMA数据传输时将dma_req拉高，当时钟触发沿时刻dma_ack为高时，直接存储访问控制单元将dma_req拉低。

2.dma_addr：dma_addr共32位，DMA传输起始地址信号，直接存储访问控制单元在拉高dma_red信号同时，发出dma_addr信号。

3.dma_cnt：dma_cnt共16位，本次DMA传输需要传输的总字节数，直接存储访问控制单元在拉高dma_req信号同时，发出dma_cnt信号。

4.dma_step：dma_step共32位。假定低16位值为X，高16位值为Y，DMA读取或写入X字节数据后需要在当前位置向后跳转Y字节地址再继续读取或写入X字节，如此反复，直到读取或写入完成dma_cnt字节。

5.dma_dir：dma_dir共1位，表示DMA传输的方向。0表示数据从直接存储访问控制单元传出即直接存储访问控制单元写出数据，1表示数据传入直接存储访问控制单元即直接存储访问控制单元读入数据。

6.dma_ack：dma_ack共1位，DMA请求响应信号，1表示直接存储访问控制单元的请求得到了响应，0表示未响应。

7.dma_udata：dma_udata为16位或32位，直接存储访问控制单元通过DMA写出的数据。

8.dma_urd：dma_urd共1位。若当前时钟触发沿时刻dma_urd为高，则在下个时钟触发沿时刻直接存储访问控制单元需提供对应的dma_udata。

9.dma_ddata：dma_ddata为16或32位，直接存储访问控制单元通过DMA读入的数据。若dma_ddata为16位，则DMA按照16位对齐方式读数据；若dma_ddata为32位，则DMA按照32位对齐方式读数据。

10.dma_dwr：dma_dwr共1位。若当前时钟触发沿时刻dma_dwr为高，则在当前时刻直接存储访问控制单元可以读取对应的dma_ddata。

11.clk：clk共1位。dma接口的同步时钟信号。

存储器的接口信号如下：

1.CEN：片选信号，共1位。

2.WEN：写使能信号，在本发明讨论内容中WEN共1位。

3.ADDR：读写地址信号，根据存储器容量的不同，ADDR位数可能会有不同。

4.D：写数据信号，位数与dma_ddata位数相同。

5.Q：写数据信号，位数与D位数相同。

6.CLK：存储器同步时钟信号，共1位。

在利用直接存储访问(Direct Memory Access，DMA)接口下载数据时，具体如图1所示，直接存储访问控制单元12从存放下载数据的数据存储单元11中读取数据，并把相关dma接口信号，如dma_cnt信号、dma_ddata信号等传递给转换电路单元13，该转换电路单元13计算写存储器的写数据、写地址、写使能信号，并把这些信号传递给存储器单元14，该存储器单元14根据写数据、写地址、写使能信号保存下载的数据。

其中，DMA数据宽度为16比特(或32比特)，对应的DMA下载数据dma_ddata也是按照16(或32)比特对齐的方式传递。保存到存储器时，存在一种常用的方式即根据DMA的起始地址和dma_ddata传递的次序，取dma_ddata的有效数据，每当凑齐16(或32)比特数据后，将该16(或32)比特数据保存到存储器中，但在下载的最后几个字节不足16(或32)比特时，同样保存到存储器中。本发明讨论的即为此种存储器保存方式。

对于上述存储器保存方式，现有技术中，计算存储器的写使能信号WEN比较复杂。如图2所示，写使能信号计算单元25根据数据总笔数计算单元21、已写数据笔数计算单元22、响应延迟信号计算单元23、下载数据首次标记计算单元24计算WEN。由于该方法需要增加16比特的寄存器来保存已写数据笔数，因此增加了电路的复杂度和增加了生产成本。

发明内容

本发明实施例提供了一种保存DMA下行数据时写使能信号的处理方法，旨在解决现有的写使能信号确定方法需要采用额外的寄存器来保存已写数据笔数，从而增加了电路复杂度和生产成本的问题。

本发明实施例是这样实现的，一种保存DMA下行数据时写使能信号的处理方法，所述方法包括下述步骤：

根据直接存储访问DMA需传输的总字节数信号和DMA传输起始地址信号确定辅助信号；

根据时钟信号和DMA请求响应信号确定响应延迟信号；

根据时钟信号、DMA请求信号以及数据下载控制信号确定下载数据首次标记；

根据数据下载控制信号、辅助信号、响应延迟信号以及下载数据首次标记确定写使能信号。

本发明实施例的另一目的在于提供保存DMA下行数据时写使能信号的处理系统，所述系统包括：

辅助信号确定单元，用于根据直接存储访问DMA需传输的总字节数信号和DMA传输起始地址信号确定辅助信号；

响应延迟信号确定单元，用于根据时钟信号和DMA请求响应信号确定响应延迟信号；

下载数据首次标记确定单元，用于根据时钟信号、DMA请求信号以及数据下载控制信号确定下载数据首次标记；

写使能信号确定单元，用于根据数据下载控制信号、辅助信号、响应延迟信号以及下载数据首次标记确定写使能信号。

在本发明实施例中，首先确定辅助信号、响应延迟信号以及下载数据首次标记，再根据上述确定的3个信号来确定写使能信号。其中，辅助信号根据直接存储访问DMA需传输的总字节数信号和DMA传输起始地址信号确定。由于只需要确定辅助信号、响应延迟信号以及下载数据首次标记就能确定写使能信号，因此降低了电路复杂度，降低了生产成本。

附图说明

图1是现有技术提供的利用DMA下载数据的结构框图；

图2是现有技术提供的写使能信号计算框图；

图3是本发明第一实施例提供的保存DMA下行数据时写使能信号的处理方法的流程图；

图4是本发明第二实施例提供的第一种写使能信号判断波形图；

图5是本发明第二实施例提供的第二种写使能信号判断波形图；

图6是本发明第二实施例提供的第三种写使能信号判断波形图；

图7是本发明第三实施例提供的保存DMA下行数据时写使能信号的处理系统的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例中，根据直接存储访问DMA需传输的总字节数信号和DMA传输起始地址信号确定辅助信号，再确定响应延迟信号以及下载数据首次标记，最后根据确定的辅助信号、响应延迟信号以及下载数据首次标记确定写使能信号。

本发明实施例提供了一种：保存DMA下行数据时写使能信号的处理方法及系统。

所述方法包括：根据直接存储访问DMA需传输的总字节数信号和DMA传输起始地址信号确定辅助信号；

根据时钟信号和DMA请求响应信号确定响应延迟信号；

所述系统包括：辅助信号确定单元，用于根据直接存储访问DMA需传输的总字节数信号和DMA传输起始地址信号确定辅助信号；

为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。

实施例一：

图3示出了本发明第一实施例提供的保存DMA下行数据时写使能信号的处理方法的流程图，在本实施例中，在确定辅助信号、响应延迟信号以及下载数据首次标记之后，根据上述确定的3个信号来确定写使能信号。详述如下：

在步骤S31中，根据直接存储访问DMA需传输的总字节数信号和DMA传输起始地址信号确定辅助信号。

在本实施例中，使用X[m:n]表示变量X第n比特位到第m比特位所构成的值。

其中，根据直接存储访问DMA需传输的总字节数信号和DMA传输起始地址信号确定辅助信号的步骤具体为：

A、根据DMA需传输的总字节数信号的最低位或最低2位和DMA传输起始地址信号的最低位或最低2位确定第一中间变量的值。

在本实施例中，使用dma_cnt表示本次DMA传输需要传输的总字节数，该dma_cnt共16位。直接存储访问控制单元12在拉高dma_req信号的同时，发出dma_cnt信号，其中，该dma_req为DMA请求信号，高有效。此外，本实施例使用dma_addr表示DMA传输起始地址信号，直接存储访问控制单元12在拉高dma_req信号同时，发出dma_addr信号。

如果dma_ddata为16位，则用tail_1[1:0]表示第一中间变量的值，dma_cnt[0]表示DMA需传输的总字节数信号的最低位，dma_addr[0]表示DMA传输起始地址信号的最低位，则第一中间变量的值为：

tail_1[1:0]＝dma_cnt[0]+dma_addr[0]。

如果dma_ddata为32位，则用tail_1[2:0]表示第一中间变量的值，dma_cnt[1:0]表示DMA需传输的总字节数信号的最低2位，dma_addr[1:0]表示DMA传输起始地址信号的最低2位，则第一中间变量的值为：

tail_1[2:0]＝dma_cnt[1:0]+dma_addr[1:0]。

B、根据第一中间变量的最低2位或最低3位确定第二中间变量的值。

在本实施例中，如果dma_ddata为16位，第一中间变量的低2位分别为tail_1[1]和tail_1[0]，第二中间变量的值为tail_2[1:0]，则tail_2[1:0]＝tail_1[1]+tail_1[0]。

如果dma_ddata为32位，第二中间变量的值为tail_2[1:0]，则tail_2[1:0]＝tail_1[2]+(|tail_1[1:0])，符号|表示按位或。

C、根据DMA传输起始地址信号的最低位或最低2位确定第三中间变量的值。

在本实施例中，当dma_ddata为16位时，若DMA传输起始地址信号的最低位为0，则第三中间变量的值为0，否则，第三中间变量的值为1。假设dma_addr[0]表示DMA传输起始地址信号的最低位，tail_3表示第三中间变量的值，则在dma_addr[0]＝0时，tail_3＝0，否则tail_3＝1。

当dma_ddata为32位时，若DMA传输起始地址信号的最低2位都为0，则第三中间变量的值为0，否则，第三中间变量的值为1。假设dma_addr[1:0]表示DMA传输起始地址信号的最低2位，tail_3表示第三中间变量的值，则在dma_addr[1:0]＝0时，tail_3＝0，否则tail_3＝1。

D、根据DMA读入数据的数据位数、第三中间变量以及第二中间变量确定辅助信号。

其中，根据DMA读入数据的数据位数、第三中间变量以及第二中间变量确定辅助信号的步骤具体为：

在DMA读入数据dma_ddata的位数为16位时，根据2倍第三中间变量的值与DMA需传输的总字节数信号的最低位之和确定第四中间变量的值，并在2倍第二中间变量的值小于第四中间变量的值，且DMA需传输的总字节数信号的第0比特位到第15比特位所构成的值与DMA传输起始地址信号的最低位之和大于2时，判定辅助信号为高，否则，判定辅助信号为低。在本实施例中，假设tail_3为第三中间变量的值，dma_cnt[0]为DMA需传输的总字节数信号的最低位，则第四中间变量的值为(tail_3×2+dma_cnt[0])；假设dma_cnt[15:0]为DMA需传输的总字节数信号的第0比特位到第15比特位所构成的值，dma_addr[0]表示DMA传输起始地址信号的最低位，则当DMA读入的数据dma_ddata为16位时，若下面公式：(tail_2[1:0]×2)＜(tail_3×2+dma_cnt[0])和dma_cnt[15:0]+dma_addr[0]＞2同时成立，则辅助信号need_ack_done信号为高，否则，need_ack_done信号为低。

在DMA读入数据dma_ddata的位数为32位时，根据4倍第三中间变量的值与DMA需传输的总字节数信号的低2位之和确定第五中间变量的值，并在4倍第二中间变量的值小于第五中间变量的值，且DMA需传输的总字节数信号的第0比特位到第15比特位所构成的值与DMA传输起始地址信号的低2位之和大于4时，确定辅助信号为高，否则，确定辅助信号为低。在本实施例中，假设tail_3为第三中间变量的值，dma_cnt[1:0]为DMA需传输的总字节数信号的低2位，则第五中间变量的值为(tail_3×4+dma_cnt[1:0])；假设dma_cnt[15:0]为DMA需传输的总字节数信号的第0比特位到第15比特位所构成的值，dma_addr[1:0]表示DMA传输起始地址信号的最低2位所构成的值，则当DMA读入的数据dma_ddata为32位时，若下面公式：

(tail_2[1:0]×4)＜(tail_3×4+dma_cnt[1:0])和dma_cnt[15:0]+dma_addr[1:0]＞4同时成立，则辅助信号need_ack_done信号为高，否则，need_ack_done信号为低。

在步骤S32中，根据时钟信号和DMA请求响应信号确定响应延迟信号。

本实施例中，开始工作前，将响应延迟信号dma_ack_d1初始化为0；开始工作后，在时钟上升沿时刻，将dma_ack_d1赋值为dma_ack，其中，该dma_ack为DMA请求响应信号。

在步骤S33中，根据时钟信号、DMA请求信号以及数据下载控制信号dma_dwr确定下载数据首次标记。

本实施例中，开始工作前，将下载数据首次标记first_dwr初始化为0；开始工作后，在时钟上升沿时刻，若DMA请求信号dma_req为高则first_dwr赋值为1，若dma_dwr信号为高则first_dwr赋值为0。

在步骤S34中，根据数据下载控制信号dma_dwr、辅助信号、响应延迟信号以及下载数据首次标记确定写使能信号。

在本实施例中，写使能信号为高时有效。

其中，根据dma_dwr、辅助信号、响应延迟信号以及下载数据首次标记确定写使能信号的步骤具体为：

1、当dma_dwr信号为高时，若满足以下任一个条件，则确定写使能信号为有效，否则，确定写使能信号为无效：

A、在下载数据首次标记为低时，判定写使能信号有效。

B、当DMA读入的数据为16位时，若DMA传输起始地址信号最低位为0，则判定写使能信号有效；当DMA读入的数据为32位时，若DMA传输起始地址信号最低两位都为0，则判定写使能信号有效。

C、当DMA读入的数据为16位时，若DMA传输起始地址信号最低位与DMA需传输的总字节数信号之和不大于2，则判定写使能信号为有效；当DMA读入的数据为32位时，DMA传输起始地址信号最低2位与DMA需传输的总字节数信号之和不大于4，则判定写使能信号有效。

2、当响应延迟信号为高且DMA请求响应信号为低时，若辅助信号为高，则判定写使能信号有效，若辅助信号为低，则判定写使能信号无效。

在本发明第一实施例中，首先确定辅助信号、响应延迟信号以及下载数据首次标记，再根据上述确定的3个信号来确定写使能信号。其中，辅助信号根据直接存储访问DMA需传输的总字节数信号和DMA传输起始地址信号确定。由于只需要确定辅助信号、响应延迟信号以及下载数据首次标记就能确定写使能信号，因此降低了电路复杂度，降低了生产成本。

实施例二：

为了更清楚地说明写使能信号的确定过程，下面以几个应用例进行说明。在本实施例中，假设DMA读入数据dma_ddata的位数为32位，写使能信号WEN高有效，则：

1、假设dma_cnt[15:0]为DMA需传输的总字节数信号的第0比特位到第15比特位所构成的值，dma_addr[1:0]表示DMA传输起始地址信号的低2位所构成的值，若dma_cnt[15:0]+dma_addr[1:0]≤4，或者dma_addr[1:0]＝0，则WEN与数据下载控制信号dma_dwr相等，在dma_dwr有效时，WEN有效，在dma_dwr无效时，WEN无效，具体如图4所示。

2、若dma_cnt[15:0]+dma_addr[1:0]＞4、dma_addr[1:0]不等于0以及辅助信号nee_ack_done为低，则在dma_dwr第一次为高时，WEN无效，但在其后的dma_dwr为高时，WEN有效，具体如图5所示。

3、当nee_ack_done信号为高时，若dma_dwr第一次为高，WEN无效，但其后的dma_dwr为高时，WEN有效；当nee_ack_done信号为高时，若响应延迟信号dma_ack_d1为高，且DMA请求响应信号dma_ack为低时，WEN有效，具体如图6所示。

实施例三：

图7示出了本发明第三实施例提供的保存DMA下行数据时写使能信号的处理系统的结构，为了便于说明，仅示出了与本发明实施例相关的部分。

该保存DMA下行数据时写使能信号的处理系统可以用于通过有线或者无线网络连接服务器的各种信息处理终端，例如掌上电脑、计算机、笔记本电脑、个人数字助理(Personal Digital Assistant，PDA)等，可以是运行于这些终端内的软件单元、硬件单元或者软硬件相结合的单元，也可以作为独立的挂件集成到这些终端中或者运行于这些终端的应用系统中，其中：

辅助信号确定单元71，用于根据直接存储访问DMA需传输的总字节数信号和DMA传输起始地址信号确定辅助信号。

进一步地，该辅助信号确定单元71包括：第一中间变量确定模块711、第二中间变量确定模块712、第三中间变量确定模块713以及辅助信号获取模块714。

第一中间变量确定模块711，用于根据DMA需传输的总字节数信号的最低位(dma_ddata为16位时)或最低2位(dma_ddata为32位时)和DMA传输起始地址信号的最低位(dma_ddata为16位时)或最低2位(dma_ddata为32位时)确定第一中间变量的值。在本发明实施例中，当dma_ddata为16位时，第一中间变量的值为DMA需传输的总字节数信号的最低位和DMA传输起始地址信号的最低位之和；当dma_ddata为32位时，第一中间变量的值为DMA需传输的总字节数信号的最低2位和DMA传输起始地址信号的最低2位之和。

第二中间变量确定模块712，用于根据第一中间变量最低2位或最低3位确定第二中间变量的值。在本发明实施例中，当dma_ddata为16位时，第二中间变量的值为第一中间变量的最低位与第一中间变量的第2低位之和；当dma_ddata为32位时，第二中间变量的值为第一中间变量的第3低位与第一中间变量最低2位按位与结果之和。

第三中间变量确定模块713，用于根据DMA传输起始地址信号最低位或最低2位确定第三中间变量的值。在本实施例中，当dma_ddata为16位时，若DMA传输起始地址信号的最低位为0，则第三中间变量的值为0，否则，第三中间变量的值为1；当dma_ddata为32位时，若DMA传输起始地址信号的最低2位为0，则第三中间变量的值为0，否则，第三中间变量的值为1。

辅助信号获取模块714，用于根据DMA读入数据的数据位数、第三中间变量以及第二中间变量确定辅助信号。

进一步地，该辅助信号获取模块714包括：第一辅助信号获取模块7141和第二辅助信号获取模块7142。

第一辅助信号获取模块7141，用于在DMA读入数据的数据位数为16位时，根据2倍第三中间变量的值与DMA需传输的总字节数信号的最低位之和确定第四中间变量的值，并在2倍第二中间变量的值小于第四中间变量的值，且DMA需传输的总字节数信号的第0比特位到第15比特位所构成的值与DMA传输起始地址信号的最低位之和大于2时，判定辅助信号为高，否则，判定辅助信号为低。

第二辅助信号获取模块7142，用于在DMA读入数据的数据位数为32位时，根据4倍第三中间变量的值与DMA需传输的总字节数信号的低2位之和确定第五中间变量的值，并在4倍第二中间变量的值小于第五中间变量的值，且DMA需传输的总字节数信号的第0比特位到第15比特位所构成的值与DMA传输起始地址信号的低2位之和大于4时，判定辅助信号为高，否则，判定辅助信号为低。

响应延迟信号确定单元72，用于根据时钟信号和DMA请求响应信号确定响应延迟信号。在本实施例中，工作前，首先将响应延迟信号初始化为0，在工作后，当时钟处于上升沿时，将响应延迟信号赋值为DMA请求响应信号。

下载数据首次标记确定单元73，用于根据时钟信号、DMA请求信号以及数据下载控制信号确定下载数据首次标记。在本实施例中，在工作前，将下载数据首次标记初始化为0，在工作后，当时钟处于上升沿时，若DMA请求信号dma_req为高则first_dwr赋值为1，若dma_dwr信号为高则first_dwr赋值为0。

写使能信号确定单元74，用于根据数据下载控制信号、辅助信号、响应延迟信号以及下载数据首次标记确定写使能信号。

进一步地，该写使能信号确定单元74包括：第一写使能信号获取模块741和第二写使能信号获取模块742。

第一写使能信号获取模块741，用于在数据下载控制信号为高时，若出现下载数据首次标记为低、DMA读入的数据为16位且DMA传输起始地址信号最低位为0、DMA读入的数据为32位且DMA传输起始地址信号最低两位都为0、DMA读入的数据为16位且DMA传输起始地址信号最低位与DMA需传输的总字节数信号之和不大于2、DMA读入的数据为32位且DMA传输起始地址信号最低两位与DMA需传输的总字节数信号之和不大于4的任一种，则判定写使能信号有效，否则判定写使能信号无效；

第二写使能信号获取模块742，用于在响应延迟信号为高且DMA请求响应信号为低时，若辅助信号为高，则判定写使能信号有效，否则，判定写使能信号无效。

在本发明第三实施例中，写使能信号确定单元74根据辅助信号确定单元71确定的辅助信号、响应延迟信号确定单元72确定的响应延迟信号以及下载数据首次标记确定单元73确定的下载数据首次标记获取写使能信号。由于只需要要确定辅助信号、响应延迟信号以及下载数据首次标记就能确定写使能信号，因此降低了电路复杂度，降低了生产成本。

本发明实施例中，根据直接存储访问DMA需传输的总字节数信号和DMA传输起始地址信号确定辅助信号，再确定响应延迟信号以及下载数据首次标记，最后根据确定的辅助信号、响应延迟信号以及下载数据首次标记确定写使能信号。由于只需要确定辅助信号、响应延迟信号以及下载数据首次标记就能确定写使能信号，不需要采用额外的寄存器来保存已写数据笔数，从而减少了电路复杂度以及生产成本。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.保存DMA下行数据时写使能信号的处理方法，其特征在于，所述方法包括下述步骤：

根据时钟信号和DMA请求响应信号确定响应延迟信号；

根据数据下载控制信号、辅助信号、响应延迟信号以及下载数据首次标记确定写使能信号；

所述根据直接存储访问DMA需传输的总字节数信号和DMA传输起始地址信号确定辅助信号的步骤具体为：

在DMA读入数据的数据位数为16位时，根据DMA需传输的总字节数信号的最低位和DMA传输起始地址信号的最低位确定第一中间变量的值；根据第一中间变量的最低2位确定第二中间变量的值；根据DMA传输起始地址信号的最低位确定第三中间变量的值；根据DMA读入数据的数据位数、第三中间变量以及第二中间变量确定辅助信号；

在DMA读入数据的数据位数为32位时，根据DMA需传输的总字节数信号的最低2位和DMA传输起始地址信号的最低2位确定第一中间变量的值；根据第一中间变量的最低3位确定第二中间变量的值；根据DMA传输起始地址信号的最低2位确定第三中间变量的值；根据DMA读入数据的数据位数、第三中间变量以及第二中间变量确定辅助信号；

所述根据DMA读入数据的数据位数、第三中间变量以及第二中间变量确定辅助信号的步骤具体为：

在DMA读入数据的数据位数为16位时，根据2倍第三中间变量的值与DMA需传输的总字节数信号的最低位之和确定第四中间变量的值，并在2倍第二中间变量的值小于第四中间变量的值，且DMA需传输的总字节数信号的第0比特位到第15比特位所构成的值与DMA传输起始地址信号的最低位之和大于2时，判定辅助信号为高，否则，判定辅助信号为低；

在DMA读入数据的数据位数为32位时，根据4倍第三中间变量的值与DMA需传输的总字节数信号的低2位之和确定第五中间变量的值，并在4倍第二中间变量的值小于第五中间变量的值，且DMA需传输的总字节数信号的第0比特位到第15比特位所构成的值与DMA传输起始地址信号的低2位之和大于4时，判定辅助信号为高，否则，判定辅助信号为低；

所述根据数据下载控制信号、辅助信号、响应延迟信号以及下载数据首次标记确定写使能信号的步骤具体为：

在数据下载控制信号为高时，若出现下载数据首次标记为低、DMA读入的数据为16位且DMA传输起始地址信号最低位为0、DMA读入的数据为32位且DMA传输起始地址信号最低两位都为0、DMA读入的数据为16位且DMA传输起始地址信号最低位与DMA需传输的总字节数信号之和不大于2、DMA读入的数据为32位且DMA传输起始地址信号最低2位与DMA需传输的总字节数信号之和不大于4的任一种，则判定写使能信号有效，否则判定写使能信号无效；

在响应延迟信号为高且DMA请求响应信号为低时，若辅助信号为高，则判定写使能信号有效，否则，判定写使能信号无效。

2.保存DMA下行数据时写使能信号的处理系统，其特征在于，所述系统包括：

写使能信号确定单元，用于根据数据下载控制信号、辅助信号、响应延迟信号以及下载数据首次标记确定写使能信号；

所述辅助信号确定单元包括：

第一中间变量确定模块，用于在DMA读入数据的数据位数为16位时，根据DMA需传输的总字节数信号的最低位和DMA传输起始地址信号的最低位确定第一中间变量的值；在DMA读入数据的数据位数为32位时，根据DMA需传输的总字节数信号的最低2位和DMA传输起始地址信号的最低2位确定第一中间变量的值；

第二中间变量确定模块，用于在DMA读入数据的数据位数为16位时，根据第一中间变量的最低2位确定第二中间变量的值；在DMA读入数据的数据位数为32位时，根据第一中间变量的最低3位确定第二中间变量的值；

第三中间变量确定模块，用于在DMA读入数据的数据位数为16位时，根据DMA传输起始地址信号的最低位确定第三中间变量的值；在DMA读入数据的数据位数为32位时，根据DMA传输起始地址信号的最低2位确定第三中间变量的值；

辅助信号获取模块，用于根据DMA读入数据的数据位数、第三中间变量以及第二中间变量确定辅助信号；

所述辅助信号获取模块包括：

第一辅助信号获取模块，用于在DMA读入数据的数据位数为16位时，根据2倍第三中间变量的值与DMA需传输的总字节数信号的最低位之和确定第四中间变量的值，并在2倍第二中间变量的值小于第四中间变量的值，且DMA需传输的总字节数信号的第0比特位到第15比特位所构成的值与DMA传输起始地址信号的最低位之和大于2时，判定辅助信号为高，否则，判定辅助信号为低；

第二辅助信号获取模块，用于在DMA读入数据的数据位数为32位时，根据4倍第三中间变量的值与DMA需传输的总字节数信号的低2位之和确定第五中间变量的值，并在4倍第二中间变量的值小于第五中间变量的值，且DMA需传输的总字节数信号的第0比特位到第15比特位所构成的值与DMA传输起始地址信号的低2位之和大于4时，判定辅助信号为高，否则，判定辅助信号为低；

所述写使能信号确定单元包括：

第一写使能信号获取模块，用于在数据下载控制信号为高时，若出现下载数据首次标记为低、DMA读入的数据为16位且DMA传输起始地址信号最低位为0、DMA读入的数据为32位且DMA传输起始地址信号最低两位都为0、DMA读入的数据为16位且DMA传输起始地址信号最低位与DMA需传输的总字节数信号之和不大于2、DMA读入的数据为32位且DMA传输起始地址信号最低2位与DMA需传输的总字节数信号之和不大于4的任一种，则判定写使能信号有效，否则判定写使能信号无效；

第二写使能信号获取模块，用于在响应延迟信号为高且DMA请求响应信号为低时，若辅助信号为高，则判定写使能信号有效，否则，判定写使能信号无效。