CN103021471B - 一种存储器及其存储方法 - Google Patents
一种存储器及其存储方法 Download PDFInfo
- Publication number
- CN103021471B CN103021471B CN201210568252.5A CN201210568252A CN103021471B CN 103021471 B CN103021471 B CN 103021471B CN 201210568252 A CN201210568252 A CN 201210568252A CN 103021471 B CN103021471 B CN 103021471B
- Authority
- CN
- China
- Prior art keywords
- sheet
- program area
- data field
- bus
- memorizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种存储器,包括为正常工作模式设置的片上程序区与片上数据区;片上程序区与片上数据区互换使能管脚,提供片上程序区与片上数据区互换的使能信号;片上地址编码器或地址仲裁器模块,接收使能信号并输出访问片上程序区的程序区总线和访问片上数据区的数据区总线;第一选择器,具有一接收使能信号的选择端、接收程序区总线的输入端、接收数据区总线的输入端,及连接至该片上程序区的输出端;及第二选择器,具有一接收使能信号的选择端、接收程序区总线的输入端、接收数据区总线的输入端,及连接至该片上数据区的输出端。本发明具有测试灵活、客户代码密度高等诸多优点。本发明还公开了一种存储器的存储方法。
Description
技术领域
本发明涉及芯片测试领域,尤其涉及一种存储器及其存储方法。
背景技术
相变存储器测试是非易失性闪存存储器测试的一项主要内容。图1是一独立式相变存储器8的结构示意图;其中片上程序区80是用只读存储器(ROM,ReadOnlyMemory)实现的,片上数据区82是用静态随机存储器(SRAM,StaticRandomAccessMemory)实现的;而存储器阵列84则由相变存储器(PCM,Phase-ChangeMemory)实现。微控制器内核86访问片上程序区80、片上数据区82和片上寄存器区88,并通过片上寄存器区88的输出来访问片上存储器阵列84。
事实上,片上程序区80通常选用ROM的原因是因为在封装和板级贴片的时候会在芯片上产生高温,而相变材料不耐高温,如果采用PCM的话,会使片上程序区80里的客户应用程序丢失。由于是只读存储器,一旦程序固化到用ROM做的片上程序区80中,片上程序区80里面的内容在封装后就固定了。这样导致的直接结果是:片上程序区80不灵活,固定的程序只能测试固定的功能。如果以后在客户使用过程中发现了生产时没有测试到的问题,工厂就不能通过更改片上程序区80中的程序来测试新的问题,必须重新设计和制造芯片,写入新的测试程序来测试问题。这必然会花费额外的人力、物力、财力,极大的降低效率。另一方面,片上程序区80中有一部分写了工厂的测试代码,只有剩下的一部分是客户可用的。这意味着客户实际能用的片上程序区80的大小将小于实际的片上程序区80大小,客户代码密度降低。其它类型的存储器也存在类似问题。
综上所述,在集成电路应用愈来愈广泛的前景下,如何克服存储器测试中存在的诸多问题,以提高测试灵活性和客户代码密度等亟需解决。
发明内容
本发明克服了现有技术中缺乏测试灵活性以及客户代码密度低等缺陷,提出了一种存储器及其存储方法。
本发明提出了一种存储器,包含微控制器内核,及为正常工作模式设置的片上程序区与片上数据区,所述微控制器内核可访问所述片上程序区与片上数据区;所述存储器进一步包含:
片上程序区与片上数据区互换使能管脚,其提供所述片上程序区与片上数据区互换的使能信号;
片上地址编码器或地址仲裁器模块,其接收所述使能信号并输出访问所述片上程序区的程序区总线和访问所述片上数据区的数据区总线;
第一选择器,其具有一接收使能信号的选择端、接收所述程序区总线的输入端、接收所述数据区总线的输入端,及连接至所述片上程序区的输出端;及
第二选择器,其具有一接收使能信号的选择端、接收所述程序区总线的输入端、接收所述数据区总线的输入端,及连接至所述片上数据区的输出端。
其中,当所述存储器进行测试时,所述使能管脚输出所述使能信号,测试程序将被下载到互换后的片上程序区;否则所述使能管脚悬空。
其中,输出所述使能信号时,如果所述使能管脚内部带下拉,则所述使能管脚置高;如果所述使能管脚内部带上拉,则所述使能管脚置低。
其中,如果所述存储器是独立式相变存储器,则为所述正常工作模式设置的所述片上程序区为只读存储器,所述片上数据区为静态随机访问存储器;如果所述存储器是嵌入式相变存储器,则为所述正常工作模式设置的所述片上程序区为相变存储器,所述片上数据区为静态随机访问存储器。
其中,当接收到所述使能信号后,所述片上地址编码器或者地址仲裁器模块将输出的所述程序区总线中的地址与控制总线和数据区总线中的地址与控制总线互换。
本发明还提出了一种存储器的存储方法,包含:
驱动所述使能管脚以产生所述使能信号;及
将测试程序将被下载到互换后的片上程序区。
其中,非测试时所述使能管脚悬空。
其中,为产生所述使能信号,如果所述使能管脚内部带下拉,将所述使能管脚置高;如果所述使能管脚内部带上拉,将所述使能管脚置低。
其中,如果所述存储器是独立式相变存储器,则为所述正常工作模式设置的所述片上程序区为只读存储器,所述片上数据区为静态随机访问存储器;如果所述存储器是嵌入式相变存储器,则为所述正常工作模式设置的所述片上程序区为相变存储器,所述片上数据区为静态随机访问存储器。
其中,当接收到所述使能信号后,所述片上地址编码器或者地址仲裁器模块将输出的所述程序区总线中的地址与控制总线和数据区总线中的地址与控制总线互换。
相较于现有技术,本发明的存储器及存储方法在需要时,如测试时可将片上程序区与数据区互换,从而可将测试程序下载至SRAM。避免了片上程序区使用ROM或PCM的缺点。从而具有测试灵活、客户代码密度高,不惧高温等诸多优点,提供了存储器的质量和稳定性。
附图说明
图1是一独立式相变存储器的结构示意图;
图2是根据本发明一实施例的存储器的结构示意图;
图3是根据本发明一实施的存储器的总线分配结构示意图;
图4是根据本发明一实施例的存储器的测试和应用流程图;
图5是根据本发明一实施例的嵌入式相变存储器的结构示意图。
具体实施方式
结合以下具体实施例和附图,对本发明作进一步的详细说明。实施本发明的过程、条件、实验方法等,除以下专门提及的内容之外,均为本领域的普遍知识和公知常识,本发明没有特别限制内容。
在芯片,如存储器大规模测试验证阶段,测试工厂会把某些大量测试代码下载到芯片的片上程序区里,由芯片内核执行测试代码,经寄存器输出而直接访问存储器阵列,而实现测试的目的。主要的测试内容包括读操作窗口冗余检测(ReadWindowBudget),相变存储器区老化测试,及数据保持性测试(dataretention)等。现有的片上程序区在材料选择上多为ROM或PCM,然这两种配置皆不尽人意。就采用ROM的片上程序区而言,其只读存储的特点导致片上程序区不灵活且客户代码密度低;而就采用PCM的片上程序区而言,由于相变材料不耐高温,在封装和板级贴片时候产生的高温可能造成片上程序区里的客户应用程序丢失。
根据本发明实施例的存储器及其存储方法通过在需要时,如测试时对片上程序区和片上数据区的配置区域进行互换,可解决上述问题。
图2是根据本发明一实施例的存储器200的结构示意图。如图2所示,该存储器200包含微控制器内核20、片上程序区22、片上数据区24、片上寄存器区26,及片上存储器阵列28。正常工作模式时,该片上程序区22由ROM实现,片上数据区24由SRAM实现;而存储器阵列28则由PCM实现。微控制器内核20可访问片上程序区22、片上数据区24和片上寄存器区26,并通过片上寄存器区26的输出来访问片上存储器阵列28。该存储器200进一步包含一个带上拉或者下拉的使能管脚29,用来提供片上程序区22和片上数据区24互换的使能信号。在非测试的使用期间,该管脚29悬空,不加载任何驱动,SRAM作为片上数据区24,ROM做片上程序区22正常使用。而在工厂测试的时候将该管脚置高(管脚内部带下拉)或将该管脚置低(管脚内部带上拉),使原来的片上程序区22由ROM转成片上数据区24的SRAM,原来的片上数据区24由SRAM转成片上程序区22的ROM。即,正常的ROM片上程序区22转为测试时的SRAM片上程序区23,正常的SRAM片上数据区24转为测试时的ROM片上数据区25。如此,工厂测试时即可在SRAM的程序区写测试程序供测试相变存储阵列28使用。
图3是根据本发明一实施的存储器的总线分配结构示意图。如图3所示,为互换片上ROM30和片上SRAM32的用途,微控制器内核20通过地址编码器或者地址仲裁器34输出不同的数据、地址和控制总线来分别访问片上程序区22、片上数据区24与片上寄存器区26。两个选择器(MUX)36、38,如两路选择器分别连到ROM30和SRAM32上。每一选择器36、38具有一第一输入S0、第二输入S1,及一选择端sel。用于访问片上程序区22的程序区总线(包含数据、地址和控制总线)和用于访问片上数据区24的数据区总线(包含数据、地址和控制总线)均提供至该两选择器36、38,分别连接至第一输入S0及第二输入S1。而片上程序区22与片上数据区24互换使能管脚29的输出则提供至各选择器36、38的选择端sel,以选择用程序区总线还是数据区总线来访问ROM30及SRAM32。该互换使能管脚29的输出也连至地址编码器或者地址仲裁器34,当该管脚29悬空无驱动时,地址编码器或者地址仲裁器34正常输出访问片上程序区22、片上数据区24和片上寄存器区26的总线,当该管脚29被置低(管脚内部上拉)或置高(管脚内部下拉)时,地址编码器或者地址仲裁器34会根据ROM30和SRAM32容量的大小重新输出访问片上程序区22和片上数据区24的总线。例如,对于32位的微控制器内核20,原来片上数据区(SRAM)24大小为8KB,片上程序区(ROM)22大小为32KB,则访问片上数据区总线上的地址总线为11位,访问片上程序区总线上的地址总线为13位。当互换发生后,访问片上数据区总线上的地址总线变为13位,访问片上程序区总线上的地址总线变为11位。而且由于ROM是只读的,SRAM可读可写,原来访问片上程序区和片上数据区总线中的控制总线也要互换。在工厂测试的时候,可以通过将片上程序区22和片上数据区24互换使能管脚29置高(管脚内部带下拉)或置低(管脚内部带上拉)选择将访问片上程序区22的数据、地址和控制总线连到SRAM32上,这样就可以写测试代码到SRAM32中对相变存储阵列28进行测试验证;而访问片上数据区24的数据、地址和控制总线连到ROM30上。在客户正常使用的时候,将该片上程序区22和片上数据区24互换使能管脚29悬空无驱动,访问片上数据区24的数据、地址和控制总线连到SRAM32上,访问片上程序区22的数据、地址和控制总线连到ROM30上;即可恢复正常的使用模式。
图4是根据本发明一实施例的存储器200的测试和应用流程图。在步骤41,当芯片需要测试时,那么将片上程序区22和片上数据区24互换使能管脚29置高(管脚内部带下拉)或者置低(管脚内部带上拉)。系统观察到该管脚29输出置高(管脚内部带下拉)或者置低(管脚内部带上拉),表明现在处于测试状态,则在步骤42连在SRAM32上的总线被选择器(MUX)38选择成访问片上程序区22的数据、地址和控制总线,连在ROM30上的总线被选择器(MUX)36选成访问片上数据区24的数据、地址和控制总线。即,ROM30用作片上数据区23,而SRAM32用作片上程序区22。如此,在步骤43中,测试程序员即可编写程序并下载到片上程序区22中,测试芯片的存储器阵列28。测试完成在步骤44将片上程序区22和片上数据区24互换使能管脚29悬空,使芯片处于正常使用状态方可交付客户。因而,在客户正常使用阶段,在步骤45连在SRAM32上的总线被选择器(MUX)38选择成默认的访问片上数据区24的数据、地址控制总线,连在ROM30上的总线被选择器(MUX)36选成默认访问片上程序区22的数据、地址和控制总线。如此在步骤46,客户即可正常使用此芯片。由于交付客户之前,可能进行多次测试,每次测试完成未必会将使能管脚29悬空,故图中步骤43、44之间未直接连接,这并不影响本发明的实质。
除上述的独立相变存储器,本发明还适用于其它的存储器,如嵌入式的相变存储器。与独立式相变存储器200测试芯片的存储器阵列28不同,嵌入式相变存储器测试的是片上程序区。
图5是根据本发明一实施例的嵌入式相变存储器300的结构示意图。如图5所示,该存储器300包含微控制器内核50、片上程序区52、片上数据区54,及片上寄存器区56;正常工作模式时,该片上程序区52由PCM实现,片上数据区54由SRAM实现。微控制器内核50可访问片上程序区52、片上数据区54和片上寄存器区56。同样,该相变存储器300进一步包含一个带内部上拉或者下拉的片上程序区52和片上数据区54互换的使能管脚59。在需要测试的时候,将该管脚59置高(管脚内部带下拉)或置低(管脚内部带上拉),则SRAM作为互换后的片上程序区53使用,PCM做互换后的片上数据区55使用,这样就可以在SRAM的片上程序区53写测试程序作为测试PCM(相变存储阵列)使用。而且可避免PCM作为片上程序区52在封装、贴片等过程中所受的高温。
在嵌入式相变存储器300做片上程序区52和片上数据区54互换的时候,其内部结构和独立式相变存储器200的片上程序区22和片上数据区24互换的结构示意图是一样的,所不同的只是对应片上程序区的ROM变成PCM。
本发明的保护内容不局限于以上实施例。在不背离发明构思的精神和范围下,本领域技术人员能够想到的变化和优点都被包括在本发明中,并且以所附的权利要求书为保护范围。
Claims (10)
1.一种存储器,其特征在于,包含微控制器内核,及为正常工作模式设置的片上程序区与片上数据区,所述微控制器内核可访问所述片上程序区与片上数据区;所述存储器进一步包含:
片上程序区与片上数据区互换使能管脚,其提供所述片上程序区与片上数据区互换的使能信号;
片上地址编码器或地址仲裁器模块,其接收所述使能信号并输出访问所述片上程序区的程序区总线和访问所述片上数据区的数据区总线;
第一选择器,其具有一接收使能信号的选择端、接收所述程序区总线的输入端、接收所述数据区总线的输入端,及连接至所述片上程序区的输出端;及
第二选择器,其具有一接收使能信号的选择端、接收所述程序区总线的输入端、接收所述数据区总线的输入端,及连接至所述片上数据区的输出端。
2.如权利要求1所述的存储器,其特征在于,当所述存储器进行测试时,所述使能管脚输出所述使能信号,测试程序将被下载到互换后的片上程序区;否则所述使能管脚悬空。
3.如权利要求2所述的存储器,其特征在于,输出所述使能信号时,如果所述使能管脚内部带下拉,则所述使能管脚置高;如果所述使能管脚内部带上拉,则所述使能管脚置低。
4.如权利要求1所述的存储器,其特征在于,如果所述存储器是独立式相变存储器,则为所述正常工作模式设置的所述片上程序区为只读存储器,所述片上数据区为静态随机访问存储器;如果所述存储器是嵌入式相变存储器,则为所述正常工作模式设置的所述片上程序区为相变存储器,所述片上数据区为静态随机访问存储器。
5.如权利要求1所述的存储器,其特征在于,当接收到所述使能信号后,所述片上地址编码器或地址仲裁器模块将输出的所述程序区总线中的地址与控制总线和数据区总线中的地址与控制总线互换。
6.一种存储器的存储方法,其特征在于,包含:
驱动片上程序区与片上数据区互换使能管脚,提供所述片上程序区与片上数据区互换的使能信号;及
将测试程序下载到互换后的片上程序区。
7.如权利要求6所述的存储方法,其特征在于,非测试时所述使能管脚悬空。
8.如权利要求6所述的存储方法,其特征在于,为产生所述使能信号,如果所述使能管脚内部带下拉,将所述使能管脚置高;如果所述使能管脚内部带上拉,将所述使能管脚置低。
9.如权利要求6所述的存储方法,其特征在于,如果所述存储器是独立式相变存储器,则为正常工作模式设置的所述片上程序区为只读存储器,所述片上数据区为静态随机访问存储器;如果所述存储器是嵌入式相变存储器,则为正常工作模式设置的所述片上程序区为相变存储器,所述片上数据区为静态随机访问存储器。
10.如权利要求6所述的存储方法,其特征在于,当接收到所述使能信号后,片上地址编码器或地址仲裁器模块将输出的程序区总线中的地址与控制总线和数据区总线中的地址与控制总线互换。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210568252.5A CN103021471B (zh) | 2012-12-24 | 2012-12-24 | 一种存储器及其存储方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210568252.5A CN103021471B (zh) | 2012-12-24 | 2012-12-24 | 一种存储器及其存储方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103021471A CN103021471A (zh) | 2013-04-03 |
CN103021471B true CN103021471B (zh) | 2016-08-03 |
Family
ID=47969980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210568252.5A Active CN103021471B (zh) | 2012-12-24 | 2012-12-24 | 一种存储器及其存储方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103021471B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104701204B (zh) * | 2014-12-31 | 2018-03-09 | 南昌市科陆智能电网科技有限公司 | Sram芯片引脚焊接不良的检测方法及系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1300762A1 (de) * | 2001-08-21 | 2003-04-09 | Alcatel | Integrierte Schaltung mit externem Speicher |
CN101727989A (zh) * | 2008-10-16 | 2010-06-09 | 付建云 | 一种nand flash存储芯片测试系统 |
CN202110529U (zh) * | 2011-04-08 | 2012-01-11 | 苏州市易德龙电器有限公司 | 一种容错固态非易失存储设备及多通道容错存储设备 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19711478A1 (de) * | 1997-03-19 | 1998-10-01 | Siemens Ag | Integrierte Schaltung und Verfahren zum Testen der integrierten Schaltung |
-
2012
- 2012-12-24 CN CN201210568252.5A patent/CN103021471B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1300762A1 (de) * | 2001-08-21 | 2003-04-09 | Alcatel | Integrierte Schaltung mit externem Speicher |
CN101727989A (zh) * | 2008-10-16 | 2010-06-09 | 付建云 | 一种nand flash存储芯片测试系统 |
CN202110529U (zh) * | 2011-04-08 | 2012-01-11 | 苏州市易德龙电器有限公司 | 一种容错固态非易失存储设备及多通道容错存储设备 |
Also Published As
Publication number | Publication date |
---|---|
CN103021471A (zh) | 2013-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105474319B (zh) | 用于配置混合存储器模块的存储器的i/o的设备及方法 | |
CN105359120B (zh) | 使用双phy来支持多个pcie链路宽度的存储器和控制器 | |
CN106598480B (zh) | 具有接口控制机制的电子系统及其操作方法 | |
CN109669729B (zh) | 一种处理器的启动引导方法 | |
US11675716B2 (en) | Techniques for command bus training to a memory device | |
US9916105B1 (en) | Page management for data operations utilizing a memory device | |
CN103985404A (zh) | 多个独立的串行链接存储器 | |
US20160246514A1 (en) | Memory system | |
CN101438253A (zh) | 写入和配置闪速存储器 | |
CN205670293U (zh) | 一种数据存储系统 | |
CN106569481B (zh) | 一种fpga重构装置和方法 | |
CN107408019A (zh) | 用于提高对非易失性存储器中的缺陷的抗干扰性的方法和装置 | |
TW201711028A (zh) | 記憶體系統 | |
CN114661655B (zh) | 一种星载测控数传一体机fpga程序在轨重构系统及方法 | |
CN102169463A (zh) | 一种基于iic总线的制造信息的获取方法和设备 | |
CN103903651A (zh) | 双线串行端口内建自测电路及其通讯方法 | |
JP7279258B2 (ja) | 限られた数の試験ピンを使用するメモリデバイスを試験する方法およびその方法を使用するメモリデバイス | |
KR20220042947A (ko) | 간단해진 빌트-인 셀프-리페어 로직을 갖는 메모리 컨트롤러 및 그 동작 방법과, 그 메모리 컨트롤러를 포함하는 메모리 시스템 | |
CN103021471B (zh) | 一种存储器及其存储方法 | |
CN103310849B (zh) | 测试电路、存储器系统以及存储器系统的测试方法 | |
CN104094357A (zh) | 执行并行存储测试的装置和方法 | |
CN108139993B (zh) | 内存装置、内存控制器、数据缓存装置及计算机系统 | |
CN101339812B (zh) | 存储装置测试设备 | |
CN105825898B (zh) | 动态存储器测试装置及其测试方法 | |
CN1321374C (zh) | 测试具有通用串行总线接口的存储装置的方法及存储装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |