CN103018753A - 一种gps信号数字相关器 - Google Patents

Abstract

本发明公开一种GPS信号数字相关器，包括本地C/A码发生器、数据输入接口、接收C/A码寄存器、16个相关值计算单元、相关值存储器地址发生器、时钟输入接口、64分频器和接收C/A码计数器；各相关值计算单元均包括依次连接的本地C/A码存储器地址发生器、本地C/A码存储器、数字加减法器和相关值存储器，本地C/A码发生器连接各本地C/A码存储器；接收C/A码寄存器连接数据输入接口和各数字加减法器；所述相关值存储器地址发生器分别连接相关值存储器和本地C/A码存储器地址发生器。此结构可达到在信号捕获过程中资源消耗少、捕获时间短且捕获结果精确的效果。

Description

一种GPS信号数字相关器

技术领域

本发明涉及GPS卫星定位及导航技术，特别涉及一种用于信号捕获的数字相关器。

背景技术

GPS（Global Positioning System），即全球定位系统，又称全球卫星定位系统。GPS是20世纪70年代由美国海陆空三军联合研制的新一代卫星导航定位系统，它主要用于为海、陆、空三大领域提供实时、全天候和全球性的导航服务。

目前，我们有一套中国自行研制开发的全球卫星定位与通信系统——“北斗”卫星导航系统。它由空间段、控制段和用户段三部分组成，用户端包含了军用与民用用户设备，如接收机。为了更好地为用户提供导航服务，对接收机的研制就成为了GPS研究中的一个重要组成部分。为了保护国家利益，美国政府限制其他国家发展制造生产GPS接收机专用集成芯片这方面的技术，同时对于GPS接收机芯片的出口又有着严格的限制政策。鉴于这种情况，我国对于GPS接收机的研制就显得尤为迫切和必要。

GPS接收机的核心技术之一就是对信号的捕获与跟踪技术的研究，这也是影响接收机性能的主要因素。目前有三种基于软件定义的GPS信号捕获方法：串行搜索捕获，并行频率搜索捕获，并行码相位搜索捕获，以下将分别介绍。

现有串行搜索捕获电路中包括2个不同的扫描过程：步长为500Hz，载波频率范围为1F±10kHz的频率搜索和遍历1023中不同码相位搜索过程，搜索需要经过的次数为 $1023\×(2\×\frac{10000}{500}+1)=1023\×41=41943,$ 所需的搜索时间为41943ms，耗时太长。

现有的并行频率搜索捕获电路中将接收信号与本地伪码序列相乘，将得到的结果经傅里叶变换转换为频域信号，完成一次搜索所需的时间为1023ms。

现有的并行码相位搜索捕获电路中将接收信号与本地产生的载波信号相乘，经傅里叶变换后与经傅里叶变换的本地伪码相乘，再经傅里叶逆变换转换为时域信号，完成一次搜索所需的时间为41ms。虽然相比串行搜索时间相对减少，但因为电路中加入傅里叶变换与傅里叶逆变换，而增加了电路的复杂性，且大大增加了资源消耗。

综上分析，传统的GPS信号捕获方式均存在着耗时长、电路复杂、运算量大、资源消耗多的不足，有待改进。

发明内容

本发明的目的，在于提供一种GPS信号数字相关器，其可达到在信号捕获过程中资源消耗少、捕获时间短且捕获结果精确的效果。

为了达成上述目的，本发明的解决方案是：

一种GPS信号数字相关器，包括一个本地C/A码发生器、一个数据输入接口、一个接收C/A码寄存器、16个相关值计算单元、一个相关值存储器地址发生器、一个时钟输入接口、一个64分频器和一个接收C/A码计数器；各相关值计算单元均包括依次连接的本地C/A码存储器地址发生器、本地C/A码存储器、数字加减法器和相关值存储器，所述本地C/A码发生器分别连接16个相关值计算单元中的本地C/A码存储器，将本地C/A码发生器产生的C/A码存储在本地C/A码存储器中；所述接收C/A码寄存器的输入端连接数据输入接口，输出端分别连接各相关值计算单元中的数字加减法器；所述相关值存储器地址发生器分别连接16个相关值计算单元中的相关值存储器和本地C/A码存储器地址发生器，所述相关值存储器地址发生器还分别连接时钟输入接口的输出端和64分频器的输入端，所述64分频器的输出端连接接收C/A码计数器，而所述接收C/A码计数器的输出端则分别连接各相关值计算单元中的本地C/A码存储器地址发生器。

上述本地C/A码存储器有1023个存储单元，每个存储单元存储一个码片，将本地C/A码发生器产生的C/A码存储在本地C/A码存储器中。在本发明的电路中，只需产生一次本地C/A码，存储在本地C/A码存储器中的C/A码对任何卫星的搜索都不需要再改变其中的存储值，相对于传统的三种搜索捕获电路，本发明能使搜索时更方便快捷。

上述本地C/A码存储器地址发生器是10位二进制地址发生器，分别与本地C/A码存储器、相关值存储器地址发生器、接收C/A码计数器连接，将相关值存储器地址发生器产生的地址值、接收C/A码计数器的计数值、对应其所在相关值计算单元的编号与64的乘积值，三个数值相加，得到的和值再对1023取模，便得到最终的地址值，该地址值用于对本地C/A码存储器的1023个存储单元寻址。

上述相关值存储器是一个具有64个存储单元的双口RAM。

上述相关值存储器地址发生器是6位二进制地址选择器，同时对各相关值计算单元中的相关值存储器的64个存储单元寻址。

本发明中，16个相关值计算单元并行运行的同时，每个相关值计算单元都在独立串行完成对64个不同码相位的相关运算，相对于传统的并行搜索捕获电路而言，本发明大大简化了电路的复杂性，但又能快速准确地进行搜索捕获。

采用上述方案后，本发明进行卫星信号的捕获，进行全码捕获，与并行频率空间搜索捕获方法相比，降低了电路的复杂度，减少了资源消耗，与串行搜索捕获方法相比，减少了时间消耗，保证了能在一个C/A码周期内获取一个多普勒频移下的C/A码相位。

附图说明

图1是本发明的整体架构图；

图2是本发明中本地C/A码存储器内部的存储单元分布图；

图3是本发明中相关值存储器内部的存储单元分布图；

图4是本发明中本地C/A码存储器地址发生器原理示意图。

具体实施方式

以下将结合附图，对本发明的技术方案进行详细说明。

如图1所示，本发明提供一种GPS信号数字相关器，包括一个本地C/A码发生器、一个数据输入接口、一个接收C/A码寄存器、16个相关值计算单元、一个相关值存储器地址发生器、一个时钟输入接口、一个64分频器和一个接收C/A码计数器，以下分别介绍。

各相关值计算单元均包括一个本地C/A码存储器、一个数字加减法器、一个相关值存储器和一个本地C/A码存储器地址发生器，且在各相关值计算单元中，本地C/A码存储器地址发生器、本地C/A码存储器、数字加减法器、相关值存储器依次连接。其中，本地C/A码发生器分别连接各相关值计算单元中的本地C/A码存储器，本地C/A码存储器有1023个存储单元，配合图2所示，每个存储单元存储一个码片，将本地C/A码发生器产生的C/A码存储在本地C/A码存储器中；配合图3所示，相关值存储器是一个双口RAM，有64个存储单元，每个存储单元为22位二进制数据宽度，所述接收C/A码寄存器的输入端连接数据输入接口，输出端分别连接16个相关值计算单元中的数字加减法器，该接收C/A码寄存器的数据宽度可根据实际需要确定，本实施例中设定为8位二进制数据宽度；每接收到一个C/A码，数字加减法器会将接收C/A码寄存器、本地C/A码存储器送入的数据进行相关运算，然后送入相关值存储器，再与相关值存储器中的数值累加，将累加后的数据再存回相关值存储器中；如图4所示，本地C/A码存储器地址发生器是一个10位二进制地址发生器，分别与本地C/A码存储器、相关值存储器地址发生器、接收C/A码计数器连接，用于将相关值存储器地址发生器产生的地址值、接收C/A码计数器的计数值、对应其所在相关值计算单元的编号与64的乘积值，三个数值相加，得到的和值再对1023取模，便得到最终的地址值，该地址值用于对本地C/A码存储器的1023个存储单元寻址，其中，接收C/A码计数器的计数范围从0到1022，10位二进制数据宽度。

相关值存储器地址发生器是一个6位二进制地址选择器，用于同时对16个相关值存储器的64个存储单元寻址，其地址刷新速率为GPS C/A码速率的64倍，即为1.023MHz×64=65.472MHz，通过时钟输入接口从外部接入，在时钟驱动下自动协同工作。所述相关值存储器地址发生器分别连接16个相关值计算单元中的相关值存储器，还连接64分频器，而所述64分频器的输出端连接接收C/A码计数器。

根据本发明，每个相关值存储器能够存储64个相关值，16组相关器同时工作，在GPS信号的C/A码一个码序列周期内，即1ms内计算出一个多普勒频移下的1023个相关值，成功捕获一颗卫星的最长时间为多普勒频移次数×1ms。

根据本发明，输入信号为经AD采样的8位AD采样数据，本地码为1位二进制数据（0或1），相关值存储器的存储位宽为22位，它们在数字加减法器5中进行累加。

根据本发明，将本地C/A码即时码输入作为数字加减法器的使能端，输入为1时，将相关值存储器存储单元中数据与接收C/A码寄存器的输出相加，输入为0时，将相关值存储器存储单元中数据与接收C/A码寄存器的输出相减，运算后的结果送入相关值存储器的存储单元，通过此方法将输入信号与本地码做乘积运算转变为加减法运算。

以下将结合具体实例，说明本发明在GPS卫星信号捕获中的应用，在捕获过程中，可同时设置多个通道，对多颗卫星进行同时捕获。

所述的捕获方法包括以下几个步骤：

步骤一：设置多普勒频移搜索次序及产生本地C/A码；

具体包括以下几个步骤：

（1）卫星载波频率经过下变频器进行混频后得到中频信号，由卫星与接收机相对运动情况，设置多普勒频移的搜索次序，多普勒频移搜索次数。搜索次数最多包括41个多普勒频点，搜索次序为{-5，5，-4.5,4.5，……，-0.5,0.5,0，-5.5,5.5，……，-9.5,9.5，-10,10}，在相对运动速度较慢的情况下，可设置21个多普勒频点，搜索次序为{-2.5,2.5，-2，2，……，-0.5,0.5,0，-3,3，……，-4.5,4.5，-5，5}搜索步长为0.5，单位为KHz。

（2）由本地C/A码发生器2产生本地C/A码同时存入16个本地C/A码存储器中，每个寄存器中存有本地产生的1023个码片信号，16个寄存器相互独立。

步骤二：对GPS信号进行捕获，针对不同的多普勒频移搜索得到多组C/A码相位及多普勒频移；

具体包括以下几个步骤：

(1)将接收C/A码寄存器中的C/A码每个码片信号记为d_x，将本地C/A码存储器中的C/A码每个码片信号记为D_y，如图2所示，其中x，y=0,1,2,3，……1022。

i：如图3所示，对于第一个相关值存储器中的64个单元，由相关值存储器地址发生器输出地址对其进行寻址，存储情况如下：

①将接收到第一个C/A数据存入接收C/A码寄存器的信号d₀，将其送入数字加减法器；此时相关值存储器地址发生器的地址值为0，接收C/A码计数器为0；第一个相关值计算单元的编号也为0，则三者之和也为0；从而本地C/A码存储器地址发生器产生的地址值为0，选中本地C/A码存储器中的第1个码片信号D₀；相关值存储器地址发生器的输出地址值也为0，从而选中第一个相关值存储器的第1个单元R₀，将数据d₀、D₀、R₀送入数字加减法器进行相关运算后再存入R₀中；当相关值存储器地址发生器在时钟输入接口的65.472MHz时钟驱动下加1后，则选中本地C/A码存储器中的第2个码片信号D₁，及第一个相关值存储器的第2个单元R₁，将数据d₀、D₁、R₁送入数字加减法器进行相关运算后再存入R₁中，依此类推，当相关值存储器地址发生器产生地址值为63时，选中本地C/A码存储器中的第64个码片信号D₆₃，及第一个相关值存储器的第64个单元R₆₃，将数据d₀、D₆₃、R₆₃送入数字加减法器进行相关运算后再存入R₆₃中。在此过程中只相关值存储器地址发生器的地址值从0一直增加到63；而接收C/A码计数器的时钟信号是时钟输入接口输入65.472MHz时钟信号经过64分频器分频后的时钟，所以在此过程中接收C/A码计数器的计数值不发生变化。

②在第二个C/A码数据d₁送入接收C/A码寄存器时，相关值存储器地址发生器的地址值重新归0，接收C/A码计数器的计数值增加为1，第一个相关值计算单元的编号也为0，经过计算本地C/A码存储器地址发生器产生的地址值为1，从而选中本地C/A码存储器中的第2个码片信号D₁，及第一个相关值存储器的第1个单元R₀，将数据d₁、D₁、R₀送入数字加减法器进行相关运算后再存入R₀中；相关值存储器地址发生器的地址值自动加1后，经过计算本地C/A码存储器地址发生器产生的地址值为2，选中本地C/A码存储器中的第3个码片信号D₂，及第一个相关值存储器的第2个单元R₁，将数据d₁、D₂、R₁送入数字加减法器进行相关运算后再分别存入R₁中；依此类推，当相关值存储器地址发生器地址值输出为63时，与接收C/A码计数器的计数值相加为64，选中本地C/A码存储器中的第65个码片信号D₆₄，及第一个相关值存储器的第64个单元R₆₃，将数据d₁、D₆₄、R₆₃送入数字加减法器进行相关运算后再存入R₆₃中。

③依上类推，在第1023个C/A码d₁₀₂₂存入接收C/A码寄存器时，相关值存储器地址发生器的地址值重新归0，接收C/A码计数器为计数值为1022，经过计算本地C/A码存储器地址发生器产生的地址值为1022，选中本地C/A码存储器中的第1022个码片信号D₁₀₂₂，及第一个相关值存储器的第1个单元R₀，将数据d₁₀₂₂、D₁₀₂₂、R₀送入数字加减法器进行相关运算后再存入R₀中；相关值存储器地址发生器的地址值自动加1后，与接收C/A码计数器的计数值进行计算，得到结果为0，则选中本地C/A码存储器中的第1个码片信号D₀，及第一个相关值存储器的第2个单元R₁，将数据d₁₀₂₂、D₀、R₁送入数字加减法器进行相关运算后再存入R₁中；依此类推，相关值存储器地址发生器输出为63时，与接收C/A码计数器计算后得到地址值为62，则选中本地C/A码存储器中的第63个码片信号D₆₂，及第一个相关值存储器的第64个单元R₆₃，将数据d₁₀₂₂、D₆₂、R₆₃送入数字加减法器进行相关运算后再存入R₆₃中。

④由上综述，可以推导出第一个相关值存储器中各单元值的表达式为：

.....

$R_0=\underset{n=0}{\overset{1022}{\mathrm{\Σ}}}{d}_n{D}_{n\mathrm{mod}1023}$

$R_1=\underset{n=0}{\overset{1022}{\mathrm{\Σ}}}{d}_n{D}_{(n+1)\mathrm{mod}1023}$

$R_{63}=\underset{n=0}{\overset{1022}{\mathrm{\Σ}}}{d}_n{D}_{(n+63)\mathrm{mod}1023}$

从而可以得出相关值存储器中每个存储单元的值，就是不同C/A码相位的相关值，每个相关值对应的接收C/A码与本地C/A码的相位差为0-63个码片时间。

ii：对于第2-16个RAM存储器，每个相关值存储器中的64个存储单元都同样存有64个不同C/A码相位的相关值,每个相关值对应的接收C/A码与本地C/A码的相位差为64-1022码片时间。当输入信号的一个C/A码周期结束后，将1023个码相关值中的最大相关值记为P₁及其对应的码相位，记为P₁N_j，j=1,2,3……1023。

（2）获取第i个多普勒频移处C/A码中不同码相位的最大相关值P_i及P_i所对应的C/A码相位P_iN_j。

步骤三：对每组结果进行比较分析，得到最终的C/A码相位和多普勒频移；

具体包括以下几个步骤：

（1）将41个多普勒频移下的C/A码相关值P_i进行比较，看是否能得到一个明显的峰值，如果得到明显峰值，峰值所对应的多普勒频移和码相位都已知，说明卫星被捕获，此后返回步骤一，依以上三个步骤进行对下一颗卫星的捕获。

（2）若比较分析后没有一个明显的峰值，则说明此卫星不可见。

综上，本发明利用了串行和并行搜索方法的优点，避开两者的缺点，在电路结构上采用16个相关值计算单元同时独立工作，既缩短了搜索时间，也去除了并行搜索中的傅里叶变换和傅里叶逆变换，简化了并行搜索的复杂性，并减少了资源消耗，本电路结构与传统并行并行频率搜索捕获电路结构相比，资源消耗的减少约一半，时间消耗相当。

以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (5)

1.一种GPS信号数字相关器，其特征在于：包括一个本地C/A码发生器、一个数据输入接口、一个接收C/A码寄存器、16个相关值计算单元、一个相关值存储器地址发生器、一个时钟输入接口、一个64分频器和一个接收C/A码计数器；各相关值计算单元均包括依次连接的本地C/A码存储器地址发生器、本地C/A码存储器、数字加减法器和相关值存储器，所述本地C/A码发生器分别连接16个相关值计算单元中的本地C/A码存储器，将本地C/A码发生器产生的C/A码存储在本地C/A码存储器中；所述接收C/A码寄存器的输入端连接数据输入接口，输出端分别连接各相关值计算单元中的数字加减法器；所述相关值存储器地址发生器分别连接16个相关值计算单元中的相关值存储器和本地C/A码存储器地址发生器，所述相关值存储器地址发生器还分别连接时钟输入接口的输出端和64分频器的输入端，所述64分频器的输出端连接接收C/A码计数器，而所述接收C/A码计数器的输出端则分别连接各相关值计算单元中的本地C/A码存储器地址发生器。

2.如权利要求1所述的一种GPS信号数字相关器，其特征在于：所述本地C/A码存储器有1023个存储单元，每个存储单元存储一个码片，将本地C/A码发生器产生的C/A码存储在本地C/A码存储器中。

3.如权利要求2所述的一种GPS信号数字相关器，其特征在于：所述本地C/A码存储器地址发生器是10位二进制地址发生器，分别与本地C/A码存储器、相关值存储器地址发生器、接收C/A码计数器连接，将相关值存储器地址发生器产生的地址值、接收C/A码计数器的计数值、对应其所在相关值计算单元的编号与64的乘积值，三个数值相加，得到的和值再对1023取模，便得到最终的地址值，该地址值用于对本地C/A码存储器的1023个存储单元寻址。

4.如权利要求1所述的一种GPS信号数字相关器，其特征在于：所述相关值存储器是一个具有64个存储单元的双口RAM。

5.如权利要求4所述的一种GPS信号数字相关器，其特征在于：所述相关值存储器地址发生器是6位二进制地址选择器，同时对各相关值计算单元中的相关值存储器的64个存储单元寻址。

Images