CN102999742A

CN102999742A - Cpu卡读卡器

Info

Publication number: CN102999742A
Application number: CN2012104850364A
Authority: CN
Inventors: 王涌; 张荣典; 冯敏航
Original assignee: HANGZHOU CEWANG TECHNOLOGY Co Ltd
Current assignee: HANGZHOU CEWANG TECHNOLOGY Co Ltd
Priority date: 2012-11-23
Filing date: 2012-11-23
Publication date: 2013-03-27

Abstract

一种CPU卡读卡器，包括电源电路、微处理器、感应天线和读写电路、JTAG接口电路、蜂鸣器电路、韦根信号电路；感应天线和读写电路包括非接触式集成读写芯片MFRC522、MFRC522型天线；韦根信号电路包括三态缓冲器74HC244和瞬态抑制二极管SMBJ18CA，三态缓冲器74HC244用于增强微处理器输出的韦根信号强度，74HC244的输入端口A1、A2连接微处理器PA0、PA1端口，输出端口Y1,Y2连接接口CN1，通过外围电路与外部主控制板连接，韦根信号电路用于双频读卡器与主控制板的数据通信。本发明能够实现多卡类型读写的读卡器装置，以便对原卡类型与CPU类型卡都能读写。

Description

CPU卡读卡器

技术领域

本发明涉及集成射频CPU卡读卡器装置，尤其是针对符合ISO14443协议CPU卡规范的手机射频SIM卡，为射频卡应用尤其是手机射频SIM卡应用提供终端读写功能。

背景技术

传统的射频卡读卡器针对频段区包括高频与中频射频卡。高频射频卡主要为915MHz、2.4GHz，应用于需要较短的读写距离和高读写速度的场合。中频射频卡频率主要应用13.56MHz，中频系统用于门禁控制、消费、公交和需传送大量数据的应用系统，在当前射频卡业务中得到广泛应用；其中使用13.56MHz波段的手机射频SIM卡广泛应用在移动支付业务中。

在现有情况下，传统的射频IC卡也存在存储空间小，应用扇区不容易规划缺点的影响，限制移动支付多领域业务的集成。针对移动支付对射频卡安全性、存储空间、空间规划的要求，CPU卡在输入输出接口、安全逻辑、加密解密协处理的特殊设计，极大加强数据的安全性与可靠性要求。CPU卡对存储空间以文件系统方式进行访问，大大改善智能卡的交互界面，使智能卡更易于管理和访问控制。目前，电信领域的SIM卡（移动电话身份识别卡）多应用集成，及金融领域的信用卡已成为CPU卡应用的几大领域。

随着CPU卡应用领域的扩展与进步，原有应用在金融、门禁、公交、计算机系统、手机支付、消费支付等领域的读卡终端，需要针对CPU卡规范进行硬软件的升级，同时需要兼容原有射频卡规范。

发明内容

为了克服已有CPU卡的不能兼容射频卡规范和CPU卡规范的不足，本发明提供一种CPU卡读卡器，能够实现多卡类型读写的读卡器装置，以便对原卡类型与CPU类型卡都能读写。

本发明解决其技术问题所采用的技术方案是：

一种CPU卡读卡器，包括电源电路、微处理器、感应天线和读写电路、JTAG接口电路、蜂鸣器电路、韦根信号电路；其中，

所述的电源电路包括USB接口电路和+5V转+3.3V电源电路；

所述的微处理器包括基于ARM体系的32位处理器STM32F103R8、时钟信号发生电路和复位电路；

所述的JTAG接口电路为读卡器调试接口，用于对下位机微处理器软件进行调试；

所述的蜂鸣器电路包括信号放大电路及蜂鸣器，用于读卡器对射频卡识别通知和错误状态报警；

所述的感应天线和读写电路包括非接触式集成读写芯片MFRC522、MFRC522型天线，2.4GHz读写模块SNHM100及PSAM接口，所述非接触式集成读写芯片MFRC522通过模拟SPI接口与微处理器进行串行数据通信，MFRC522引脚TX1、TX2和TVSS连接所述天线，驱动所述天线与ISO 14443A型卡和应答机通信，同时提供解调与译码电路处理兼容型卡与应答机信号；PSAM型接口CON10，用于与接触式CPU卡连接，所述的2.4GHz读写模块为使用2.4GHz频段的射频卡通信模块，兼容原有应用射频卡读写。

所述的韦根信号电路包括三态缓冲器74HC244和瞬态抑制二极管SMBJ18CA，所述的三态缓冲器74HC244用于增强微处理器输出的韦根信号强度，74HC244的输入端口A1、A2连接微处理器PA0、PA1端口，输出端口Y1,Y2连接接口CN1，通过外围电路与外部主控制板连接，韦根信号电路用于双频读卡器与主控制板的数据通信。

进一步，所述的USB接口电路包括USB供电接口、三极管MMBT3906、低频高频滤波电容C7、回路反馈电阻R6、R7、R8、低频高频滤波电容C12，C13；其中三极管MMBT3906与回路反馈电阻R6、R7、R8组成电源电压反馈回路，调节USB口输入电压；所述的+5V转+3.3V电路包括电压转换芯片CAT6219-330TD-GT3，将输入+5V电源转换输出+3.3V。

更进一步，所述的复位电路包括电阻R13、电容C15，为微处理器提供复位信号，微处理器BOOT0接口连接启动信号放大电路，信号放大电路信号连接J2接口，由外部信号输入控制启动；微处理机PA8、PC9分别连接两个读卡器状态显示LED1和LED2，其中，LED1显示读卡器电源连通状态，LED2显示处理器软件状态错误。

本发明的技术构思为：读卡器通过USB接口连接上位机，上位机为读卡器提供控制信号及工作电源，同时与读卡器交互卡控制信号，转发命令条文及响应信号。读卡器初始化完成后， MFRC522、SHNM100通信模块同时检测应用设备存在，通过读卡器软件根据通信标准协议识别射频卡类型，交互命令条文及卡应用数据信息。本发明专利采用STM32F103实现对通信模块进行控制、数据传输、信息处理，并通过韦根信号线与控制面板交换数据信息。

将读卡的读写电路和感应天线集成于同一PCB板上，有效减小读卡器的大小体积，降低成本并使结构简单，并有效简化数据处理过程和复杂度，增加系统可靠性。本发明专利对多卡类型的读写电路和天线的合理排布，有效控制读写的灵敏度和信号干扰程度。读卡器软件设计的实现对的射频卡类型进行智能识别。

本发明专利的有益效果主要表现在：1、读卡器装置支持CPU类型卡，支持中国金融集成电路卡规范并兼容原有移动支付射频卡。2、将13.56MHz和 2.4GHz读卡模块的读写电路和感应天线集成于同一PCB板上，能够同时对13.56MHz和 2.4GHz频段的射频卡进行读写，并预设接触式CPU卡PSAM接口，降低成本并使结构简单，并有效简化数据处理过程和复杂度，增加系统可靠性。3、本发明专利对两种频段的读写电路和天线的合理排布，有效提高读写的灵敏度和信号干扰程度。4、针对CPU类型射频卡，读卡器在输入输出接口、安全逻辑、加密解密协处理的特殊设计，极大加强数据的安全性与可靠性要求。

附图说明

图1是本发明专利电路功能示意图。

图2、图3是本发明专利读卡模块和射频天线电路图。

图4是本发明专利读卡器装置USB接口电路图。

图5是本发明专利韦根信号通路电路图。

具体实施方式

下面结合附图对本发明作进一步描述。

参照图1～图5，一种CPU卡读卡器，包括电源电路、微处理器电路、感应天线和读写电路、JTAG接口电路、蜂鸣器电路、韦根（WIEGAND）信号电路。

所述的电源电路包括USB接口电路、+5V转+3.3V电源电路。所述的USB接口电路包括USB供电接口、三极管MMBT3906、低频高频滤波电容C7,回路反馈电阻R6、R7、R8。低频高频滤波电容C12,C13。其中三极管MMBT3906与回路反馈电阻R6、R7、R8组成电源电压反馈回路，调节USB口输入电压。所述的+5V转+3.3V电路包括电压转换芯片CAT6219-330TD-GT3,将输入+5V电源转换输出+3.3V电路滤波电容C11,C16,C14。

所述的微处理器电路包括基于ARM体系的32位处理器STM32F103R8、时钟信号发生电路、复位电路。所述的复位电路包括电阻R13、电容C15，为微处理器提供复位信号。微处理器BOOT0接口连接启动信号放大电路，信号放大电路信号连接J2接口，由外部信号输入控制启动。微处理机PA8、PC9分别连接读卡器状态显示LED，LED1显示读卡器电源连通状态，LED2显示处理器软件状态错误。

所述的JTAG接口电路为读卡器调试接口，能够对下位机微处理器软件进行调试，R4~R8为对应引脚上拉电阻。所述的蜂鸣器电路包括信号放大电路及蜂鸣器，用于读卡器对射频卡识别通知和错误状态报警。

所述的感应天线和读写电路包括非接触式集成读写芯片MFRC522、MFRC522型天线，2.4GHz读写模块SNHM100及PSAM接口。所述非接触式集成读写芯片MFRC522通过模拟SPI接口与微处理器进行串行数据通信，MFRC522引脚TX1,TX2,TVSS连接模块读写天线，驱动读写器天线与ISO 14443A型卡和应答机通信，同时提供解调与译码电路处理兼容型卡与应答机信号。读卡器实现PSAM型接口CON10，预留实现接触式CPU卡读写功能。所述的通信模块SHNM100为使用2.4GHz频段的射频卡通信模块，兼容原有应用射频卡读写。

所述的韦根（WIEGAND）信号电路包括三态缓冲器74HC244、瞬态抑制二极管SMBJ18CA。所述的三态缓冲器74HC244用于增强微处理器输出的韦根信号强度，74HC244的输入端口A1、A2连接微处理器PA0、PA1端口，输出端口Y1,Y2连接接口CN1，通过外围电路与外部主控制面板连接。韦根信号电路用于双频读卡器与主控制面板的数据通信。所述的瞬态抑制二极管SMBJ18CA主要防止非正常高压电流导致电路损坏。

参见图1本发明专利电路功能示意图。本发明专利CPU卡读卡器装置主电路，包括微处理器STM32F103电路、电源电路、感应天线和读写电路、JTAG接口电路、PSAM接口电路、韦根（WIEGAND）信号电路。所述的感应天线和读写电路包括非接触式集成读写芯片MFRC522、MFRC522型射频天线，2.4GHz读写模块SNHM100及PSAM接口。微处理器STM32F103通过读卡模块与外部射频应用交换数据，用于命令条文及卡应用数据的传送。应用于门禁的读卡器在识别到射频卡物理卡号信息后，微处理器将通过韦根电路传递卡号信息至主控制板。所述的JTAG电路起对下位机系统软件升级和调试，电源电路为读卡器所有部件进行供电。

参见图2所述的感应天线和读写电路包括非接触式集成读写芯片MFRC522、MFRC522型射频天线，图3表示2.4GHz读写模块SNHM100及PSAM接口。所述的符合ISO14443协议读写卡模块MFRC522，通过模拟SPI接口与微处理器进行串行数据通信。MFRC522芯片引脚TX1,TX2,TVSS连接模块读写天线，驱动读写器天线与ISO 14443A型卡和应答机通信，同时提供解调与译码电路处理兼容型卡与应答机信号。读卡器实现PSAM型接口CON10，预留实现接触式CPU卡读写功能。所述的通信模块SHNM100为使用2.4GHz频段的射频卡通信模块，通过SHNM100串口引脚与微处理器串口2相连接，用于兼容原有应用2.4GHz波段射频卡读写。

参见图4本发明专利CPU卡读卡器USB电源电路和USB数据通讯电路，所述的电源电路包括USB接口电路、+5V转+3.3V电源电路。所述的USB接口电路包括USB供电接口、三极管MMBT3906、低频高频滤波电容C7,回路反馈电阻R6、R7、R8。低频高频滤波电容C12,C13。其中三极管MMBT3906与回路反馈电阻R6、R7、R8组成电源电压反馈回路，调节USB口输入电压。所述的+5V转+3.3V电路包括电压转换芯片CAT6219-330TD-GT3,将输入+5V电源转换输出+3.3V电路滤波电容C11,C16,C14。所述的微处理器USB引脚通过USB接口CN1与上位机进行数据交互通讯。

参见图5，所述的韦根（WIEGAND）信号电路包括三态缓冲器74HC244、瞬态抑制二极管SMBJ18CA。所述的三态缓冲器74HC244用于增强微处理器输出的韦根信号强度，74HC244的输入端口A1、A2连接微处理器PA0、PA1端口，输出端口Y1,Y2连接接口CN1，通过外围电路与外部主控制面板连接。韦根信号电路用于双频读卡器与主控制面板的数据通信。为防止外部高压电流损坏电路，瞬态抑制二极管SMBJ18CA分别与韦根信号线并联。

Claims

1.一种CPU卡读卡器，其特征在于：所述读卡器包括电源电路、微处理器、感应天线和读写电路、JTAG接口电路、蜂鸣器电路、韦根信号电路；其中，

所述的电源电路包括USB接口电路和+5V转+3.3V电源电路；

所述的感应天线和读写电路包括非接触式集成读写芯片MFRC522、MFRC522型天线，2.4GHz读写模块SNHM100及PSAM接口，所述非接触式集成读写芯片MFRC522通过模拟SPI接口与微处理器进行串行数据通信，MFRC522引脚TX1、TX2和TVSS连接所述天线，驱动所述天线与ISO 14443A型卡和应答机通信，同时提供解调与译码电路处理兼容型卡与应答机信号；PSAM型接口CON10，用于与接触式CPU卡连接，所述的2.4GHz读写模块为使用2.4GHz频段的射频卡通信模块，兼容原有应用射频卡读写；

2.如权利要求1所述的CPU卡读卡器，其特征在于：所述的USB接口电路包括USB供电接口、三极管MMBT3906、低频高频滤波电容C7、回路反馈电阻R6、R7、R8、低频高频滤波电容C12，C13；其中三极管MMBT3906与回路反馈电阻R6、R7、R8组成电源电压反馈回路，调节USB口输入电压；所述的+5V转+3.3V电路包括电压转换芯片CAT6219-330TD-GT3，将输入+5V电源转换输出+3.3V。

3.如权利要求1或2所述的CPU卡读卡器，其特征在于：所述的复位电路包括电阻R13、电容C15，为微处理器提供复位信号，微处理器BOOT0接口连接启动信号放大电路，信号放大电路信号连接J2接口，由外部信号输入控制启动；微处理机PA8、PC9分别连接两个读卡器状态显示LED1和LED2，其中，LED1显示读卡器电源连通状态，LED2显示处理器软件状态错误。