附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的多功能数据采集卡的结构示意图;
图2为本发明实施例二提供的多功能数据采集卡的结构示意图;
图3为本发明实施例三提供的多功能数据采集卡的结构示意图。
附图标记:
11-数据采集模块;12-从逻辑控制模块;13-主逻辑控制模块;
14-电气隔离模块;15-总线桥模块;111-数字输入/输出模块;
112-数模转换模块;113-模数转换模块;1131-输入选择单元;
1132-PGA单元;1133-模数转换单元;141-电源隔离模块;
142-信号隔离模块;2-逻辑控制模块;21-触发器;
22-第一处理器;23-第二处理器;24-第一存储控制器;
25-第一存储器;26-第二存储控制器;27-第二存储器;
28-第一缓存器;29-第二缓存器;3-面板接口模块。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意,为了清楚的目的,附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例,本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为便于描述,本发明实施例中:将多功能数据采集卡中靠近待测量系统侧的逻辑控制模块称为“从逻辑控制模块”,而靠近上位机侧的逻辑控制模块称为“主逻辑控制模块”;将从待测量系统侧向上位机侧方向传输的数据、指令等信息称为“第一数据”,而将从上位机侧方向向待测量系统侧方向传输的数据、指令等信息称为“第二数据”;将用于触发第一数据相关处理的信号称为“第一触发信号”,而将用于触发第二数据相关处理的信号称为“第二触发信号”。需要说明的是,上述名称仅便于描述而进行的区分命名,不应理解为对本发明实施例技术方案实质的限制。
图1为本发明实施例一提供的多功能数据采集卡的结构示意图。如图1所示,本实施例提供的多功能数据采集卡包括:多个数据采集模块11、逻辑控制模块2和总线桥模块15。
各数据采集模块11分别用于对待测量系统进行不同类型的数据采集和/或输出,例如:数据采集模块A可用于采集或输出A类数据,数据采集模块B可用于采集或输出B类数据等。
逻辑控制模块2与各数据采集模块11连接,用于对各数据采集模块进行逻辑控制,例如:对各数据采集模块进行但不限于以下逻辑控制:采集逻辑控制、数据输出逻辑控制等。
总线桥模块15与逻辑控制模块2连接,用于实现逻辑控制模块与上位机总线之间的通信,例如:逻辑控制模块2可经总线桥模块15将数据采集模块输出的第一数据发送到上位机总线,以及可将经总线桥模块15接收的第二数据发送给数据采集模块。
本实施例在数据采集卡中设置用于采集不同类型数据的多个数据采集模块,并设置逻辑控制模块对各数据采集模块进行逻辑控制,由此在单个数据采集卡上实现不同类型数据采集的多种功能,既减少了相关测量系统应用的设备数,也节省了测量系统的插槽空间,降低了成本。
图2为本发明实施例二提供的多功能数据采集卡的结构示意图。如图2所示,本实施例提供的多功能数据采集卡在上述实施例提供的技术方案的基础上,引入触发源机制,以便于对各数据采集模块进行灵活控制。具体的,如图2所示,本实施例提供的多功能数据采集卡中,逻辑控制模块2包括:触发器21、第一处理器22和第二处理器23。
触发器21用于获取第一触发信号和/或第二触发信号。第一触发信号、第二触发信号的信号表现形式不受限制,例如:可为模拟触发信号、或者数字触发信号等。第一触发信号、第二触发信号的信号来源方式不受限制,例如:可通过外设输入,或者可通过软件编程以进行软件触发。触发器的设备表现形态也不受限制,例如触发器可包括以下一种或几种:数字触发器、模拟触发器、计数(Counter)触发器等。
第一处理器22分别与数据采集模块11、触发器21和总线桥模块15连接,用于接收触发器21发送的第一触发信号,对与第一触发信号对应的数据采集模块进行数据采集控制,并将采集的第一数据经总线桥模块发送至所述上位机总线。一种可选的实现方式例如:在第一处理器中预先存储触发信号类型和数据采集模块之间的映射关系,当第一处理器接收到触发器发送的第一触发信号时,可根据上述映射关系确定需要控制的数据采集模块,并对确定的数据采集模块进行诸如开始采集、停止采集、采集何种类型数据等采集控制。
第二处理器23分别与总线桥模块15、数据采集模块11和触发器21连接,用于经总线桥模块15接收来自上位机总线的第二数据,接收触发器21发送的第二触发信号,并对第二触发信号对应的数据采集模块进行数据输出控制。一种可选的实现方式例如:在第二处理器中预先存储触发信号类型和数据采集模块之间的映射关系,当第二处理器接收到触发器发送的第二触发信号时,可根据上述映射关系确定需要控制的数据采集模块,并对确定的数据采集模块进行诸如开始输出、停止输出、等数据输出控制。
本实施例在实现图1对应实施例可实现的技术效果的基础上,通过设置触发器和相应处理器,使得相应处理器可根据触发信号对各数据采集模块进行灵活的数据采集和/或数据输出控制。在该多功能数据采集卡中,不同数据采集卡可以同时工作或分时工作,实现方式灵活,可更好的满足工业测试的实际应用需求,并降低了成本。
在上述技术方案的基础上,可选的,多功能数据采集卡还可包括:面板接口模块3。面板接口模块3与触发器21连接,用于向触发器输入21所述第一触发信号和/或第二触发信号。如此设计可提高数据采集卡触发源接入的灵活性,提高多功能数据卡的可扩展性。例如:外部触发源可通过面板接口模块与多功能采集卡连接,向多功能数据采集卡提供上述触发信号,以指示相应处理器对数据采集模块进行逻辑控制。
在上述技术方案的基础上,可选的,逻辑控制模块2还可包括:第一存储控制器24和第一存储器25。第一存储控制器24分别与第一处理器21、第一存储器25和总线桥模块15连接,用于将第一处理器22输出的第一数据存储至第一存储器24、并将第一存储器24存储的第一数据经总线桥模块15分次批量发送至上位机总线。第一存储器可为但不限于同步动态随机存储器(Synchronous Dynamic Random AccessMemory,简称SDRAM)。一种可选的工作方式例如:第一存储控制器将第一数据存储至第一存储器,并监测第一存储器当前的数据存储情况,在第一存储器当前存储的数据量达到预设存储深度(或数据量阈值),则第一存储控制器将第一存储器当前存储的数据批量经总线桥模块发送至上位机总线。如此设计,可避免在存储第一数据的过程中第一存储器和总线桥模块之间的频繁交互,有利于提高第一数据存储速度。
可选的,主逻辑控制模块2还可包括:第二存储控制器26和第二存储器27。第二存储控制器26分别与第二处理器23、第二存储器27和总线桥模块15连接,用于将经总线桥模块15接收的第二数据存储至第二存储器27、并将第二存储器27存储的第二数据分次批量发送至第二处理器23。第二存储器可为但不限于SDRAM。一种可选的工作方式例如:第二存储控制器将第二数据存储至第二存储器,并监测第二存储器当前的数据存储情况,在第二存储器当前存储的数据量达到预设存储深度(或数据量阈值),则第二存储控制器将第二存储器当前存储的第二数据批量发送至第二处理器。如此设计,可避免在发送第二数据的过程中第二存储器和第二处理器之间的频繁交互,有利于提高第二数据存储速度。
可选的,逻辑控制模块2还可包括:与第一存储控制器24连接的第一缓存器28,第一缓存器28用于在第一存储控制器24的控制下缓存第一处理器22输出的第一数据、并将第一缓存器28缓存的第一数据经第一存储控制器24分次批量发送至第一存储器25。一种可选的工作方式例如:第一存储控制器将第一数据缓存至第一缓存器,并监测第一缓存器当前的数据存储情况,在第一缓存器当前存储的数据量达到预设存储深度(或数据量阈值),则第一存储控制器将第一缓存器当前存储的数据批量发送至第一存储器。如此设计,可避免在存储第一数据的过程中第一存储控制器和第一存储器之间、以及第一存储器与总线桥模块之间的频繁交互,有利于进一步提高第一数据存储速度。
可选的,逻辑控制模块2还可包括:与第二存储控制器26连接的第二缓存器29。第二缓存器29用于在第二存储控制器26的控制下缓存经总线桥模块15接收的第二数据、并将第二缓存器29缓存的第二数据经第二存储控制器26分次批量发送至第二处理器23。一种可选的工作方式例如:第二存储控制器将第二数据缓存至第二缓存器,并监测第二缓存器当前的数据存储情况,在第二缓存器当前存储的数据量达到预设存储深度(或数据量阈值),则第二存储控制器将第二缓存器当前存储的第二数据批量发送至第二存储器。如此设计,可避免在存储第二数据的过程中第二存储控制器和第二存储器之间、以及第二存储器与总线桥模块之间的频繁交互,有利于进一步提高第二数据存储速度。
可以理解,上述技术方案中,第一存储控制器和第二存储控制器、或者,第一存储器和第二存储器,或者第一缓存器和第二缓存器等模块,可根据实际需要单独设置或者集成设置。本发明实施例文字及其附图提供的实现方式仅为示意性描述,不应理解为对本发明技术方案实质的限制。
图3为本发明实施例三提供的多功能数据采集卡的结构示意图。如图3所示,本实施例提供的多功能数据采集卡中,逻辑控制模块可包括:从逻辑控制模块12、主逻辑控制模块13和电气隔离模块14。
从逻辑控制模块12与各数据采集模块11连接、用于对数据采集模块进行逻辑控制。主逻辑控制模块13用于与从逻辑控制模块以及上位机总线进行通信。电气隔离模块14设置于从逻辑控制模块12和主逻辑控制模块13之间连接,用于进行电气隔离,如在待测量系统侧和主机侧之间进行电气隔离开。主逻辑控制模块13还与总线桥模块15连接,总线桥模块15用于实现主逻辑控制模块13与上位机总线之间的通信。例如:从逻辑控制模块可对数据采集模块进行但不限于以下逻辑控制:采集逻辑控制、数据输出逻辑控制等;或者,从逻辑控制模块配合主逻辑控制模块对数据采集模块进行但不限于上述逻辑控制。主逻辑控制模块和从逻辑控制模块之间的数据经电气隔离模块进行传输,主逻辑控制模块经电气隔离模块接收从逻辑控制模块输出的第一数据并发送到上位机总线、以及将经上位机总线接收的第二数据经电气隔离模块发送给从逻辑控制模块。
本实施例提供的多功能数据采集卡中,从逻辑控制模块和主逻辑控制模块之间传输的数据为数字信号,电气隔离模块设置于数据采集卡传输数字信号的部分即信号隔离环节设置于信号的数字部分,不仅避免了引入被测量系统的共模电压等干扰,而且避免了对模拟信号进行隔离造成的信号损失,以较低成本实现了数据的隔离式采集。
本实施例提供的多功能数据采集卡中,逻辑控制模块(如主逻辑控制模块等)可采用图2对应实施例及相应文字记载的触发方式,对各数据采集卡进行逻辑控制,在此不再赘述。
在上述实施例技术方案的基础上,为满足多样化的测量需求,可选的,数据采集模块可包括但不限于以下一种或几种:数字输入/输出(Digital Input/Output,简称DIO)模块111、数模转换(Digital to AnalogConverter,简称DAC)模块112、模数转换(Analog to Digital Converter,简称ADC)模块113。在以下各可选的实现方式中,为提高测量的方便性:数字输入/输出模块可包括多路(如16路等)数字输入通道和多路(如16路等)数字输出通道;和/或,数模转换模块可包括多路(如4路)同步模拟输出通道;和/或,所述模数转换模块的位数为24比特,采样率为每秒4百万次采样,以满足高速海量的数据采集需求,实现高速、高精度的数据采集。
例如,在一种可选的实现方式中:数字输入/输出模块111可配置为16入/16出或者8入/8出,数字输入可兼容5V和3.3V TTL(Transistor-Transistor Logic)电平,数字输出电平为5V TTL电平,最大速率为5MHz,单通道电流驱动能力为50mA;和/或,数模转换模块112可包括4路同步模拟输出通道,位数为16bit(比特),刷新率最大为250KSPS(每秒千次采样),输出量程为±10V,单通道电流驱动能力为30mA,最大输出电流为50mA,可以直接驱动小型的继电器设备。
可选的,模数转换模块具有多路(如16路等)模拟信号输入通道,模数转换模块113可包括输入选择单元1131、可编程增益放大器(Programmable Gain Amplifier,简称PGA)单元1132及模数转换单元1133。输入选择单元1131用于对多路模拟信号输入通道进行选通控制,可编程增益放大器单元1132用于放大由所述多模拟信号输入通道输入的模拟信号,模数转换单元1133用于将放大后的模拟信号转换为数字信号进行输出。如此设计可提高数据采集的方便性。可选的,还可建立将数字输入/输出模块、数模转换模块和模数转换模块(如输入选择模块)之间依次的通信连接,三者通信连接的建立方式不受限制,例如可采用但不限于外部连线等方式建立上述三者之间依次的通信连接,如此设计可通过上述数字输入/输出模块和/或数模转换模块向主机侧输入信号,该信号可作为但不限于数据采集卡自校准测试信号使用,由此提高了数据采集卡应用的灵活性。
上述技术方案中,电气隔离的具体实现方式不受限制。为了便于实现待测量系统侧和主机侧的电源隔离和信号隔离,可选的,电气隔离模块14包括:电源隔离模块141和信号隔离模块142。电源隔离模块141分别与从逻辑控制模块和主逻辑控制模块连接、用于进行电源隔离,如用于在待测量系统侧和主机侧之间进行电源隔离。信号隔离模块142分别与所述从逻辑控制模块和所述主逻辑控制模块连接、用于进行信号隔离,如用于在待测量系统侧和主机侧之间进行信号隔离,以避免引入如待测量系统的共模电压等干扰。上述信号隔离的方式可基于但不限于磁隔离、光耦隔离、光电隔离等手段进行,例如:信号隔离模块可为但不限于:隔离芯片、磁隔离器、光耦隔离器或者光电隔离器。
可选的,上述从逻辑控制模块和主逻辑控制模块可基于现场可编辑逻辑门阵列(Field-Programmable Gate Array,FPGA)实现,如从逻辑控制模块可为从FPGA模块,主逻辑控制模块可为主FPGA模块,由此降低逻辑控制实现的成本。
可选的,所述总线桥模块可为但不限于外设部件互连标准(Peripheral Component Interconnect,简称PCI)桥芯片,上位机总线可为但不限于外围设备互连总线在仪器领域的功能扩充(PCIextension for instrument,简称PXI)总线,以实现多功能数据采集卡与PXI主机之间的通信,满足航空、航天等工业测试的应用需求。
在本发明上述各实施例中,实施例的序号仅仅便于描述,不代表实施例的优劣。对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储于一计算机可读取存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:只读存储器(Read-Only Memory,简称ROM)、随机存取存储器(Random Access Memory,简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
在本发明的装置和方法等实施例中,显然,各部件或各步骤是可以分解、组合和/或分解后重新组合的。这些分解和/或重新组合应视为本发明的等效方案。同时,在上面对本发明具体实施例的描述中,针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用,与其它实施方式中的特征相组合,或替代其它实施方式中的特征。
应该强调,术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在,但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
最后应说明的是:虽然以上已经详细说明了本发明及其优点,但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且,本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解,根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此,所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。