CN102983119A

CN102983119A - Soi上用于电子束套刻的凹陷型对准标记及制作方法

Info

Publication number: CN102983119A
Application number: CN2012104744100A
Authority: CN
Inventors: 曾成; 夏金松; 李丹萍
Original assignee: Huazhong University of Science and Technology
Current assignee: Huazhong University of Science and Technology
Priority date: 2012-11-22
Filing date: 2012-11-22
Publication date: 2013-03-20
Anticipated expiration: 2032-11-22
Also published as: CN102983119B

Abstract

本发明公开了一种SOI衬底上电子束套刻工艺所需的凹陷型对准标记制作方法，具体为：清洗SOI衬底；在SOI衬底上涂敷光学抗蚀剂，采用光刻工艺将对准标记的版图转移到光学抗蚀剂上；在SOI衬底和光学抗蚀剂表面镀金属薄膜；剥离去除镀在光学抗蚀剂上的金属薄膜；在剥离金属薄膜处刻蚀SOI衬底的硅和二氧化硅，得到凹陷型对准标记；去除SOI衬底上余下的金属薄膜。本发明制作的得到凹陷型对准标记侧壁陡直性好，提高了薄顶硅层SOI上凹陷型标记的套刻精度，且与CMOS工艺兼容，能应用于高温外延生长、高温氧化等工艺而无需担心引入杂质，也不需担心标记的变形或移位。

Description

SOI上用于电子束套刻的凹陷型对准标记及制作方法

技术领域

本发明属于半导体器件微纳制造领域，具体来说，涉及一种SOI（Silicon-On-Insulator，绝缘衬底上的硅）衬底上用于电子束套刻工艺的凹陷型对准标记及其制作方法。

背景技术

在Intel和IBM等半导体产业巨头的推动下，半导体器件尺寸越来越小，以互补金属氧化物半导体（CMOS，Complementary Metal OxideSemiconductor）技术为主流的半导体微纳制造技术目前和将来都会继续沿着“摩尔定律”发展。集成电路发展到目前极大规模的纳米技术时代，要进一步提高芯片的集成度和运行速度，现有的体硅材料和工艺正在接近它们的物理极限。为了进一步减小集成电路的特征尺寸，必须在材料和工艺上有新的重大突破。SOI（Silicon On Insulator，分三层，包括顶硅层，埋层二氧化硅，和衬底硅）材料是一种新型的硅基集成电路和光电子集成材料，是维持摩尔定律走势的一大利器。基于SOI结构上的器件将在本质上减小结电容和漏电流，提高开关速度，降低功耗，实现高速低功耗运行。可以说SOI技术将是器件特征尺寸进入纳米领域的首选技术，具有非常广阔的前景。

电子束光刻系统以其精度高、不需要掩膜等优点在半导体器件的微纳制造过程中扮演着越来越重要的角色，它甚至可能成为下一代小于20nm工艺的备选光刻机。在半导体器件微纳制造中，一个器件的制作往往需要用到几次甚至十几次的电子束光刻，而影响电子束光刻工艺误差的因素除了电子束光刻机的分辨率和电子抗蚀剂的精度之外，还有器件制造过程中不同层光刻图形之间套刻对准的精度。

在电子束光刻套刻工艺中对准标记的质量决定套刻精度。针对SOI衬底的电子束光刻套刻工艺，可以采用的对准标记有两种：重金属标记，凹陷型标记。

（a）金属标记由电子束光刻、蒸发镀膜及剥离工艺获得，金属薄膜的厚度一般大于等于100nm，最好选用重金属（如Au，Cr等）以获得高的信噪比。传统的套刻标记用金作为材料，但是由于金与硅的粘附性很差，故需要先镀一层很薄的钛（钛与硅的粘附性好），再镀金。金标记的套刻精度很高，通常可以达到10nm左右的套刻误差。

（b）凹陷型标记因其工艺简单、制作成本低、精度较高在普通硅片的电子束套刻工艺中使用普遍。凹陷型对准标记要求刻蚀深度大于2μm、标记侧壁陡直，从而使高能电子束能分辨并获得精确的对准信号。而应用于光电子领域的SOI衬底顶硅层厚度通常只有不到1000nm，所以必须在刻穿顶层硅后继续刻蚀二氧化硅层以满足深度大于2μm的要求。由于普通的电子抗蚀剂（如PMMA、ZEP520）对二氧化硅的刻蚀选择比很低，不适合做较深的SiO₂刻蚀；刻蚀中也很难保证Si与SiO₂界面处侧壁的陡直度。所以凹陷型标记在现有工艺上难以与薄顶硅层的SOI衬底兼容。

目前钛金标记已经成为SOI衬底上电子束光刻套刻标记的主流选择。然而由于金的熔点只有1063℃，如果样品需要用于高温热氧化或者外延生长等工艺，就会出现金属融化变形、金属扩散，继而污染外延生长的腔体，带来非常严重的后果。凹陷型标记成本低、适用范围广、能避免在高温氧化或生长中污染腔体，且与CMOS工艺完全兼容。如果能解决现有技术难题，在薄顶硅层SOI衬底上制作出深度满足要求、侧壁陡直的凹陷型标记，提高薄顶硅层SOI上凹陷型标记的套刻精度，必将使凹陷型标记成为SOI衬底上套刻标记最有潜力的选择。

发明内容

本发明的目的在于提供一种SOI上用于电子束套刻的凹陷型对准标记制作方法，提高了薄顶硅层SOI上凹陷型标记的套刻精度。

本发明的另一目的在于提供了一种SOI上用于电子束套刻的凹陷型对准标记，提高了套刻精度。

SOI上电子束套刻工艺中所需的对准标记的制作方法，具体为：

（1）清洗SOI衬底；

（2）在SOI衬底上涂敷光学抗蚀剂，采用光刻工艺将对准标记的版图转移到光学抗蚀剂上；

（3）在SOI衬底和光学抗蚀剂表面镀金属薄膜；

（4）剥离去除镀在光学抗蚀剂上的金属薄膜；

（5）在剥离金属薄膜处刻蚀SOI衬底的硅和二氧化硅，得到凹陷标记；

（6）去除SOI衬底上余下的金属薄膜。

进一步地，所述凹陷型对准标记为深度大于2μm的方形、十字形或L形。

进一步地，所述步骤（3）采用丙酮剥离去除镀在光学抗蚀剂上的金属薄膜。

进一步地，所述步骤（4）采用采用干法刻蚀法。

进一步地，所述步骤（5）采用湿法腐蚀去除SOI衬底上余下的金属薄膜。

进一步地，所述步骤（2）采用磁控溅射镀膜法或蒸发镀膜法镀金属薄膜。

一种SOI上电子束套刻工艺中所需的对准标记，其为在顶硅层厚度小于1μm的在SOI衬底上加工有凹陷。

和现有的套刻对准标记相比，上述方案具有如下优点：

（1）采用普通光刻代替电子束光刻，大大降低了实验成本。

（2）用金属做掩膜，解决了普通光刻胶对二氧化硅的刻蚀选择比过低的问题，实现凹陷型标记与薄顶硅层的SOI衬底的兼容。

（3）采用RIE、ICP刻蚀等方法刻蚀硅和二氧化硅，刻蚀速度快，侧壁陡直性好。

（4）SOI上的凹陷标记与CMOS工艺兼容，能应用于高温外延生长、高温氧化等工艺而无需担心引入杂质，也不需担心标记的变形或移位，适用范围广。

（5）凹陷标记在电子束套刻过程中获得的对准信号较强，对准精度很高（接近10nm）。

附图说明

图1为本发明涉及的薄顶硅层SOI衬底上凹陷型对准标记的截面图；

图2为本发明制作工艺流程图；

图3为本发明具体实施例的制作工艺流程图；

图4为本发明具体实施例1中测试套刻精度的示意图；

图5为本发明具体实施例1中测试套刻精度的扫描电镜（SEM）图，测量区域为图4-2中的虚线方框。

图中标注说明：

1硅 2二氧化硅 3光学抗蚀剂 4铝 5电子抗蚀剂

具体实施方式

为了更进一步说明本发明的内容，以下结合附图，通过对具体实施例的描述，进一步对本发明作详细说明。

图1为SOI衬底上电子束套刻工艺所需的凹陷型标记的截面图，即在顶硅层厚度小于1μm的SOI衬底上采用干法刻蚀制作规则图形凹陷作为对准标记，凹陷深度大于2μm。对准标记一般位于所需曝光版图的四角。

图2为SOI上凹陷型电子束套刻对准标记的制作工艺流程图，图3为本实例的制作工艺流程，描述如下；

如图3-1所示，本例中采用的SOI衬底顶硅层1厚度220nm，二氧化硅层2的厚度3μm，衬底厚度640μm。

如图3-2所示，SOI基片烘干后旋涂光学抗蚀剂4（光学抗蚀剂可用正性光学抗蚀剂和负性光学抗蚀剂，优选负性光学抗蚀剂，如AZ5214E），并进行相应的曝光前烘。负性光学抗蚀剂的优点是可形成倒台面（倒梯形）的光刻胶侧壁，有利于后续剥离。匀胶机转数为2000rpm，匀胶时间30s，并在97℃的热板上烘烤110s。此时光刻胶的厚度约为1.98μm。

如图3-3所示，采用光刻工艺在光学抗蚀剂中形成对准标记阵列。所用光刻系统为MA6紫外光刻机。首先将涂有AZ5214E光刻胶的SOI样品放在掩膜版下面曝光8s，然后转移至热板上112℃烘烤120s，冷却后在MA6光刻机中泛曝光（不加掩膜版）45s。最后在AZ400K：H₂O=1:3.5的显影液中显影25s，放在去离子水中定影30s，取出后用氮气吹干。此时被曝光部分的光刻胶留在SOI基片上，胶截面呈倒梯形结构，利于剥离。

如图3-4所示，使用磁控溅射镀膜法或者蒸发镀膜法向样品上镀约150nm厚的铝膜4。因为蒸发法镀膜更易剥离，所以推荐使用蒸发法镀膜。所述的蒸发镀膜系统为AlphaPlus公司的EB700s电子束蒸发系统。所述的磁控溅射镀膜系统为成都真空机械厂的JS550-S/3型磁控溅射镀膜机。

如图3-5所示，采用丙酮超声剥离，去掉被镀在光学抗蚀剂的铝膜3，被镀在SOI表面的铝膜会被保留。

如图3-6所示，ICP刻蚀去除没有被铝掩膜保护的硅和二氧化硅。ICP刻蚀机采用Oxford Instruments Plasmalab System100系列电感耦合等离子（ICP）刻蚀机。其中第一步刻蚀硅的时间为25s，选用气体SF₆+C₄F₈，第二步刻蚀二氧化硅的时间为8min，选用气体O₂+C₄F₈。

如图3-7所示，采用配比为H₃PO₄：HNO₃：CH₃COOH：H₂O=16:1:1:2的腐蚀液对SOI表面的铝膜进行湿法腐蚀，腐蚀完毕后采用半导体清洗工艺将SOI清洗干净。至此SOI上可用于电子束套刻凹陷型对准标记的制作就完成了。

实施例1：SOI上凹陷型对准标记套刻精度的实验测定。

设计版图如图4-2，左右两部分分别代表需要套刻的A、B两层波导。其中波导（即白色长条和阴影长条之间的空白部分）宽500nm，B层波导纵向排列间隔为2.5μm；A、B层位于中心的那根波导在y轴方向的位置偏差为0，沿y轴正向和负向A层波导的排列周期均比B层波导排列周期大25nm。

如图3-8所示，在带有凹陷型对准标记的SOI基片上旋涂正性电子抗蚀剂ZEP520，旋涂转数4000rpm，时间60s，并采用热板在180℃下烘烤3分钟，此时ZEP520胶5厚约为360nm。

如图4-1所示，采用电子束光刻将需要套刻的A层版图转移到ZEP520胶上。这一步需要采用套刻工艺，电子束光刻机发射电子扫描套刻标记的边界来获得对准标记中心的准确坐标，并以四个标记为一个套刻单元，将设计版图曝光在一个套刻单元内。曝光完成后浸泡在二甲苯中显影70s，然后转移到异丙醇（IPA）中定影30s。电子束光刻完成后样品采用ICP干法刻蚀工艺，以ZEP520胶为掩膜，刻蚀深度200nm。

如图4-2所示，去除残留ZEP520后重新清洗衬底，在衬底上旋涂ZEP520胶，匀胶条件同上。采用电子束光刻机，通过套刻工艺将B层版图转移到ZEP520胶上。继而以ZEP520胶为掩膜，采用ICP干法刻蚀将B层版图转移到衬底上，刻蚀深度200nm。最后采用去胶液（MICROPOSITREMOVER 1165）除掉ZEP520胶，完成了一次两层图形的套刻。

将实验样品送至扫描电镜下观察凹陷型对准标记的套刻精度。

如图5-1，5-2所示，它们分别代表了x轴方向和y轴方向的套刻精度，显然中心处波导的对准效果要比其他两条波导好，说明利用SOI上凹陷型对准标记可以达到很高的套刻精度，在x轴方向和y轴方向的套刻精度均小于25nm，接近10nm。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种SOI上电子束套刻工艺中所需的对准标记，其特征在于，其为在顶硅层厚度小于1μm的在SOI衬底上加工有凹陷。

2.根据权利要求1所述的SOI上电子束套刻工艺中所需的对准标记，其特征在于，所述凹陷为深度大于2μm的方形、十字形或L形。

3.SOI上电子束套刻工艺中所需的凹陷型对准标记的制作方法，具体为：

（1）清洗SOI衬底；

（3）在SOI衬底和光学抗蚀剂表面镀金属薄膜；

（4）剥离去除镀在光学抗蚀剂上的金属薄膜；

（6）去除SOI衬底上余下的金属薄膜。

4.根据权利要求3所述的对准标记的制作方法，其特征在于，所述凹陷型对准标记为深度大于2μm的方形、十字形或L形。

5.根据权利要求3或4所述的对准标记的制作方法，其特征在于，所述步骤（3）采用丙酮剥离去除镀在光学抗蚀剂上的金属薄膜。

6.根据权利要求3或4所述的对准标记的制作方法，其特征在于，所述步骤（4）采用采用干法刻蚀法。

7.根据权利要求3或4所述的对准标记的制作方法，其特征在于，所述步骤（5）采用湿法腐蚀去除SOI衬底上余下的金属薄膜。

8.根据权利要求3或4所述的对准标记的制作方法，其特征在于，所述步骤（2）采用磁控溅射镀膜法或蒸发镀膜法镀金属薄膜。

9.按照权利要求3-8任意一项权利要求所述的制作方法制备得到的凹陷对准标记。