CN102969915A - 一种高功率因数恒流控制电路 - Google Patents

Abstract

本发明属于恒流控制领域，提供了一种高功率因数恒流控制电路。本发明通过过零比较开启模块对采样电阻R1第一端的电压进行过零比较后相应地输出比较电平信号驱动脉冲信号生成模块控制开关管的开启，误差放大模块对采样电阻R1第一端的电压进行误差放大后相应地输出误差放大电压，然后由导通时间控制模块根据该误差放大电压和脉冲信号生成模块所输出的反馈电平信号输出导通控制电平信号驱动脉冲信号生成模块控制开关管的关断，从而在实现电路简化的同时，提高了功率因数和电压转换效率，且在较宽的输入电压范围内实现高功率因数和恒流输出。

Description

一种高功率因数恒流控制电路

技术领域

本发明属于恒流控制领域，尤其涉及一种高功率因数恒流控制电路。

背景技术

目前，全球范围内均提倡节能环保的理念以减少对环境的污染，对于负载设备控制领域也是如此。许多负载设备都需要其控制电路能够提供稳定且可靠的电源供给以保证其正常工作的有序进行，特别是对于需要恒定电流供给的负载设备，则需要其控制电路能够具备恒流控制功能。

此外，如果接入交流电网的负载设备的功率因数偏低，则会给公用电网造成一定程度的电力污染。为了减轻电力污染的危害程度，许多国家已纷纷制定了相应的功率因数标准。例如，对于LED，美国能源之星标准规定：功率大于5W的LED灯泡的功率因数应不低于0.7；欧洲标准规定：功率大于25W的LED灯泡的功率因数应高于0.9。

针对上述对于负载设备进行恒流控制且需具备高功率因数的要求，现有技术提供了两种实现方式，一种是通过在传统的电源转换电路的基础上增加相应的无源功率因数校正电路来满足恒流控制和高功率因数的要求，但由于无源功率因数校正电路需要采用高压电解电容，所以使得成本增加且寿命缩短。另一种则是通过采样电路采样所引入的交流市电的电压实现有源功率因数校正和恒流输出。由于需要专门的电路采样市电电压，所以使得电路结构复杂，不利于提高电路的集成度，且输出电流会随输入电压的变化而变化，从而导致其无法在较宽的输入电压范围内实现恒流输出。

综上所述，现有技术存在电路结构复杂、成本高且无法在较宽的输入电压范围内实现高功率因数和恒流输出的问题。

发明内容

本发明的目的在于提供一种高功率因数恒流控制电路，旨在解决现有技术所存在的电路结构复杂、成本高且无法在较宽的输入电压范围内实现高功率因数和恒流输出的问题。

本发明是这样实现的，一种高功率因数恒流控制电路，与交流电源和负载连接，包括整流桥、采样电阻R1、电容C2、二极管D1以及输出级滤波模块，所述整流桥与所述交流电源连接，所述采样电阻R1的第一端接所述二极管D1的阴极，所述采样电阻R1的第二端与所述电容C2的第一端共接于所述输出级滤波模块的输入端，所述输出级滤波模块的输出端接所述负载的输入端，所述整流桥的接地端与所述二极管D1的阳极、所述输出级滤波模块的回路端及所述负载的输出端共接于地，所述高功率因数恒流控制电路还包括：

开关管、过零比较开启模块、误差放大模块、导通时间控制模块及脉冲信号生成模块；

所述开关管的输入端连接所述整流桥的输出端，所述开关管的输出端与所述过零比较开启模块的输入端及所述误差放大模块的输入端共接于所述采样电阻R1的第一端，所述过零比较开启模块的输出端接所述脉冲信号生成模块的第一输入端，所述误差放大模块的输出端同时连接所述导通时间控制模块的第一输入端和所述电容C2的第二端，所述导通时间控制模块的第二输入端和输出端分别连接所述脉冲信号生成模块的信号反馈端和第二输入端，所述过零比较开启模块的接地端与所述误差放大模块的接地端、所述导通时间控制模块的接地端及所述脉冲信号生成模块的接地端共接于所述电容C2的第一端，所述过零比较开启模块的电源端与所述误差放大模块的电源端、所述导通时间控制模块的电源端及所述脉冲信号生成模块的电源端共接于所述直流电源，所述脉冲信号生成模块的输出端连接所述开关管的控制端；

所述过零比较开启模块对所述采样电阻R1的第一端的电压进行过零比较后相应地输出一比较电平信号驱动所述脉冲信号生成模块控制所述开关管的开启，所述误差放大模块对所述采样电阻R1的第一端的电压进行误差放大后相应地输出一误差放大电压至所述导通时间控制模块，所述导通时间控制模块根据所述误差放大电压和所述脉冲信号生成模块所输出的反馈电平信号输出导通控制电平信号驱动所述脉冲信号生成模块控制所述开关管的关断。

在本发明中，通过采用包括所述开关管、所述过零比较开启模块、所述误差放大模块、所述导通时间控制模块及所述脉冲信号生成模块的高功率因数恒流控制电路，由所述过零比较开启模块对所述采样电阻R1的第一端的电压进行过零比较后相应地输出一比较电平信号驱动所述脉冲信号生成模块控制所述开关管的开启，所述误差放大模块对所述采样电阻R1的第一端的电压进行误差放大后相应地输出一误差放大电压至所述导通时间控制模块，然后由所述导通时间控制模块根据所述误差放大电压和所述脉冲信号生成模块所输出的反馈电平信号输出导通控制电平信号驱动所述脉冲信号生成模块控制所述开关管的关断，从而在实现电路简化和小型化的同时，提高了功率因数和电压转换效率，且不需要高压电解电容，在较宽的输入电压范围内实现了对负载的恒流控制，解决了现有技术所存在的电路结构复杂、成本高且无法在较宽的输入电压范围内实现高功率因数和恒流输出的问题。

附图说明

图1是本发明实施例提供的高功率因数恒流控制电路的结构图；

图2是本发明实施例提供的高功率因数恒流控制电路的示例电路结构图；

图3是本发明实施例所涉及的高功率因数恒流控制芯片的结构示意图；

图4是本发明实施例提供的高功率因数恒流控制电路实现高功率因数时所涉及的电流与电压参数的波形图；

图5是本发明实施例提供的高功率因数恒流控制电路实现恒流输出过程中所涉及的电流与电压参数的波形图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在本发明实施例中，通过采用包括开关管、过零比较开启模块、误差放大模块、导通时间控制模块及脉冲信号生成模块的高功率因数恒流控制电路，由过零比较开启模块对采样电阻R1第一端的电压进行过零比较后相应地输出比较电平信号驱动脉冲信号生成模块控制开关管的开启；误差放大模块对采样电阻R1第一端的电压进行误差放大后相应地输出误差放大电压至导通时间控制模块，然后由导通时间控制模块根据该误差放大电压和脉冲信号生成模块所输出的反馈电平信号输出导通控制电平信号驱动脉冲信号生成模块控制开关管的关断，从而在实现电路简化的同时，提高了功率因数和电压转换效率，且不需要高压电解电容，在较宽的输入电压范围内实现了对负载的恒流控制。

本发明实施例所提供的高功率因数恒流控制电路的结构如图1所示，为了便于说明，图1仅示出了与本发明实施例相关的部分，详述如下：

高功率因数恒流控制电路100与交流电源200和负载300连接，包括整流桥BD、采样电阻R1、电容C2、二极管D1以及输出级滤波模块101，整流桥BD与交流电源200连接，采样电阻R1的第一端接二极管D1的阴极，采样电阻R1的第二端与电容C2的第一端共接于输出级滤波模块101的输入端，输出级滤波模块101的输出端接负载300的输入端，整流桥BD的接地端与二极管D1的阳极、输出级滤波模块101的回路端及负载300的输出端共接于地。

高功率因数恒流控制电路100还包括：

开关管102、过零比较开启模块103、误差放大模块104、导通时间控制模块105及脉冲信号生成模块106。

开关管102的输入端连接整流桥BD的输出端，开关管102的输出端与过零比较开启模块103的输入端及误差放大模块104的输入端共接于采样电阻R1的第一端，过零比较开启模块103的输出端接脉冲信号生成模块106的第一输入端，误差放大模块104的输出端同时连接导通时间控制模块105的第一输入端和电容C2的第二端，导通时间控制模块105的第二输入端和输出端分别连接脉冲信号生成模块106的信号反馈端和第二输入端，过零比较开启模块103的接地端与误差放大模块104的接地端、导通时间控制模块105的接地端及脉冲信号生成模块106的接地端共接于电容C2的第一端，过零比较开启模块103的电源端与误差放大模块104的电源端、导通时间控制模块105的电源端及脉冲信号生成模块106的电源端共接于直流电源VCC，脉冲信号生成模块106输出端连接开关管101的控制端。

在本发明实施例中，整流桥BD的第一输入端1和第二输入端2分别接交流电源200的正半周信号输出端+和负半周信号输出端-，整流桥BD用于将交流电转换为正弦半波直流电；输出级滤波模块101用于从开关管102的输出端获取驱动电流，并对该驱动电流进行滤波后输出至负载300。

过零比较开启模块103对采样电阻R1的第一端的电压进行过零比较后相应地输出一比较电平信号驱动脉冲信号生成模块106控制开关管102开启，误差放大模块104对采样电阻R1的第一端的电压进行误差放大后相应地输出一误差放大电压至导通时间控制模块105，导通时间控制模块105根据误差放大模块104所输出的误差放大电压和脉冲信号生成模块106所输出的反馈电平信号输出导通控制电平信号驱动脉冲信号生成模块106控制开关管102的关断。

图2示出了本发明实施例所提供的高功率因数恒流控制电路的示例电路结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：

作为本发明一优选实施例，开关管102为NMOS管Q1，NMOS管Q1的栅极、漏极及源极分别为开关管102的控制端、输入端及输出端。在本发明其他实施例中，开关管102还可以为PMOS管、三极管、场效应管或其他具备开关特性的半导体开关器件。

作为本发明一优选实施例，过零比较开启模块103包括第一比较器U1和第一基准电压源1031，第一比较器U1的同相输入端、输出端、正电源端及负电源端分别为过零比较开启模块103的输入端、输出端、电源端及接地端，第一比较器U1的反相输入端接第一基准电压源1031的输出端。其中，第一基准电压源1031为常用的基准电压产生电路。

作为本发明一优选实施例，误差放大模块104包括误差放大器U2和第二基准电压源1041，误差放大器U2的同相输入端接第二基准电压源1041的输出端，误差放大器U2的反相输入端、输出端、正电源端及负电源端分别为误差放大模块104的输入端、输出端、电源端及接地端。其中，第二基准电压源1041是常用的基准电压产生电路。

作为本发明一优选实施例，导通时间控制模块105包括：

电流源I1、PMOS管Q2、NMOS管Q3、第一反相器U3、电容C3及第二比较器U4；

电流源I1的输入端为导通时间控制模块105的电源端，电流源I1的输出端连接PMOS管Q2的源极，PMOS管Q2的漏极与NMOS管Q3的漏极以及电容C3的第一端共接于第二比较器U4的反相输入端，PMOS管Q2的栅极与NMOS管Q3的栅极共接于第一反相器U3的输出端，第二比较器U4的正电源端接电流源I1的输入端，第二比较器U4的同相输入端、输出端及负电源端分别为导通时间控制模块105的第一输入端、输出端及接地端，第一反相器U3的输入端为导通时间控制模块105的第二输入端，第一反相器U3的正电源端连接电流源I1的输入端，电容C3的第二端与NMOS管Q3的源极及第一反相器U3的负电源端的共接点为导通时间控制模块105的接地端。

作为本发明一优选实施例，脉冲信号生成模块106包括：

第二反相器U5、RS触发器RS1、第三反相器U6、NMOS管Q4及NMOS管Q5；

第二反相器U5的输入端为脉冲信号生成模块106的第一输入端，第二反相器U5的输出端连接RS触发器RS1的第一输入端S，RS触发器RS1的第二输入端R和第一输出端Q分别为脉冲信号生成模块106的第二输入端和信号反馈端，RS触发器RS1的第二输出端Q空接，第三反相器U6的输入端与NMOS管Q4的栅极共接于RS触发器RS1的第一输出端Q，第二反相器U5的正电源端与第三反相器U6的正电源端及NMOS管Q4的漏极的共接点为脉冲信号生成模块106的电源端，NMOS管Q4的源极与NMOS管Q5的漏极的共接点为脉冲信号生成模块106的输出端，NMOS管Q5的栅极连接第三反相器U6的输出端，第二反相器U5的负电源端与第三反相器U6的负电源端及NMOS管Q5的源极的共接点为脉冲信号生成模块106的接地端。

在本发明实施例中，输出滤波模块101包括电感L1和电容C4，电感L1的第一端和第二端分别为输出滤波模块101的输入端和输出端，电容C4的第一端连接电感L1的第二端，电容C4的第二端为输出滤波模块101的回路端。

在实际应用过程中，为了提高电路的集成度，如图3所示，开关管102、过零比较开启模块103、误差放大模块104、导通时间控制模块105及脉冲信号生成模块106可集成为一高功率因数恒流控制芯片，开关管102的输入端、开关管102的输出端及误差放大模块104的输出端分别为高功率因数恒流控制芯片的输入端D、输出端CS及比较信号输出端COMP，且过零比较开启模块103的电源端与误差放大模块104的电源端、导通时间控制模块105的电源端及脉冲信号生成模块106的电源端共接后形成高功率因数恒流控制芯片的电源端VDD，过零比较开启模块103的接地端与误差放大模块104的接地端、导通时间控制模块105的接地端及脉冲信号生成模块106的接地端共接后形成高功率因数恒流控制芯片的信号地端GND；此外，直流电源VCC的输出电压在实际应用中可以为15V或20V。

以下结合图2对上述的高功率因数恒流控制电路100的工作原理作进一步说明：

对于提高功率因数部分，详述如下：

整流桥BD所输出的正弦半波直流电Vin（其电压Uin和输入电流Im的波形如图4所示，输入电流即为高功率因数恒流控制电路100的输入电流的绝对值，其与整流桥BD的输出电流相等，本说明书中所提到的输入电流皆为上述所指）进入由NMOS管Q1、采样电阻R1、电容C2、二极管D1、过零比较开启模块103、误差放大模块104、导通时间控制模块105、脉冲信号生成模块106以及电感L1组成的降压式变换电路，则由误差放大器U2对采样电阻R1的第一端的电压V_CS进行误差放大后相应地输出误差放大电压V_COMP，由于误差放大器U2的补偿电容(即电容C2)的电容值较大，误差放大器U2的带宽非常低，所以误差放大电压V_COMP在系统稳定时近似为一固定值（误差放大电压V_COMP瞬态会随着V_CS的变化而发生微小变化，但从宏观角度看，V_COMP的平均值在一个正弦半波周期内是稳定不变的），当NMOS管Q1导通时（此时脉冲信号生成模块106的输出控制信号Vg为高电平，输出到105的反馈信号也是高电平），电容C3的电压从0V开始上升，当该电容C3的电压达到V_COMP时，第二比较器U4的输出（即导通控制电平信号）由高电平跳变至低电平，从而使脉冲信号生成模块106所输出的脉冲信号Vg（其波形Ug如图4所示）降为低电平以控制NMOS管Q1关断。

其中，电流源I1的输出电流i₁与NMOS管Q1的导通时间T_ON、电容C3的电容值C₃以及误差放大电压V_COMP的关系如下式所示：

i₁·Ton=C₃·V_COMP            （1）

由于电容C3的电容值C₃和电流源I1的输出电流i₁是固定值，稳定时，误差放大电压V_COMP的平均值也是固定的，因此，NMOS管Q1的导通时间T_ON是固定的，于是可知，NMOS管Q1的导通时间T_ON在同一输入电压和控制同一负载的情况下将保持不变。

当NMOS管Q1关闭时，采样电阻R1的第一端的电压V_CS开始降低，且在V_CS降为0V时，过零比较开启模块103会输出低电平（即比较电平信号）至RS触发器RS1以触发脉冲信号生成模块106输出高电平，进而驱动NMOS管Q1导通。NMOS管Q1如此多次的导通和关断，形成一个临界导通模式。在NMOS管Q1导通时，流过电感L1的电流IL从0上升到对应开关周期的最高值，然后NMOS管Q1截止时，流过电感L1的电流IL再从对应开关周期的最高值降低至0（电感L1的电流IL的波形如图4所示）。输入电流Im等于NMOS管Q1的导通电流，Im的波形如图4所示，图4中的Im波形的虚线波形为输入电流Im的平均电流Imavg的波形。每个开关周期的输入平均电流Imavg(t)与NMOS管Q1在每个开关周期中导通时的峰值电流Ip(t)的关系可以表示为：

$\mathrm{Imavg}\left(t\right)=\frac{1}{2}\·\mathrm{Ip}\left(t\right)\·\frac{\mathrm{Ton}}{T}---\left(2\right)$

其中，T为NMOS管Q1的开关周期，临界导通模式中，T=Ton+T_OFF，T_OFF为NMOS管Q1的关断时间。由于Uin（其瞬态电压表示为Uin(t)）与Vout、T_ON、电感L1的电感量L及NMOS管Q1在每个开关周期中导通时的峰值电流Ip(t)的关系如下式所示：

(Uin(t)-Vout)·T_ON=L·Ip(t)=Vout·(T-T_ON)    （3）

结合关系式（2）和（3）可知Imavg(t)与Uin(t)的关系如下式所示：

$\mathrm{Imavg}\left(t\right)=\frac{1}{2}\·(\mathrm{Uin}\left(t\right)-\mathrm{Vout})\frac{T_{\mathrm{ON}}^2}{L\·T}---\left(4\right)$

从关系式（3）和（4）可得：

$\mathrm{Imavg}\left(t\right)=\frac{1}{2}\·T_{\mathrm{ON}}[\frac{\mathrm{Vout}}{L}-\frac{{\mathrm{Vout}}^2}{L\·\mathrm{Uin}\left(t\right)}]---\left(5\right)$

电感L1的电感量L是不变的，结合关系式（3）、（4）及图4可知，在同一输入电压、同一输出电压（即同一Vout）下，NMOS管Q1的导通时间T_ON固定，所以Ip(t)与Uin(t)呈正向的线性变化，并使得在每个开关周期内的输入平均电流Imavg(t)的波形（包括相位和幅值）一直跟随直流电Vin的瞬态电压Uin(t)的变化而同相变化，即：当Uin(t)幅度变大时，Imavg(t)幅度也会增大，反之亦然。由此实现高功率因数。

对于输出恒流控制部分，详述如下：

如图5所示，整流桥BD输出的直流电Vin的电压Uin为正弦半波，输出电流Iout（也称输出平均电流）的大小是由流过电感L1的电流IL决定的，为了达到控制输出电流Iout的目的，则需要对流过电感L1的电流IL进行控制。

根据降压式变换电路和临界导通模式的工作原理，在NMOS开关管Q1的第n个导通截止周期内，电感L1的第二端的第n个开关周期内的输出电流的平均值Ioutavg(n)与电感L1的第n个开关周期的峰值电流I_LP(n)的关系如下式所示：

$\mathrm{Ioutavg}\left(n\right)=\frac{1}{2}\·I_{\mathrm{LP}}\left(n\right)---\left(6\right)$

在每个输入正弦半波周期内流过电感L1的输出电流Iout为：

$\mathrm{Iout}=\frac{\mathrm{Ioutavg}\left(1\right)\·T\left(1\right)+\mathrm{Ioutavg}\left(2\right)\·T\left(2\right)+...+\mathrm{Ioutavg}\left(n\right)\·T\left(n\right)}{\mathrm{Tac}}---\left(7\right)$

其中，T(1)，T(2)及T(n)分别表示第一个开关周期时间、第二个开关周期时间及第n个开关周期时间，Tac表示一个输入正弦半波周期，其中：

Tac=T(1)+T(2)+...+T(n)                    （8）

Ioutavg(1)、Ioutavg(2)、Ioutavg(3)及Ioutavg(n)分别表示电感L1的第二端在第一个开关周期内的输出平均电流、第二个开关周期内的输出平均电流、第三个开关周期内的输出平均电流及第n个开关周期内的输出平均电流。

结合关系式（6）、（7）和（8）可得：

$\mathrm{Iout}=\frac{I_{\mathrm{LP}}\left(1\right)\·T\left(1\right)+I_{\mathrm{LP}}\left(2\right)\·T\left(2\right)+...+I_{\mathrm{LP}}\left(n\right)\·T\left(n\right)}{2\·\mathrm{Tac}}---\left(9\right)$

又因为电感L1在每个开关周期内的的峰值电流I_LP(n)为，

$I_{\mathrm{LP}}\left(n\right)=\frac{\mathrm{Vcs}\left(n\right)}{R1}---\left(10\right)$

其中V_CS(n)表示采样电阻R1在第n个开关周期时的峰值电压。

结合关系式（9）和（10）可得：

$\mathrm{Iout}=\frac{1}{2\·R1}\·\frac{\mathrm{Vcs}\left(1\right)\·T\left(1\right)+\mathrm{Vcs}\left(2\right)\·T\left(2\right)+......+\mathrm{Vcs}\left(n\right)\·T\left(n\right)}{\mathrm{Tac}}---\left(11\right)$

其中，V_CS(1)、V_CS(2)及V_CS(n)分别表示电阻R1两端在第一个开关周期、第二个开关周期、第三个开关周期及第n个开关周期的峰值电压。为了保证电感L1的第二端输出的平均电流恒定，只需要保证在一个输入正弦半波周期内采样电阻R1两端的峰值电压的平均值恒定即可。

结合图4和图5，采样电阻R1对流过电感L1的电流IL进行采样以得到相应的采样电压（即采样电阻R1的第一端的电压），该采样电压通过误差放大器U2进行误差放大，如果采样电压大于第二基准电压源1041所输出的基准电压VREF，则误差放大器U2所输出的误差放大电压V_COMP降低，于是导通时间控制模块105也随之使脉冲信号生成模块106减小脉冲信号Vg的高电平时间以使NMOS管Q1的导通时间变短，进而达到减小流过采样电阻R1的电流的目的，反之，如果采样电压小于第二基准电压源1041所输出的基准电压VREF，则使脉冲信号生成模块106增大脉冲信号Vg的高电平时间以使NMOS管Q1的导通时间变长，进而达到增大流过采样电阻R1的电流的目的，通过上述对NMOS管Q1通断的反复调制后，误差放大器的特性保证了采样电阻R1在每个开关周期的峰值电压的平均值与基准电压VREF相等，即：

$\mathrm{VREF}=\frac{\mathrm{Vcs}\left(1\right)\·T\left(1\right)+\mathrm{Vcs}\left(2\right)\·T\left(2\right)+...+\mathrm{Vcs}\left(n\right)\·T\left(n\right)}{2\·\mathrm{Tac}}---\left(12\right)$

因为VREF是固定的基准电压，因此采样电阻R1在每个开关周期的峰值电压的平均值固定，从而达到了恒流控制负载300的目的。

在本发明实施例中，通过采用包括开关管、过零比较开启模块、误差放大模块、导通时间控制模块及脉冲信号生成模块的高功率因数恒流控制电路，由过零比较开启模块对采样电阻R1第一端的电压进行过零比较后相应地输出比较电平信号驱动脉冲信号生成模块控制开关管的开启，误差放大模块对采样电阻R1第一端的电压进行误差放大后相应地输出误差放大电压至导通时间控制模块，然后由导通时间控制模块根据该误差放大电压和脉冲信号生成模块所输出的反馈电平信号输出导通控制电平信号驱动脉冲信号生成模块控制开关管的关断，从而在实现电路简化的同时，提高了功率因数和电压转换效率，且不需要高压电解电容，在较宽的输入电压范围内实现了对负载的恒流控制，解决了现有技术所存在的电路结构复杂、成本高且无法在较宽的输入电压范围内实现高功率因数和恒流输出的问题。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种高功率因数恒流控制电路，与交流电源和负载连接，包括整流桥、采样电阻R1、电容C2、二极管D1以及输出级滤波模块，所述整流桥与所述交流电源连接，所述采样电阻R1的第一端接所述二极管D1的阴极，所述采样电阻R1的第二端与所述电容C2的第一端共接于所述输出级滤波模块的输入端，所述输出级滤波模块的输出端接所述负载的输入端，所述整流桥的接地端与所述二极管D1的阳极、所述输出级滤波模块的回路端及所述负载的输出端共接于地，其特征在于，所述高功率因数恒流控制电路还包括：

开关管、过零比较开启模块、误差放大模块、导通时间控制模块及脉冲信号生成模块；

所述开关管的输入端连接所述整流桥的输出端，所述开关管的输出端与所述过零比较开启模块的输入端及所述误差放大模块的输入端共接于所述采样电阻R1的第一端，所述过零比较开启模块的输出端接所述脉冲信号生成模块的第一输入端，所述误差放大模块的输出端同时连接所述导通时间控制模块的第一输入端和所述电容C2的第二端，所述导通时间控制模块的第二输入端和输出端分别连接所述脉冲信号生成模块的信号反馈端和第二输入端，所述过零比较开启模块的接地端与所述误差放大模块的接地端、所述导通时间控制模块的接地端及所述脉冲信号生成模块的接地端共接于所述电容C2的第一端，所述过零比较开启模块的电源端与所述误差放大模块的电源端、所述导通时间控制模块的电源端及所述脉冲信号生成模块的电源端共接于直流电源，所述脉冲信号生成模块的输出端连接所述开关管的控制端；

所述过零比较开启模块对所述采样电阻R1的第一端的电压进行过零比较后相应地输出一比较电平信号驱动所述脉冲信号生成模块控制所述开关管的开启，所述误差放大模块对所述采样电阻R1的第一端的电压进行误差放大后相应地输出一误差放大电压至所述导通时间控制模块，所述导通时间控制模块根据所述误差放大电压和所述脉冲信号生成模块所输出的反馈电平信号输出导通控制电平信号驱动所述脉冲信号生成模块控制所述开关管的关断。

2.如权利要求1所述的高功率因数恒流控制电路，其特征在于，所述开关管为NMOS管Q1，所述NMOS管Q1的栅极、漏极及源极分别为所述开关管的控制端、输入端及输出端。

3.如权利要求1所述的高功率因数恒流控制电路，其特征在于，所述过零比较开启模块包括第一比较器和第一基准电压源，所述第一比较器的同相输入端、输出端、正电源端及负电源端分别为所述过零比较开启模块的输入端、输出端、电源端及接地端，所述第一比较器的反相输入端接所述第一基准电压源的输出端。

4.如权利要求1所述的高功率因数恒流控制电路，其特征在于，所述误差放大模块包括误差放大器和第二基准电压源，所述误差放大器的同相输入端接所述第二基准电压源的输出端，所述误差放大器的反相输入端、输出端、正电源端及负电源端分别为所述误差放大模块的输入端、输出端、电源端及接地端。

5.如权利要求1所述的高功率因数恒流控制电路，其特征在于，所述导通时间控制模块包括：

电流源、PMOS管Q2、NMOS管Q3、第一反相器、电容C3及第二比较器；

所述电流源的输入端为所述导通时间控制模块的电源端，所述电流源的输出端连接所述PMOS管Q2的源极，所述PMOS管Q2的漏极与所述NMOS管Q3的漏极以及所述电容C3的第一端共接于所述第二比较器的反相输入端，所述PMOS管Q2的栅极与所述NMOS管Q3的栅极共接于所述第一反相器的输出端，所述第二比较器的正电源端接所述电流源的输入端，所述第二比较器的同相输入端、输出端及负电源端分别为所述导通时间控制模块的第一输入端、输出端及接地端，所述第一反相器的输入端为所述导通时间控制模块的第二输入端，所述第一反相器的正电源端连接所述电流源的输入端，所述电容C3的第二端与所述NMOS管Q3的源极及所述第一反相器的负电源端的共接点为所述导通时间控制模块的接地端。

6.如权利要求1所述的高功率因数恒流控制电路，其特征在于，所述脉冲信号生成模块包括：

第二反相器、RS触发器、第三反相器、NMOS管Q4及NMOS管Q5；

所述第二反相器的输入端为所述脉冲信号生成模块的第一输入端，所述第二反相器的输出端连接所述RS触发器的第一输入端，所述RS触发器的第二输入端和第一输出端分别为所述脉冲信号生成模块的第二输入端和信号反馈端，所述RS触发器的第二输出端空接，所述第三反相器的输入端与所述NMOS管Q4的栅极共接于所述RS触发器的第一输出端，所述第二反相器的正电源端与所述第三反相器的正电源端及所述NMOS管Q4的漏极的共接点为所述脉冲信号生成模块的电源端，所述NMOS管Q4的源极与所述NMOS管Q5的漏极的共接点为所述脉冲信号生成模块的输出端，所述NMOS管Q5的栅极连接所述第三反相器的输出端，所述第二反相器的负电源端与所述第三反相器的负电源端及所述NMOS管Q5的源极的共接点为所述脉冲信号生成模块的接地端。

Images