CN102958258A - 一种高功率因数恒流驱动电路 - Google Patents

Abstract

本发明适用于恒流驱动领域，提供了一种高功率因数恒流驱动电路。本发明通过采用开关管、信号检测与误差放大模块、导通时间控制模块、过零比较开启模块以及脉冲信号生成模块的高功率因数恒流驱动电路，简化了电路结构，并由脉冲信号生成模块输出脉冲信号控制开关管的通断使输入电流跟随整流桥的输出电压的变化而同相变化，以达到提升功率因数的目的，同时还通过开关管的通断使流过所述变压器T1的初级绕组的电流的平均值保持恒定，从而达到在较宽的输入电压范围内对负载进行恒流驱动的目的，解决了现有技术所存在的电路结构复杂、成本高且无法在较宽的输入电压范围内实现高功率因数和恒流输出的问题。

Description

一种高功率因数恒流驱动电路

技术领域

本发明属于恒流驱动领域，尤其涉及一种高功率因数恒流驱动电路。

背景技术

目前，全球范围内均提倡节能环保的理念以减少对环境的污染，对于负载设备驱动领域也是如此。许多负载设备都需要其驱动电路能够提供稳定且可靠的电源供给以保证其正常工作的有序进行，特别是对于需要恒定电流供给的负载设备，则需要其驱动电路能够具备恒流驱动功能。

此外，如果接入交流电网的负载设备的功率因数偏低，则会给公用电网造成一定程度的电力污染。为了减轻电力污染的危害程度，许多国家已纷纷制定了相应的功率因数标准。例如，对于LED，美国能源之星标准规定：功率大于5W的LED灯泡的功率因数应不低于0.7；欧洲标准规定：功率大于25W的LED灯泡的功率因数应高于0.9。

针对上述对于负载设备进行恒流驱动且需具备高功率因数的要求，现有技术提供了两种实现方式，一种是通过在传统的电源转换电路的基础上增加相应的无源功率因数校正电路来满足恒流驱动和高功率因数的要求，但由于无源功率因数校正电路需要采用高压电解电容，所以使得成本增加且寿命缩短。另一种则是通过采样电路采样所引入的交流市电的电压实现有源功率因数校正和恒流输出。由于需要专门的电路采样市电电压，所以使得电路结构复杂，不利于提高电路的集成度，且输出电流会随输入电压的变化而变化，从而导致其无法在较宽的输入电压范围内实现恒流输出。

综上所述，现有技术存在电路结构复杂、成本高且无法在较宽的输入电压范围内实现高功率因数和恒流输出的问题。

发明内容

本发明的目的在于提供一种高功率因数恒流驱动电路，旨在解决现有技术所存在的电路结构复杂、成本高且无法在较宽的输入电压范围内实现高功率因数和恒流输出的问题。

本发明是这样实现的，一种高功率因数恒流驱动电路，与交流电源和负载连接，包括整流桥、二极管D1、电容C1、电容C2、分压电阻R1、分压电阻R2、采样电阻R3及变压器T1，所述整流桥与所述交流电源连接，所述整流桥的输出端与所述二极管D1的阴极以及所述电容C1的第一端共接于所述负载的输入端，所述变压器T1的初级绕组的第一端接所述二极管D1的阳极，所述电容C1的第二端与所述负载的输出端共接于所述变压器T1的初级绕组的第二端，所述分压电阻R1连接于所述变压器T1的次级绕组的第一端与所述分压电阻R2的第一端之间，所述变压器T1的次级绕组的第二端与所述分压电阻R2的第二端、所述电容C2的第一端、所述采样电阻R3的第一端及所述整流桥的接地端共接于地；所述高功率因数恒流驱动电路还包括：

开关管、信号检测与误差放大模块、导通时间控制模块、过零比较开启模块以及脉冲信号生成模块；

所述开关管的输入端连接所述二极管D1的阳极，所述开关管的输出端与所述信号检测与误差放大模块的信号检测端共接于所述采样电阻R3的第二端，所述信号检测与误差放大模块的输入端与所述导通时间控制模块的控制端共接于所述脉冲信号生成模块的输出端，所述导通时间控制模块输入端与所述电容C2的第二端共接于所述信号检测与误差放大模块的输出端，所述信号检测与误差放大模块的接地端与所述导通时间控制模块的接地端、所述过零比较开启模块的接地端及所述脉冲信号生成模块的接地端共接于地，所述过零比较开启模块的输入端接所述电阻R1的第二端，所述脉冲信号生成模块的第一输入端和第二输入端分别与所述过零比较开启模块的输出端和所述导通时间控制模块的输出端相连接，所述信号检测与误差放大模块的电源端与所述导通时间控制模块的电源端、所述过零比较开启模块的电源端及所述脉冲信号生成模块的电源端共接于直流电源，所述脉冲信号生成模块的输出端同时与所述开关管的控制端、导通时间控制模块的控制端及所述信号检测与误差放大模块的输入端连接；

所述信号检测与误差放大模块根据所述脉冲信号生成模块输出的脉冲信号从所述采样电阻R3的第二端获取采样电压信号，并对所述采样电压信号进行误差放大后相应地输出误差放大电压信号驱动所述导通时间控制模块相应地输出一控制电平信号至所述脉冲信号生成模块，所述过零比较开启模块从所述分压电阻R1的第二端获取分压电压信号并对所述分压电压信号进行过零比较后输出一过零比较电平信号至所述脉冲信号生成模块，所述脉冲信号生成模块根据所述控制电平信号和所述过零比较电平信号生成脉冲信号以控制所述开关管的通断。

本发明通过采用包括开关管、所述信号检测与误差放大模块、所述导通时间控制模块、所述过零比较开启模块以及所述脉冲信号生成模块的高功率因数恒流驱动电路，简化了电路结构，并由所述脉冲信号生成模块输出脉冲信号控制所述开关管的通断使输入电流（即所述高功率因数恒流驱动电路的输入电流的绝对值，与整流桥的输出电流相等，本说明书中提到的输入电流皆为上述所指）跟随所述整流桥的输出电压的变化而同相变化，以达到提升功率因数的目的，同时还通过所述开关管的通断使流过所述变压器T1的初级绕组的电流保持恒定，从而达到在较宽的输入电压范围内对所述负载进行恒流驱动的目的，解决了现有技术所存在的电路结构复杂、成本高且无法在较宽的输入电压范围内实现高功率因数和恒流输出的问题。

附图说明

图1是本发明实施例所提供的高功率因数恒流驱动电路的结构图；

图2是本发明实施例所提供的高功率因数恒流驱动电路的示例电路结构图；

图3是本发明实施例所涉及的高功率因数恒流控制芯片的结构示意图；

图4是本发明实施例提供的高功率因数恒流驱动电路实现高功率因数时所涉及的电流与电压参数的波形图；

图5是本发明实施例提供的高功率因数恒流驱动电路实现恒流输出过程中所涉及的电流与电压参数的波形图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例通过采用开关管、信号检测与误差放大模块、导通时间控制模块、过零比较开启模块以及脉冲信号生成模块的高功率因数恒流驱动电路，简化了电路结构，并由脉冲信号生成模块输出脉冲信号控制开关管的通断使输入电流跟随整流桥的输出电压的变化而同相变化，以达到提升功率因数的目的，同时还通过开关管的通断使流过所述变压器T1的初级绕组的电流保持恒定，从而达到在较宽的输入电压范围内对负载进行恒流驱动的目的。

本发明实施例所提供的高功率因数恒流驱动电路的结构如图1所示，为了便于说明，图1仅示出了与本发明实施例相关的部分，详述如下：

高功率因数恒流驱动电路100与交流电源200和负载300连接，包括整流桥BD、二极管D1、电容C1、电容C2、分压电阻R1、分压电阻R2、采样电阻R3及变压器T1，整流桥BD与交流电源200连接，整流桥BD的输出端与二极管D1的阴极以及电容C1的第一端共接于负载300的输入端，变压器T1的初级绕组的第一端1接二极管D1的阳极，电容C1的第二端与负载300的输出端共接于变压器T1的初级绕组的第二端2，分压电阻R1连接于变压器T1的次级绕组的第一端3与分压电阻R2的第一端之间，变压器T1的次级绕组的第二端4与分压电阻R2的第二端、所述电容C2的第一端、采样电阻R3的第一端及整流桥BD的接地端接于地。

高功率因数恒流驱动电路100还包括：

开关管101、信号检测与误差放大模块102、导通时间控制模块103、过零比较开启模块104以及脉冲信号生成模块105。

开关管101的输入端连接二极管D1的阳极，开关管101的输出端与信号检测与误差放大模块102的信号检测端共接于采样电阻R3的第二端，信号检测与误差放大模块102的输入端与导通时间控制模块103的控制端共接于脉冲信号生成模块105的输出端，导通时间控制模块103的输入端与所述电容C2的第二端共接于信号检测与误差放大模块102的输出端，信号检测与误差放大模块102的接地端与导通时间控制模块103的接地端、过零比较开启模块104的接地端及脉冲信号生成模块105的接地端共接于地，过零比较开启模块104的输入端接电阻R1的第二端，脉冲信号生成模块105的第一输入端和第二输入端分别与过零比较开启模块104的输出端和导通时间控制模块103的输出端相连接，信号检测与误差放大模块102的电源端与导通时间控制模块103的电源端、过零比较开启模块104的电源端及脉冲信号生成模块105的电源端共接于直流电源VCC，脉冲信号生成模块105的输出端同时与开关管101的控制端、导通时间控制模块103的控制端及信号检测与误差放大模块102的输入端连接。

在本发明实施例中，整流桥BD的第一输入端1和第二输入端2分别接交流电源200的正半周信号输出端+和负半周信号输出端-，整流桥BD用于将交流电转换为正弦半波直流电。

信号检测与误差放大模块102根据脉冲信号生成模块105输出的脉冲信号从采样电阻R3的第二端获取采样电压信号，并对采样电压信号进行误差放大后相应地输出误差放大电压信号驱动导通时间控制模块103相应地输出一控制电平信号至脉冲信号生成模块105，过零比较开启模块104从分压电阻R1的第二端获取分压电压信号并对该分压电压信号进行过零比较后输出一过零比较电平信号至脉冲信号生成模块105，脉冲信号生成模块105根据所述控制电平信号和所述过零比较电平信号生成脉冲信号以控制开关管101的通断。

图2示出了本发明实施例所提供的高功率因数恒流驱动电路的示例电路结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：

作为本发明一优选实施例，开关管101为NMOS管Q1，NMOS管Q1的栅极、漏极及源极分别为开关管101的控制端、输入端及输出端。在本发明其他实施例中，开关管101还可以为PMOS管、三极管、场效应管或其他具备开关特性的半导体开关器件。

作为本发明一优选实施例，信号检测与误差放大模块102包括：

第一反相器U1、NMOS管Q8、NMOS管Q2、NMOS管Q3、电容C4、电容C5、误差放大器U2及第一基准电压源1021；

第一反相器U1的正电源端与误差放大器U2的正电源端的共接点为信号检测与误差放大模块102的电源端，NMOS管Q8的栅极和源极分别为信号检测与误差放大模块102的输入端和信号检测端，NMOS管Q8的漏极与电容C4的第一端共接于NMOS管Q2的源极，电容C4的第二端与电容C5的第一端共接于NMOS管Q3的源极，第一反相器U1的负电源端、电容C5的第二端与NMOS管Q8的衬底、NMOS管Q2的衬底、NMOS管Q3的衬底及误差放大器U2的负电源端的共接点为信号检测与误差放大模块102的接地端，NMOS管Q2的漏极与NMOS管Q3的漏极共接于误差放大器U2的反相输入端，第一反相器U1的输入端与NMOS管Q2的栅极共接于NMOS管Q8的栅极，NMOS管Q3的栅极连接第一反相器U1的输出端，误差放大器U2的同相输入端接第一基准电压源1021的输出端，误差放大器U2的输出端为信号检测与误差放大模块102的输出端。其中，第一基准电压源1021为常用的基准电压产生电路。

作为本发明一优选实施例，导通时间控制模块103包括：

电流源I1、PMOS管Q4、NMOS管Q5、电容C3、第七反相器U7及第一比较器U3；

电流源I1的输入端为导通时间控制模块的电源端，电流源I1的输出端连接PMOS管Q4的源极，PMOS管Q4的栅极与NMOS管Q5的栅极共接于第七反相器U7的输出端，第七反相器U7的输入端为导通时间控制模块103的控制端，PMOS管Q4的漏极与NMOS管Q5的漏极及电容C3的第一端共接于第一比较器U3的反相输入端，第一比较器U3的同相输入端和输出端分别为导通时间控制模块103的输入端和输出端，第七反相器U7的正电源端与第一比较器U3的正电源端共接于电流源I1的输入端，第七反相器U7的负电源端与NMOS管Q5的源极、电容C3的第二端及第一比较器U3的负电源端的共接点为导通时间控制模块103的接地端。

作为本发明一优选实施例，过零比较开启模块104包括第二比较器U4和第二基准电压源1041，第二比较器U4的同相输入端、正电源端、负电源端及输出端分别为过零比较开启模块104的输入端、电源端、接地端及输出端，第二基准电压源1041的输出端连接第二比较器U4的反相输入端。其中，第二基准电压源1041为常用的基准电压产生电路。

作为本发明一优选实施例，脉冲信号生成模块105包括：

第二反相器U5、RS触发器RS1、第三反相器U6、NMOS管Q6及NMOS管Q7；

第二反相器U5的输入端为脉冲信号生成模块105的第一输入端，第二反相器U5的输出端连接RS触发器RS1的第一输入端S，RS触发器RS1的第二输入端R为脉冲信号生成模块105的第二输入端，RS触发器RS1的第二输出端空接，第三反相器U6的输入端与NMOS管Q6的栅极共接于RS触发器RS1的第一输出端Q，NMOS管Q6的漏极为脉冲信号生成模块105的电源端，第二反相器U5的正电源端与第三反相器U6的正电源端共接于NMOS管Q6的漏极，NMOS管Q6的源极与NMOS管Q7的漏极所形成的共接点为脉冲信号生成模块105的输出端，NMOS管Q7的栅极连接第三反相器U6的输出端，第二反相器U5的负电源端与第三反相器U6的负电源端及NMOS管Q7的源极的共接点为脉冲信号生成模块105的接地端。

在实际应用过程中，为了提高电路的集成度，如图3所示，开关管101、信号检测与误差放大模块102、导通时间控制模块103、过零比较开启模块104以及脉冲信号生成模块105可集成为一高功率因数恒流驱动芯片，开关管101的输入端、开关管101的输出端及过零比较开启模块104的输入端分别为高功率因数恒流控制芯片的输入端D、输出端CS及反馈端FB，且信号检测与误差放大模块102的电源端、导通时间控制模块103的电源端、过零比较开启模块104的电源端及脉冲信号生成模块105的电源端共接后形成高功率因数恒流驱动芯片的信号电源端VDD；信号检测与误差放大模块102的输出端为高功率因数恒流驱动芯片的比较信号输出端COMP；信号检测与误差放大模块102的接地端、导通时间控制模块103的接地端、过零比较开启模块104的接地端及脉冲信号生成模块105的接地端共接后形成高功率因数恒流驱动芯片的信号地端GND；此外，直流电源VCC的输出电压在实际应用中可以为15V或20V。

以下结合工作原理对上述的高功率因数恒流驱动电路100作进一步说明：

对于提高功率因数部分，详述如下：

整流桥BD所输出的正弦半波直流电Vin（其电压Uin的波形及输入电流Im的波形如图4所示）进入由NMOS管Q1、电容C1、电容C2、采样电阻R3、分压电阻R1、分压电阻R2、二极管D1、变压器T1、信号检测与误差放大模块102、导通时间控制模块103、过零比较开启模块104以及脉冲信号生成模块105组成的降压式变换电路，当脉冲信号生成模块105所输出的脉冲信号Vg（其波形如图4所示的Ug）为高电平（即NMOS管Q1导通）时，则信号检测与误差放大模块102中的NMOS管Q8和NMOS管Q2导通（此时NMOS管Q3关断）并从采样电阻R3获取采样电压V_CS并将该采样电压V_CS输出至误差放大器U2的反相输入端，当脉冲信号Vg为低电平时，NMOS管Q8和NMOS管Q2截止，NMOS管Q3导通并将电容C4和电容C5的分压值引入误差放大器U2的反相输入端，因此误差放大器U2根据其反相输入端所输入的电压和其同相输入端所获得的第一基准电压VREF进行误差放大后相应地输出一误差放大电压信号V_COMP至导通时间控制模块103，由于误差放大器本身的补偿电容（即电容C2）的电容值较大，且误差放大器的带宽非常低，所以V_COMP在系统稳定时近似为一固定值（误差放大电压V_COMP瞬态会随着V_CS的变化而发生微小变化，但从宏观角度看，V_COMP的平均值在一个输入正弦半波周期内是稳定不变的），当导通时间控制模块103中的电容C3的电压达到V_COMP电压时，比较器U3的输出（即控制电平信号）由高电平跳变为低电平，则RS触发器RS1在其第二输入端R接收到低电平时，从其第一输出端Q输出低电平控制NMOS管Q6截止（NMOS管Q7在第三反相器U6的作用下导通），从而使脉冲信号Vg降为低电平，于是NMOS管Q1随之关断。

其中，电流源I1的输出电流i₁与NMOS管Q1的导通时间T_ON、电容C3的电容值C₃以及误差放大电压V_COMP的关系如下式所示：

i₁·T_ON=C₃·V_COMP    （1）

由于电容C3的电容值C₃和电流源I1的输出电流i₁是固定值，稳定时，误差放大电压V_COMP的平均值也是固定的，因此，NMOS管Q1的导通时间T_ON是固定的，于是，NMOS管Q1的导通时间T_ON在获得同一输入电压和控制同一负载的情况下将保持不变。

当NMOS管Q1关闭时，流过变压器T1的初级绕组的电流IL开始降低，且在IL降为零时，变压器T1的次级绕组的电流也相应地降为零，变压器T1的次级绕组的第一端的电压开始下降，电阻R1的第二端输出电压也同步开始下降，当其低于第二比较器U4的反相输入端电压时，过零比较开启模块104会输出低电平（即比较电平信号）至RS触发器RS1，触发脉冲信号生成模块105输出高电平驱动NMOS管Q1导通。

NMOS管Q1如此多次的导通和关断，形成一个临界导通模式。在NMOS管Q1导通时，流过变压器T1的初级绕组的电流IL从0上升到对应开关周期的最高值，然后NMOS管Q1截止时，再电流IL从对应开关周期的最高值降低至0（变压器T1的初级绕组电流IL的波形如图4所示）。输入电流Im等于NMOS管Q1的导通电流，Im的波形如图4所示，图4中的Im波形的虚线波形为输入电流Im的平均电流Imavg的波形。每个开关周期的输入平均电流Imavg(t)与NMOS管Q1在每个开关周期中导通时的峰值电流Ip(t)的关系可以表示为：

$\mathrm{Imavg}\left(t\right)=\frac{1}{2}\·\mathrm{Ip}\left(t\right)\·\frac{T_{\mathrm{ON}}}{T}---\left(2\right)$

其中，T为NMOS管Q1的开关周期时间；

由于交流电源200输出的交流电压Uac经整流后的Uin（瞬态电压表示为Uin(t)）与Vout、T_ON、变压器T1的初级绕组的电感量L及NMOS管Q1在每个开关周期中导通时的瞬态峰值电流Ip(t)的关系如下式所示：

(Uin(t)-Vout)·T_ON=L·Ip(t)=Vout·T_OFF    （3）

临界导通模式中，T=Ton+T_OFF，T_OFF为NMOS管Q1的关断时间，且变压器T1的初级绕组的电感量L是不变的，Vout与T_ON也是固定的，所以Ip(t)与Uin(t)呈正向的线性变化。

结合公式（2）、（3）可知Imavg(t)与Uin(t)的关系式如下：

$\mathrm{Imavg}\left(t\right)=\frac{1}{2}\·(\mathrm{Uin}\left(t\right)-\mathrm{Vout})\frac{{T_{\mathrm{ON}}}^2}{L\·T}=\frac{\mathrm{Vout}\·T_{\mathrm{ON}}}{2\·L}-\frac{{\mathrm{Vout}}^2\·T_{\mathrm{ON}}}{2\·L\·\mathrm{Uin}\left(t\right)}---\left(4\right)$

结合图4可知，在同一输入电压、同一输出电压（即同一Vout）下，NMOS管Q1的导通时间T_ON固定。使得输入每个开关周期的输入平均电流Imavg(t)的波形（包括相位和幅值）一直跟随直流电Vin的瞬态电压Uin(t)的变化而同相变化，即当Uin(t)幅度变大时，Imavg(t)幅度也会增大，反之亦然。由此实现高功率因数。

对于输出恒流驱动部分，详述如下：

如图5所示，整流桥BD输出的直流电Vin的电压Uin为正弦半波，输出电流Iout（也称输出平均电流）的大小是由变压器T1的初级绕组的电流IL决定的，为了达到控制输出电流Iout的目的，则需要对流过变压器T1的初级绕组的电流IL进行控制。

根据降压式变换电路和临界导通模式的工作原理，在NMOS管Q1的每个导通截止周期内，第n个开关周期内的输出电流的平均值Ioutavg(n)与流过变压器T1的初级绕组的第n个开关周期的峰值电流ILP(n)的关系如下式所示：

$\mathrm{Ioutavg}\left(n\right)=\frac{1}{2}\·I_{\mathrm{LP}}\left(n\right)---\left(5\right)$

在每个输入正弦半波周期内，输出电流的平均值Iout为：

$\mathrm{Iout}=\frac{\mathrm{Ioutavg}\left(1\right)\·T\left(1\right)+\mathrm{Ioutavg}\left(2\right)\·T\left(2\right)+...+\mathrm{Ioutavg}\left(n\right)\·T\left(n\right)}{\mathrm{Tac}}---\left(6\right)$

其中，T(1)，T(2)及T(n)分别表示第一个开关周期时间、第二个开关周期时间及第n个开关周期时间，Tac表示一个输入正弦半波周期，其中：

Tac=T(1)+T(2)+...+T(n)            （7）

Ioutavg(1)、Ioutavg(2)、Ioutavg(3)及Ioutavg(n)分别表示变压器T1的初级绕组的第二端在第一个开关周期内的输出平均电流、第二个开关周期内的输出平均电流、第三个开关周期内的输出平均电流及第n个开关周期内的输出平均电流。

结合关系式（5）、（6）和（7）可得：

$\mathrm{Iout}=\frac{I_{\mathrm{LP}}\left(1\right)\·T\left(1\right)+I_{\mathrm{LP}}\left(2\right)\·T\left(2\right)+...+I_{\mathrm{LP}}\left(n\right)\·T\left(n\right)}{2\·\mathrm{Tac}}---\left(8\right)$

又因为变压器T1的初级绕组在每个开关周期的的峰值电流I_LP(n)为，

$I_{\mathrm{LP}}\left(n\right)=\frac{\mathrm{Vcs}\left(n\right)}{R3}---\left(9\right)$

其中V_CS(n)表示采样电阻R3在第n个开关周期时的峰值电压。

结合关系式（8）和（9）可得：

$\mathrm{Iout}=\frac{1}{2\·R3}\·\frac{\mathrm{Vcs}\left(1\right)\·T\left(1\right)+\mathrm{Vcs}\left(2\right)\·T\left(2\right)+......+\mathrm{Vcs}\left(n\right)\·T\left(n\right)}{\mathrm{Tac}}---\left(10\right)$

其中，V_CS(1)、V_CS(2)及V_CS(n)分别表示电阻R3两端在第一个开关周期、第二个开关周期、第三个开关周期及第n个开关周期的峰值电压。为了保证输出平均电流Iout恒定，只需要保证在一个输入正弦半波周期内采样电阻R3两端的峰值电压的平均值恒定即可。

当脉冲信号生成模块105所输出的脉冲信号Vg（其波形如图4所示的Ug）为高电平（即：NMOS管Q1导通）时，则信号检测与误差放大模块102中的NMOS管Q8和NMOS管Q2导通（此时NMOS管Q3关断）并从采样电阻R3获取采样电压V_CS并将该采样电压Vcs输出至误差放大器U2的反相输入端，当脉冲信号Vg为低电平时，NMOS管Q8和NMOS管Q2截止，NMOS管Q3导通并将电容C4和电容C5的分压值引入误差放大器U2的反相输入端，因此第n个开关周期内误差放大器U2的反相输入端所输入的平均电压Vopa_avg(n)为:

$\mathrm{Vopa}\_\mathrm{avg}\left(n\right)=\frac{\frac{1}{2}\·V_{\mathrm{CS}}\left(n\right)\·T_{\mathrm{ON}}\left(n\right)+\frac{C4}{C4+C5}\·V_{\mathrm{CS}}\left(n\right)\·T_{\mathrm{OFF}}\left(n\right)}{T\left(n\right)}---\left(11\right)$

其中T_ON(n)和T_OFF(n)分别为NMOS管Q1在第n个开关周期的导通时间和关断时间。

由于电容C4和电容C5的电容值相同，则关系式（11）可以化简为:

$\mathrm{Vopa}\_\mathrm{avg}\left(n\right)=\frac{1}{2}\·V_{\mathrm{CS}}\left(n\right)---\left(12\right)$

因此，如果Vopa_avg(n)大于第二基准电压源1021所输出的基准电压VREF，则误差放大器U2所输出的误差放大电压V_COMP降低，于是，第二比较器U4也随之输出低电平使脉冲信号生成模块105减小脉冲信号Vg的高电平时间以使NMOS管Q1的导通时间变短，进而达到减小流过采样电阻R3的电流的目的，反之，如果采样电压小于第二基准电压源1041所输出的基准电压VREF，则使脉冲信号生成模块105增大脉冲信号Vg的高电平时间以使NMOS管Q1的导通时间变长，进而达到增大流过采样电阻R3的电流的目的，通过上述对NMOS管Q1通断的反复调制后，保证误差放大器U2的特性，误差放大器U2的反相输入端所输入的平均电压与基准电压VREF相等，即：

$\mathrm{VREF}=\frac{\mathrm{Vopa}\_\mathrm{avg}\left(1\right)\·T\left(1\right)+\mathrm{Vopa}\_\mathrm{avg}\left(2\right)\·T\left(2\right)+...+\mathrm{Vopa}\_\mathrm{avg}\left(n\right)\·T\left(n\right)}{\mathrm{Tac}}---\left(13\right)$

根据关系式（12）和（13）可得：

$\mathrm{VREF}=\frac{V_{\mathrm{CS}}\left(1\right)\·T\left(1\right)+V_{\mathrm{CS}}\left(2\right)\·T\left(2\right)+...+V_{\mathrm{CS}}\left(n\right)\·T\left(n\right)}{2\·\mathrm{Tac}}---\left(14\right)$

因为VREF是固定的基准电压，所以采样电阻R3上的每个开关周期的峰值电压的平均值固定，从而达到了恒流控制负载300的目的。

本发明实施例通过采用开关管、信号检测与误差放大模块、导通时间控制模块、过零比较开启模块以及脉冲信号生成模块的高功率因数恒流驱动电路，简化了电路结构，并由脉冲信号生成模块输出脉冲信号控制开关管的通断使输入电流跟随整流桥的输出电压的变化而同相变化，以达到提升功率因数的目的，同时还通过开关管的通断使流过所述变压器T1的初级绕组的电流的平均值保持恒定，从而达到在较宽的输入电压范围内对负载进行恒流驱动的目的，解决了现有技术所存在的电路结构复杂、成本高且无法在较宽的输入电压范围内实现高功率因数和恒流输出的问题。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种高功率因数恒流驱动电路，与交流电源和负载连接，包括整流桥、二极管D1、电容C1、电容C2、分压电阻R1、分压电阻R2、采样电阻R3及变压器T1，所述整流桥与所述交流电源连接，所述整流桥的输出端与所述二极管D1的阴极以及所述电容C1的第一端共接于所述负载的输入端，所述变压器T1的初级绕组的第一端接所述二极管D1的阳极，所述电容C1的第二端与所述负载的输出端共接于所述变压器T1的初级绕组的第二端，所述分压电阻R1连接于所述变压器T1的次级绕组的第一端与所述分压电阻R2的第一端之间，所述变压器T1的次级绕组的第二端与所述分压电阻R2的第二端、所述电容C2的第一端、所述采样电阻R3的第一端及所述整流桥的接地端共接于地，其特征在于，所述高功率因数恒流驱动电路还包括：

开关管、信号检测与误差放大模块、导通时间控制模块、过零比较开启模块以及脉冲信号生成模块；

所述开关管的输入端连接所述二极管D1的阳极，所述开关管的输出端与所述信号检测与误差放大模块的信号检测端共接于所述采样电阻R3的第二端，所述信号检测与误差放大模块的输入端与所述导通时间控制模块的控制端共接于所述脉冲信号生成模块的输出端，所述导通时间控制模块输入端与所述电容C2的第二端共接于所述信号检测与误差放大模块的输出端，所述信号检测与误差放大模块的接地端与所述导通时间控制模块的接地端、所述过零比较开启模块的接地端及所述脉冲信号生成模块的接地端共接于地，所述过零比较开启模块的输入端接所述电阻R1的第二端，所述脉冲信号生成模块的第一输入端和第二输入端分别与所述过零比较开启模块的输出端和所述导通时间控制模块的输出端相连接，所述信号检测与误差放大模块的电源端与所述导通时间控制模块的电源端、所述过零比较开启模块的电源端及所述脉冲信号生成模块的电源端共接于直流电源，所述脉冲信号生成模块的输出端同时与所述开关管的控制端、导通时间控制模块的控制端及所述信号检测与误差放大模块的输入端连接；

所述信号检测与误差放大模块根据所述脉冲信号生成模块输出的脉冲信号从所述采样电阻R3的第二端获取采样电压信号，并对所述采样电压信号进行误差放大后相应地输出误差放大电压信号驱动所述导通时间控制模块相应地输出一控制电平信号至所述脉冲信号生成模块，所述过零比较开启模块从所述分压电阻R1的第二端获取分压电压信号并对所述分压电压信号进行过零比较后输出一过零比较电平信号至所述脉冲信号生成模块，所述脉冲信号生成模块根据所述控制电平信号和所述过零比较电平信号生成脉冲信号以控制所述开关管的通断。

2.如权利要求1所述的高功率因数恒流驱动电路，其特征在于，所述开关管为NMOS管Q1，所述NMOS管Q1的栅极、漏极及源极分别为所述开关管的控制端、输入端及输出端。

3.如权利要求1所述的高功率因数恒流驱动电路，其特征在于，所述信号检测与误差放大模块包括：

第一反相器、NMOS管Q8、NMOS管Q2、NMOS管Q3、电容C4、电容C5、误差放大器及第一基准电压源；

所述第一反相器的正电源端与所述误差放大器的正电源端的共接点为所述信号检测与误差放大模块的电源端，所述NMOS管Q8的栅极和源极分别为所述信号检测与误差放大模块的输入端和信号检测端，所述NMOS管Q8的漏极与所述电容C4的第一端共接于所述NMOS管Q2的源极，所述电容C4的第二端与所述电容C5的第一端共接于所述NMOS管Q3的源极，所述第一反相器的负电源端、所述电容C5的第二端与所述NMOS管Q8的衬底、所述NMOS管Q2的衬底、所述NMOS管Q3的衬底及所述误差放大器的负电源端的共接点为所述信号检测与误差放大模块的接地端，所述NMOS管Q2的漏极与所述NMOS管Q3的漏极共接于所述误差放大器的反相输入端，所述第一反相器的输入端与所述NMOS管Q2的栅极共接于所述NMOS管Q8的栅极，所述NMOS管Q3的栅极连接所述第一反相器的输出端，所述误差放大器的同相输入端接所述第一基准电压源的输出端，所述误差放大器的输出端为所述信号检测与误差放大模块的输出端。

4.如权利要求1所述的高功率因数恒流驱动电路，其特征在于，所述导通时间控制模块包括：

电流源、PMOS管Q4、NMOS管Q5、电容C3、第七反相器及第一比较器；

所述电流源的输入端为导通时间控制模块的电源端，所述电流源的输出端连接所述PMOS管Q4的源极，所述PMOS管Q4的栅极与所述NMOS管Q5的栅极共接于所述第七反相器的输出端，所述第七反相器的输入端为所述导通时间控制模块的控制端，所述PMOS管Q4的漏极与所述NMOS管Q5的漏极及所述电容C3的第一端共接于所述第一比较器的反相输入端，所述第一比较器的同相输入端和输出端分别为所述导通时间控制模块的输入端和输出端，所述第七反相器的正电源端与所述第一比较器的正电源端共接于所述电流源的输入端，所述第七反相器的负电源端与所述NMOS管Q5的源极、所述电容C3的第二端及所述第一比较器的负电源端的共接点为所述导通时间控制模块的接地端。

5.如权利要求1所述的高功率因数恒流驱动电路，其特征在于，所述过零比较开启模块包括第二比较器和第二基准电压源，所述第二比较器的同相输入端、正电源端、负电源端及输出端分别为所述过零比较开启模块的输入端、电源端、接地端及输出端，所述第二基准电压源的输出端连接所述第二比较器的反相输入端。

6.如权利要求1所述的高功率因数恒流驱动电路，其特征在于，所述脉冲信号生成模块包括：

第二反相器、RS触发器、第三反相器、NMOS管Q6及NMOS管Q7；

所述第二反相器的输入端为所述脉冲信号生成模块的第一输入端，所述第二反相器的输出端连接所述RS触发器的第一输入端，所述RS触发器的第二输入端为所述脉冲信号生成模块的第二输入端，所述RS触发器的第二输出端空接，所述第三反相器的输入端与所述NMOS管Q6的栅极共接于所述RS触发器的第一输出端，所述NMOS管Q6的漏极为所述脉冲信号生成模块的电源端，所述第二反相器的正电源端与所述第三反相器的正电源端共接于所述NMOS管Q6的漏极，所述NMOS管Q6的源极与所述NMOS管Q7的漏极所形成的共接点为所述脉冲信号生成模块的输出端，所述NMOS管Q7的栅极连接所述第三反相器的输出端，所述第二反相器U5的负电源端与所述第三反相器U6的负电源端及所述NMOS管Q7的源极的共接点为所述脉冲信号生成模块的接地端。

Images