CN102956780A - 光电元件及其制造方法 - Google Patents

光电元件及其制造方法 Download PDF

Info

Publication number
CN102956780A
CN102956780A CN2011102407165A CN201110240716A CN102956780A CN 102956780 A CN102956780 A CN 102956780A CN 2011102407165 A CN2011102407165 A CN 2011102407165A CN 201110240716 A CN201110240716 A CN 201110240716A CN 102956780 A CN102956780 A CN 102956780A
Authority
CN
China
Prior art keywords
electrode
photoelectric cell
minimum range
weld pad
protuberance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102407165A
Other languages
English (en)
Inventor
陈昭兴
沈建赋
洪详竣
柯淙凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Priority to CN2011102407165A priority Critical patent/CN102956780A/zh
Publication of CN102956780A publication Critical patent/CN102956780A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Led Devices (AREA)

Abstract

本发明公开一种光电元件及其制造方法,该光电元件包含:一半导体叠层,包含:一第一半导体层、一有源层、及一第二半导体层;一第一电极与第一半导体层电连接;一第二电极与第二半导体层电连接,其中第一电极与第二电极有一最小距离D1;一第三电极形成在部分第一电极之上且与第一电极电连接;及一第四电极形成在部分第一电极之上及部分第二电极之上且与第二电极电连接,其中第三电极与第四电极有一最小距离D2,且第三电极与第四电极的最小距离D2小于第一延伸电极103及第二电极104的最小距离D1。

Description

光电元件及其制造方法
技术领域
本发明涉及一种可增进光摘出效率的光电元件结构。
背景技术
发光二极管是半导体元件中一种被广泛使用的光源。相比较于传统的白炽灯泡或荧光灯管,发光二极管具有省电及使用寿命较长的特性,因此逐渐取代传统光源而应用于各种领域,如交通号志、背光模块、路灯照明、医疗设备等产业。
随着发光二极管光源的应用与发展对于亮度的需求越来越高,如何增加其发光效率以提高其亮度,便成为产业界所共同努力的重要方向。
图1描述了现有技术中用于半导体发光元件的LED封装10:包括由封装体11封装的半导体LED芯片12,其中半导体LED芯片12具有一p-n接面13,封装体11通常是热固性材料,例如环氧树脂(epoxy)或者热塑胶材料。半导体LED芯片12通过一焊线(wire)14与两导电架15、16连接。因为环氧树脂(epoxy)在高温中会有劣化(degrading)现象,因此只能在低温环境运作。此外,环氧树脂(epoxy)具很高的热阻(thermal resistance),使得图1的结构只提供了半导体LED芯片12高阻值的热散逸途径,而限制了LED 10的低功耗应用。
发明内容
基于上述原因,本发明提出一覆晶(flip chip)式光电元件结构。
本发明揭露一种光电元件,包含:一半导体叠层,包含:一第一半导体层、一有源层、及一第二半导体层;一第一电极与第一半导体层电连接;一第二电极与第二半导体层电连接,其中第一电极与第二电极有一最小距离D1;一第三电极形成在部分第一电极之上且与第一电极电连接;及一第四电极形成在部分第一电极之上及部分第二电极之上且与第二电极电连接,其中第三电极与第四电极有一最小距离D2,且第三电极与第四电极的最小距离D2小于第一延伸电极103及第二电极104的最小距离D1。
附图说明
图1是现有的发光元件结构图;
图2A-图2D、图2F-图2H分别是本发明第一实施例的发光元件上视图;
图2E是本发明第一实施例的发光元件剖视图;
图3A-图3D是本发明第二实施例的发光元件上视图。
主要元件符号说明
基板100、200
第一半导体层101、201
有源层1011
第二半导体层1012
第一电极102、202
第一延伸电极103、203
第二电极104、204
第一绝缘层105、205
第三电极106、206
第一平面区1061、2061
第一凸出部1062、2062
第四电极107、207
第二平面区1071
第二凸出部1072
第二绝缘层108、208
第一焊垫109、209
第一区2091
第二区2092
第二焊垫110、110’、210、210’
第一电极与第二电极的距离D1
第三电极与第四电极的距离D2
第一焊垫与第二焊垫的距离D3
具体实施方式
为了使本发明的叙述更加详尽与完备,请参照下列描述并配合图2A至图3C的图示。如图2A~图2H所例示,依据本发明第一实施例的光电元件的上视图如下:如图2A所示,本发明第一实施例的光电元件包含一基板100,一第一半导体层101、一第一电极102及一自第一电极102沿伸出来的第一延伸电极103。在第一半导体层101之上形成一有源层(未显示)与一第二半导体层(未显示),并在第二半导体层(未显示)之上形成一第二电极104。
此外,如图2B所示,形成在第二半导体层1012之上的第二电极104’也包含至少一延伸自第二电极104’的第二延伸电极1041。在一实施例中,至少一第二延伸电极1041可形成在两条第一延伸电极103之间。在一实施例中,也可于未被第二电极104与第二延伸电极1041覆盖的第二半导体层1012之上选择性地形成一反射层(未显示),以增加反射效率。其中,上述第一延伸电极103与第二延伸电极1041依不同设计,可为一弧形或弯曲形状。
接着延续图2A,如图2C所示,以一第一绝缘层105覆盖部分的第二电极104及部分的第一延伸电极103,使第一电极102、部分的第一延伸电极103及部分的第二电极104裸露出来。其中可定义一第一延伸电极103及第二电极104的最小距离D1。其中第一延伸电极103及第二电极104的最小距离D1可介于10~50μm、或10~40μm、或10~30μm、或10~20μm、或10~15μm。
最后,如图2D所示一第三电极106可形成在第一电极102、第一延伸电极103及第一绝缘层105之上,并与第一电极102、第一延伸电极103电连接。一第四电极107可形成在第二电极104及部分第一绝缘层105之上,并与第二电极104电连接。
其中第三电极106可包含至少一第一平面区1061及至少一第一凸出部1062:第一平面区1061可大致呈一长方型结构,至少一第一凸出部1062可延伸自第一平面区1061且覆盖未被第一平面区1061覆盖的裸露出的第一延伸电极103。
第四电极107可包含至少一第二平面区1071及至少一第二凸出部1072:第二平面区1071可大致呈一长方型结构,至少一第二凸出部1072可延伸自第二平面区1071且覆盖未被第二平面区1071覆盖的部分第一绝缘层105。其中第一凸出部1062与第二凸出部1072可定义出一最小距离D2。其中第一凸出部1062与第二凸出部1072的最小距离D2可介于1~10μm、或2~10μm、或4~10μm、或6~10μm、或8~10μm。
在本实施例中,上述第一凸出部1062与第二凸出部1072可尽量靠近,以增加第一延伸电极103被覆盖的区域并减少第一绝缘层105未被覆盖的面积,以增加第三电极106与第一延伸电极103的接触面积而增加电性可信度,并可减少第一绝缘层105裸露的面积,进而增加反射面积,而将光线反射以增加正向出光。
在一实施例中,为达到上述的功能,第一凸出部1062与第二凸出部1072的最小距离D2应尽可能最小化,且第一凸出部1062与第二凸出部1072的最小距离D2距离可小于第一延伸电极103及第二电极104的最小距离D1。
在一实施例中,第一延伸电极103未被第三电极106与第四电极107覆盖的面积小于第一延伸电极103总面积的2%、或1.8%、或1.5%、或1.3%、或1%、或0.8%。
如图2E所示,是显示本实施例图2D中虚线位置的剖面示意图,包含一基板100,形成在基板100之上的一第一半导体层101、一有源层1011与一第二半导体层1012,及分别形成在第一半导体层101及第二半导体层1012上的第一电极102与第二电极104。如上述说明,先以第一绝缘层105分隔开第一电极102与第二电极104,并在第一电极102与第二电极104之上分别形成第三电极106与第四电极107。
如图2F所示,在一实施例中,也可形成一第二绝缘层108覆盖上述第一凸出部1062与第二凸出部1072及部分的第一延伸电极103及部分的第一绝缘层105,用于避免由于第一凸出部1062与第二凸出部1072的最小距离D2的缩小所造成的短路风险。
如图2G所示,在一实施例中,可分别形成一第一焊垫(bonding pad)109及一第二焊垫110于第三电极106及第四电极107之上。第一焊垫109及一第二焊垫110可大致呈一长方型结构,并定义一第一焊垫109及一第二焊垫110的最小距离D3。在一实施例中,第一凸出部1062与第二凸出部1072的最小距离D2距离可小于第一焊垫109及一第二焊垫110的最小距离D3,其中第一焊垫109及一第二焊垫110的最小距离D3可介于40μm~600μm、或60μm~600μm、或80μm~600μm、或100μm~600μm、或150μm~600μm、或200μm~600μm、或250μm~600μm、或300μm~600μm、或350μm~600μm、或400μm~600μm、或450μm~600μm、或500μm~600μm、或550μm~600μm。
如图2H所示,在一实施例中,可形成多数个第二焊垫110’于第四电极107之上且不覆盖第一延伸电极103。
上述第一电极102、第一延伸电极103、第二电极104、第三电极106、第四电极107、第一焊垫109及一第二焊垫110、110’的材料可选自:铬(Cr)、钛(Ti)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)、钨(W)、锡(Sn)、或银(Ag)等金属材料。
如图3A~图3C所例示,依据本发明第二实施例的光电元件的上视图如下:如图3A所示,本发明第二实施例的光电元件包含一基板200,一第一半导体层201、一第一电极202及一自第一电极202延伸出来的第一延伸电极203。之后,在第一半导体层201之上形成一有源层(未显示)与一第二半导体层(未显示),并在第二半导体层(未显示)之上形成一第二电极204,且定义一第一延伸电极203及第二电极204的最小距离D1。其中第一延伸电极203及第二电极204的最小距离D1可介于10~50μm、或10~40μm、或10~30μm、或10~20μm、或10~15μm。
此外,第二电极204也可包含至少一延伸自第二电极204的第二延伸电极(未显示)。在一实施例中,至少一第二延伸电极(未显示)可形成在两条第一延伸电极203之间。在一实施例中,也可于未被第二电极204与第二延伸电极(未显示)覆盖的第二半导体层(未显示)之上选择性地形成一反射层(未显示),以增加反射效率。其中,上述第一延伸电极203与第二延伸电极(未显示)依不同设计,可为一弧形或弯曲形状。
接着,以一第一绝缘层205覆盖部分的第二电极204及部分的第一延伸电极203,使第一电极202、部分的第一延伸电极203及部分的第二电极204裸露出来。
最后,一第三电极206可形成在第一电极202、第一延伸电极203及第一绝缘层205之上,并与第一电极202、第一延伸电极203电连接。至少一第四电极207可形成在第二电极204及部分第一绝缘层205之上,并与第二电极204电连接。
其中第三电极206可为一梳子形状,包含至少一第一平面区2061及至少一第一凸出部2062:第一平面区2061可大致呈一长方型结构,至少一第一凸出部2062可延伸自第一平面区2061且覆盖未被第一平面区2061覆盖的裸露出的第一延伸电极203。在本实施例中,上述第一凸出部2062的平行第一延伸电极203长端的边长大于垂直第一延伸电极203长端的边长。
第四电极207可大致呈一长方型结构,覆盖在被第一绝缘层205覆盖的第一延伸电极203之上。其中第一凸出部2062与第四电极207可定义出一最小距离D2。其中第一凸出部2062与第四电极207的最小距离D2可介于1~10μm、或2~10μm、或4~10μm、或6~10μm、或8~10μm。
在本实施例中,通过将第三电极206设计成为梳子形状且与第一电极202、第一延伸电极203精准对位可达成第三电极206及第四电极207的最小化设计而节省材料成本。
在本实施例中,上述第一凸出部2062与第四电极207可尽量靠近,以增加第一延伸电极203被覆盖的区域并减少第一绝缘层205未被覆盖的面积,以增加第三电极206与第一延伸电极203的接触面积而增加电性可信度,并可减少第一绝缘层205裸露的面积,进而增加反射面积,而将光线反射以增加正向出光。
在一实施例中,为达到上述的功能,第一凸出部2062与第四电极207的最小距离D2应尽可能最小化,且第一凸出部2062与第四电极207的最小距离D2距离可小于第一延伸电极203及第二电极204的最小距离D1。
在一实施例中,第一延伸电极203未被第三电极206与第四电极207覆盖的面积小于第一延伸电极203总面积的2%、或1.8%、或1.5%、或1.3%、或1%、或0.8%。
如图3B所示,在一实施例中,也可形成一第二绝缘层208覆盖上述第一凸出部2062与第四电极207及部分的第一延伸电极203及部分的第一绝缘层205,用于避免由于第一凸出部2062与第四电极207的最小距离D2的缩小所造成的短路风险。
如图3C所示,在一实施例中,可分别形成一第一焊垫(bonding pad)209及一第二焊垫210于第三电极206及第四电极207之上。第一焊垫209可包括至少两部分,包含一梳子状的第一区2091形成在上述第三电极206之上及至少一第二区2092形成在两第一延伸电极203之间及第一绝缘层205之上。第二焊垫210可大致呈一长方型结构,并定义一第一焊垫209及一第二焊垫210的最小距离D3,在一实施例中,第一凸出部2062与第四电极207的最小距离D2距离可小于第一焊垫209及一第二焊垫210的最小距离D3。其中第一焊垫209及一第二焊垫210的最小距离D3可介于40μm~600μm、或60μm~600μm、或80μm~600μm、或100μm~600μm、或150μm~600μm、或200μm~600μm、或250μm~600μm、或300μm~600μm、或350μm~600μm、或400μm~600μm、或450μm~600μm、或500μm~600μm、或550μm~600μm。
在本实施例中,第一焊垫209的第二区2092未与第一延伸电极203作直接接触。此设计可使本光电元件于之后的覆晶制作工艺中在承受推力时不会直接拉扯到第一延伸电极203与第三电极206,而可增加元件的强度,减少失效的风险。
如图2D所示,在一实施例中,可形成多数个第二焊垫210’于第四电极207之上且不覆盖第一延伸电极203。
上述第一电极202、第一延伸电极203、第二电极204、第三电极206、第四电极207、第一焊垫209及一第二焊垫210、210’的材料可选自:铬(Cr)、钛(Ti)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)、钨(W)、锡(Sn)、或银(Ag)等金属材料。
具体而言,光电元件包含发光二极管(LED)、光电二极管(photodiode)、光敏电阻(photoresister)、激光(laser)、红外线发射体(infrared emitter)、有机发光二极管(organic light-emitting diode)及太阳能电池(solar cell)中至少其一。基板100、200为一成长及/或承载基础。候选材料可包含导电基板或不导电基板、透光基板或不透光基板。其中导电基板材料其一可为锗(Ge)、砷化镓(GaAs)、铟化磷(InP)、碳化硅(SiC)、硅(Si)、铝酸锂(LiAlO2)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)、金属。透光基板材料其一可为蓝宝石(Sapphire)、铝酸锂(LiAlO2)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)、玻璃、钻石、CVD钻石、与类钻碳(Diamond-LikeCarbon;DLC)、尖晶石(spinel,MgAl2O4)、氧化铝(Al2O3)、氧化硅(SiOX)及镓酸锂(LiGaO2)。
上述第一半导体层101、201及第二半导体层(未显示)彼此中至少二个部分的电性、极性或掺杂物相异、或者分别用以提供电子与电洞的半导体材料单层或多层(「多层」指二层或二层以上,以下同。),其电性选择可以为p型、n型、及i型中至少任意二者的组合。有源层(未显示)位于第一半导体层101、201及第二半导体层(未显示)之间,为电能与光能可能发生转换或被诱发转换的区域。电能转变或诱发光能者如发光二极管、液晶显示器、有机发光二极管;光能转变或诱发电能者如太阳能电池、光电二极管。上述第一半导体层101、201、有源层(未显示)及第二半导体层(未显示)其材料包含一种或一种以上的元素选自镓(Ga)、铝(Al)、铟(In)、砷(As)、磷(P)、氮(N)以及硅(Si)所构成群组。
依据本发明的另一实施例的光电元件是一发光二极管,其发光频谱可以通过改变半导体单层或多层的物理或化学要素进行调整。常用的材料如磷化铝镓铟(AlGaInP)系列、氮化铝镓铟(AlGaInN)系列、氧化锌(ZnO)系列等。有源层(未显示)的结构如:单异质结构(single heterostructure;SH)、双异质结构(double heterostructure;DH)、双侧双异质结构(double-side doubleheterostructure;DDH)、或多层量子井(multi-quantμm well;MQW)。再者,调整量子井的对数也可以改变发光波长。
在本发明的一实施例中,第一半导体层101、201与基板100、200间尚可选择性地包含一缓冲层(buffer layer,图未示)。此缓冲层介于二种材料系统之间,使基板的材料系统”过渡”至半导体系统的材料系统。对发光二极管的结构而言,一方面,缓冲层用以降低二种材料间晶格不匹配的材料层。另一方面,缓冲层也可以是用以结合二种材料或二个分离结构的单层、多层或结构,其可选用的材料如:有机材料、无机材料、金属、及半导体等;其可选用的结构如:反射层、导热层、导电层、欧姆接触(ohmic contact)层、抗形变层、应力释放(stress release)层、应力调整(stress adjustment)层、接合(bonding)层、波长转换层、及机械固定构造等。在一实施例中,此缓冲层的材料可为AlN、GaN,且形成方法可为溅镀(Sputter)或原子层沉积(Atomic Layer Deposition,ALD)。
第二半导体层(未显示)上更可选择性地形成一接触层(未显示)。接触层设置于第二半导体层(未显示)远离有源层(未显示)的一侧。具体而言,接触层可以为光学层、电学层、或其二者的组合。光学层可以改变来自于或进入有源层(未显示)的电磁辐射或光线。在此所称之「改变」是指改变电磁辐射或光的至少一种光学特性,前述特性包含但不限于频率、波长、强度、通量、效率、色温、演色性(rendering index)、光场(light field)、及可视角(angleof view)。电学层可以使得接触层的任一组相对侧间的电压、电阻、电流、电容中至少其一的数值、密度、分布发生变化或有发生变化的趋势。接触层的构成材料包含氧化物、导电氧化物、透明氧化物、具有50%或以上穿透率的氧化物、金属、相对透光金属、具有50%或以上穿透率的金属、有机质、无机质、荧光物、磷光物、陶瓷、半导体、掺杂的半导体、及无掺杂的半导体中至少其一。在某些应用中,接触层的材料为氧化铟锡、氧化镉锡、氧化锑锡、氧化铟锌、氧化锌铝、与氧化锌锡中至少其一。若为相对透光金属,其厚度约为0.005μm~0.6μm。
以上各附图与说明虽仅分别对应特定实施例,然而,各个实施例中所说明或揭露的元件、实施方式、设计准则、及技术原理除在彼此显相冲突、矛盾、或难以共同实施之外,吾人当可依其所需任意参照、交换、搭配、协调、或合并。
虽然本发明已说明如上,然而其并非用以限制本发明的范围、实施顺序、或使用的材料与制作工艺方法。对于本发明所作的各种修饰与变更,皆不脱离本发明的精神与范围。

Claims (16)

1.一种光电元件,包含:
半导体叠层,包含:第一半导体层、有源层及第二半导体层;
第一电极与该第一半导体层电连接;
第二电极与该第二半导体层电连接,其中该第一电极与该第二电极有一最小距离D1;
第三电极形成在部分该第一电极之上且与该第一电极电连接;及
第四电极形成在部分该第一电极之上及部分该第二电极之上且与该第二电极电连接,其中该第三电极与该第四电极有一最小距离D2,且该第三电极与该第四电极的最小距离D2小于该第一电极与该第二电极的最小距离D1。
2.如权利要求1所述的光电元件,其中还包含基板,蓁形成在该半导体叠层之上,其中该基板与该第一电极形成在该半导体叠层的相对侧。
3.如权利要求1所述的光电元件,其中该第一电极包含延伸电极,及/或该第二电极包含第二延伸电极。
4.如权利要求1所述的光电元件,其中该第一半导体层、该有源层及该第二半导体层的材料包含一种或一种以上的元素选自镓(Ga)、铝(Al)、铟(In)、砷(As)、磷(P)、氮(N)以及硅(Si)所构成群组。
5.如权利要求1所述的光电元件,其中该第一电极、第二电极、第三电极及第四电极的材料可选自:铬(Cr)、钛(Ti)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)、钨(W)、锡(Sn)、或银(Ag)等金属材料。
6.如权利要求1所述的光电元件,其中该第三电极可包含第一平面区及至少一第一凸出部,且该第一平面区可大致呈一长方型结构,且该第一凸出部可延伸自该第一平面区且覆盖未被该第一平面区覆盖的裸露出的该第一电极。
7.如权利要求1所述的光电元件,其中该第四电极可包含第二平面区及至少一第二凸出部,且该第二平面区可大致呈一长方型结构,且该第二凸出部可延伸自该第二平面区且覆盖未被该第二平面区覆盖的裸露出的该第一电极。
8.如权利要求1所述的光电元件,其中该第一电极未被该第三电极与该第四电极覆盖的面积小于该第一电极总面积的2%。
9.如权利要求1所述的光电元件,其中该第三电极可为梳子状,包含第一平面区及至少一第一凸出部,且该第一平面区可大致呈一长方型结构,且该第一凸出部可延伸自该第一平面区且覆盖未被该第一平面区覆盖的裸露出的该第一电极,且该第四电极可大致为一长方形结构并覆盖部分的该第一电极。
10.如权利要求9所述的光电元件,其中该第一凸出部的平行该第一电极长端的边长大于垂直第一电极长端的边长。
11.如权利要求1所述的光电元件,还包含第一焊垫形成在该第三电极之上及至少一第二焊垫形成在该第四电极之上。
12.如权利要求11所述的光电元件,其中该第一焊垫与该第二焊垫具有一最小距离D3,且该第三电极与该第四电极的最小距离D2小于该第一焊垫与该第二焊垫的最小距离D3。
13.如权利要求11所述的光电元件,其中该第一焊垫可包含梳子状结构的第一区及大致为长方形的第二区,其中该第一区覆盖该第三电极之上且该第二区形成在两该第一电极之间。
14.如权利要求1所述的光电元件,其中该第一电极与该第二电极的最小距离D1可介于10~50μm,及/或该该第三电极与该第四电极的最小距离D2可介于1~10μm。
15.如权利要求12所述的光电元件,其中该第一焊垫与该第二焊垫的最小距离D3可介于40μm~600μm。
16.如权利要求3所述的光电元件,其中该第一电极与第二延伸电极可为一弧形或弯曲形状。
CN2011102407165A 2011-08-22 2011-08-22 光电元件及其制造方法 Pending CN102956780A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102407165A CN102956780A (zh) 2011-08-22 2011-08-22 光电元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102407165A CN102956780A (zh) 2011-08-22 2011-08-22 光电元件及其制造方法

Publications (1)

Publication Number Publication Date
CN102956780A true CN102956780A (zh) 2013-03-06

Family

ID=47765306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102407165A Pending CN102956780A (zh) 2011-08-22 2011-08-22 光电元件及其制造方法

Country Status (1)

Country Link
CN (1) CN102956780A (zh)

Similar Documents

Publication Publication Date Title
US10644202B2 (en) Electrode of light-emitting device
TWI625868B (zh) 光電元件及其製造方法
CN104659175A (zh) 光电元件及其制造方法
TWI557941B (zh) 光電元件及其製造方法
CN105280665A (zh) 光电元件及其制造方法
CN102916102B (zh) 光电元件
CN103943748B (zh) 发光元件
CN107256913B (zh) 光电元件
TWI528592B (zh) 光電元件
CN102956780A (zh) 光电元件及其制造方法
JP6903087B2 (ja) 発光素子
JP6501845B2 (ja) 発光素子
TWI659545B (zh) 發光元件
TWI659549B (zh) 發光元件
TWI589025B (zh) 發光元件
CN103681724A (zh) 发光二极管阵列
CN105322066B (zh) 光电元件及其制造方法
JP6218386B2 (ja) 発光素子
JP2021145149A (ja) 発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130306