CN102945791A

CN102945791A - 一种硅纳米线阵列的制备方法

Info

Publication number: CN102945791A
Application number: CN 201210500535
Authority: CN
Inventors: 范春晖; 王全
Original assignee: Shanghai Integrated Circuit Research and Development Center Co Ltd
Current assignee: Shanghai IC R&D Center Co Ltd
Priority date: 2012-11-29
Filing date: 2012-11-29
Publication date: 2013-02-27
Anticipated expiration: 2032-11-29
Also published as: CN102945791B

Abstract

本发明提供一种硅纳米线阵列的制备方法，包括：提供一个轻掺杂的硅衬底；依次外延生长一层第一掺杂浓度的硅层和一层第二掺杂浓度的硅层，并重复上述步骤2遍；光刻定义硅纳米线以及硅纳米线支撑区域的图形；刻蚀所述单晶硅衬底上第一和第二掺杂浓度的硅层；经选择性腐蚀，形成悬空的硅纳米线阵列。本发明的制备方法，采用自顶向下的方法制备出纵向排列的硅纳米线阵列，与传统集成电路加工工艺相兼容，提高了硅纳米线的密度，从而有效提高硅片的利用效率，降低了制造成本，有利于大批量生产开发，可广泛应用于纳米传感器或电子器件中。

Description

一种硅纳米线阵列的制备方法

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种硅纳米线阵列的制备方法。

背景技术

随着纳米科技领域的不断发展，纳米科技越来越受到人们的重视，同时一维纳米材料，特别是硅纳米线，引起了人们越来越多的关注。由于具有显著的量子效应、超大的比表面积等特性，硅纳米线在电子器件、生物传感器等领域有着良好的应用前景。如何能够找到一种简单、可控和低成本的方法制备硅纳米线已经成为一项重要的课题。

硅纳米线的制备方法主要可以分为“自底向上”（bottom-up）和“自顶向下”（top-down）两大类。自底向上的方法主要是依靠纳米技术，利用催化剂催化生长纳米线。该方法虽然可以一次性大批量生产出硅纳米线，但是很难实现纳米线的定位生长，并且和传统的自顶向下的CMOS集成电路加工工艺方式有着本质的区别，兼容性可能会成为阻碍其应用的一块绊脚石。而随着半导体工艺技术水平的不断进步，依靠薄膜制备、光刻与刻蚀等技术制备硅纳米线的自顶向下的方法越来越成熟。

目前，人们已经公布了多种采用自顶向下的方式制备硅纳米线。譬如，基于单晶硅衬底，田豫小组通过电子束曝光定义硅纳米线宽度，采用干法和湿法刻蚀硅衬底，得到了悬空的硅纳米线，并进一步制备出了晶体管(Yu Tian et al., New Self-Aligned Silicon Nanowire Transistors on Bulk Substrate Fabricated by Epi-Free Compatible CMOS Technology: Process Integration, Experimental Characterization of Carrier Transport and Low Frequency Noise, IEEE International Electron Devices Meeting, 2007）。基于SOI衬底，N. Singh小组采用交替式移相掩模光刻(alternating phase shift mask lithography）、裁剪技术和干法刻蚀得到了长度不同、宽度在40nm至50nm之间的硅纳米线条，完成后续工艺后得到了硅纳米线围栅器件(N. Singh et al., Ultra-Narrow Silicon Nanowire Gate-All-Around CMOS Devices: Impact of Diameter, Channel-Orientation and Low Temperature on Device Performance, IEEE International Electron Devices Meeting, 2006）。另外，也可以利用TMAH溶液在硅的不同晶面的高腐蚀选择比在SOI衬底上加工制备硅纳米线（中国专利，授权公告号：CN 1215530C）。

但是，上述方法只能在平面内形成一组硅纳米线的阵列结构，而不能纵向形成硅纳米线阵列结构。正是由于只能在平面内分布，硅纳米线的密度受到空间的限制而达不到更高的要求。如果能够进一步增加硅纳米线的密度，则能有效提高硅片利用率，降低成本。从硅纳米线的实际应用角度来说，进一步提高纳米尺度领域的电子器件或生物传感器的集成密度，对于生产应用有着重要的意义。

发明内容

本发明的目的在于解决现有的硅纳米线制备技术中硅纳米线密度较低的问题，为了提高硅纳米线的集成密度，提供一种成本低廉的、工艺简单的硅纳米线制备方法。

本发明的一种硅纳米线阵列的制备方法，包括如下步骤：

步骤S01：提供一个轻掺杂的硅衬底；

步骤S02：依次在硅衬底表面外延生长一层第一掺杂浓度的硅层和一层第二掺杂浓度的硅层；

步骤S03：在第二掺杂浓度的硅层上重复步骤S02；

步骤S04：在第二掺杂浓度的硅层上涂覆一层光刻胶，利用光刻版在光刻胶上光刻定义硅纳米线以及硅纳米线支撑区域的图形；

步骤S05：采用各向异性刻蚀法刻蚀第一和二掺杂浓度的硅层，在第一和二掺杂浓度的硅层中均形成硅纳米线结构和硅纳米线的支撑区域；

步骤S06：采用湿法腐蚀的方法，选择性去除第一掺杂浓度的硅层中的硅纳米线结构，使得第二掺杂浓度的硅层的硅纳米线结构悬空，硅纳米线两端受支撑区域固定支撑。

优选地，轻掺杂的硅衬底的掺杂浓度不大于1×10¹⁶cm^-3。

优选地，第一掺杂浓度的硅层的掺杂浓度至少为1×10¹⁷cm^-3，厚度为20～50nm，第二掺杂浓度的硅层的掺杂浓度不大于1×10¹⁵cm^-3，厚度为20～50nm。

优选地，第一掺杂浓度的硅层的掺杂浓度至少为1×10¹⁸cm^-3，第二掺杂浓度的硅层的掺杂浓度为0～1×10¹⁴cm^-3。

优选地，步骤S03中，重复步骤S02的次数为1～3次。

优选地，光刻定义采用的方法是浸没式光刻或电子束曝光的方法。

优选地，在光刻版版图中，硅纳米线图形的宽度为20～50nm，长度为100nm～5μm。

优选地，在光刻版版图中，硅纳米线支撑区域的图形为矩形并位于硅纳米线图形的两端，与硅纳米线图形相接，矩形的每一边的长度不小于300nm。

优选地，步骤S05中，刻蚀后的第一和第二掺杂浓度的硅层的侧壁与硅衬底形成的夹角为87～93度。

优选地，采用湿法腐蚀的溶液是40% HF、70% HNO₃和100% CH₃COOH的混合溶液。

优选地， 40% HF、70% HNO₃和100% CH₃COOH的体积比为1:(2.5～3.5):(7～10)。

优选地， 40% HF、70% HNO₃和100% CH₃COOH的体积比为1:3:8。

优选地，利用所述硅纳米线阵列可以制备纳米传感器或纳米电子器件。

本发明提供的一种硅纳米线阵列的制备方法中，首先，采用自顶向下的方法，可以与传统CMOS集成电路加工工艺相兼容，并且通过多层硅层的制备、光刻与刻蚀等技术制备硅纳米线，可以定义纳米线的位置，有利于后续的工艺比如连线和接触电极引出时的对准，方便进一步制备电子器件或生物传感器等；其次，利用40%HF、70%HNO₃、100%CH₃COOH的混合腐蚀溶液对于第一掺杂浓度和第二掺杂浓度的硅层的腐蚀选择比较高，在去除第一掺杂浓度的硅层的同时能够保留第二掺杂浓度的硅层的硅纳米线阵列，得到悬空的纵向排列的硅纳米线阵列，从而提高硅纳米线的密度，有效提高硅片的利用效率，极大程度上降低了制造成本，有利于大批量生产开发。再次，在本发明制备的硅纳米线的基础上，可以进一步制备出纳米线传感器或硅纳米线电子器件等，有着广泛的应用前景。

附图说明

图1 是本发明的硅纳米线阵列的制备方法的一个较佳实施例的流程示意图

图2～5是本发明的上述较佳实施例的制备硅纳米线阵列的方法的各制备步骤示意图。

具体实施方式

以下结合附图和具体实施例对本发明提供的硅纳米线阵列的制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

现结合附图1-5，通过一个具体实施例对本发明的一种硅纳米线阵列的制备方法进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

图1是本发明的硅纳米线阵列的制备方法的一个较佳实施例的流程示意图。图2-5是本发明的上述实施例的硅纳米线阵列的制备方法的各制备步骤示意图。

请参阅图1，如图所示，本实施例中的硅纳米阵列的制备方法包括如下步骤：

步骤S01：提供一个轻掺杂的硅衬底11；在本实施例中，提供的硅衬底11可以是但不限于是轻掺杂的p型单晶硅衬底，所掺入的杂质可以但不限于是硼，还可以是铟；提供的硅衬底11还可以是轻掺杂的n型单晶硅衬底，所掺入的杂质可以是磷、砷等。本发明中，所提供的硅衬底11是轻掺杂的，从而可以保证后续的腐蚀工艺中相对于重掺杂硅层有较大的腐蚀选择比，避免硅衬底11被腐蚀掉。因此，本发明中硅衬底11的掺杂浓度不大于1×10¹⁶cm^-3。在本实施例中，所选择的掺杂浓度为1×10¹⁵cm^-3。

步骤S02：依次在硅衬底11表面可以采用但不限于气相沉积法外延生长一层第一掺杂浓度的硅层21和一层第二掺杂浓度的硅层22。

步骤S03：请参阅图2，如图所示，左图为完成第一和第二掺杂浓度的硅层的外延生长后的示意图，右图为沿左图AA’所示的剖面图。

重复上述步骤S02的外延生长两次，即在第二掺杂浓度的硅层21上继续外延生长第一掺杂浓度的硅层31、第二掺杂浓度的硅层32、第一掺杂浓度的硅层41和第二掺杂浓度的硅层42，从而在硅衬底11表面形成第一掺杂浓度和第二掺杂浓度交替堆叠的硅层。本发明中，第一掺杂浓度的硅层21、31和41的掺杂浓度均不小于1×10¹⁷ cm^-3,且厚度均为30 nm；第二掺杂浓度的硅层22、32和42的掺杂浓度均不大于1×10¹⁵ cm^-3，且厚度均为30 nm。第一掺杂浓度和第二掺杂浓度的差值至少为二个数量级，以便保证后续的选择腐蚀工艺具有较高的腐蚀选择比。为了具有更高的腐蚀选择比，第一掺杂浓度的硅层21、31和41的掺杂浓度均不小于1×10¹⁸ cm^-3,同时第二掺杂浓度的硅层22、32和42的掺杂浓度均不大于1×10¹⁴ cm^-3。

步骤S04：请参阅图3，图3中，左图为完成光刻定义硅纳米线结构及其支撑区域图形后的示意图，右图为沿左图AA’的剖面示意图。在第二掺杂浓度的硅层42上涂覆一层光刻胶51，采用但不限于是193 nm ArF浸没式光刻技术或电子束直写等技术，利用光刻版在光刻胶上来光刻定义硅纳米线以及硅纳米线支撑区域的图形。光刻胶51中硅纳米线图形区域的宽度为20～50 nm,长度为100 nm～5 μm；本实施例中的光刻胶51中硅纳米线图形区域的宽度为 30nm, 长度为500 nm。光刻胶51中硅纳米线支撑区域的图形呈矩形，位于硅纳米线图形的两端，与硅纳米线图形相接，矩形每一边的长度不小于300 nm；在本实施例中，光刻胶51中硅纳米线支撑区域的图形呈正方形，边长为500 nm，位于硅纳米线图形的两端，与硅纳米线图形相接。

步骤S05：请参阅图4，图4是完成各向异性刻蚀后的示意图，右图为沿左图AA’的剖面示意图。以光刻胶51为掩模，采用各向异性的反应离子刻蚀（Reactive Ion Etching）技术刻蚀第一掺杂浓度的硅层21、31、41和第二掺杂浓度的硅层22、32、42，在第一掺杂浓度的硅层21、31、41和第二掺杂浓度的硅层22、32、42中均形成硅纳米线结构和硅纳米线的支撑区域；此处，刻蚀后第一掺杂浓度的硅层21、31、41和第二掺杂浓度的硅层22、32、42的侧壁与硅衬底11所在平面的夹角为87~93度，尽量保持90度，以保证硅纳米线阵列中各个硅纳米线尺寸的均匀性。

步骤S06：请参阅图5，如图所示，左图为完成湿法腐蚀工艺后得到的硅纳米线阵列结构的示意图，右图为沿左图AA’的剖面示意图。去除光刻胶51后，采用湿法腐蚀的方法，选择性去除第一掺杂浓度的硅层21、31和41；这里，本发明所采用的湿法腐蚀方法采用的溶液为40%HF、70%HNO₃、100%CH₃COOH的混合溶液，其中40% HF、70% HNO₃和100% CH₃COOH的体积比为1:(2.5～3.5):(7～10)，较为优化的条件为：40% HF、70% HNO₃和100% CH₃COOH的体积比为1:3:8。本实施例中，采用体积比为1:3:8的40%HF、70%HNO₃、100%CH₃COOH的混合溶液，腐蚀去除第一掺杂浓度的硅层21、31和41中的硅纳米线结构，从而使得第二掺杂浓度的硅层22、32和42的硅纳米线结构悬空，从而形成硅纳米线阵列结构，硅纳米线两端受支撑区域的固定支撑。

需要说明的是，在湿法腐蚀去除第一掺杂浓度的硅层21、31和41的硅纳米线结构的同时，第一掺杂浓度的硅层21、31和41的硅纳米线支撑区域也会被部分腐蚀，但是由于硅纳米线图形的宽度只有30 nm，比支撑区域的尺寸小很多，所以通过合理控制腐蚀时间，增加30%～50%的腐蚀冗余量，可以保证第一掺杂浓度的硅层21、31和41的硅纳米线结构被完全腐蚀，而第一掺杂浓度的硅层21、31和41的硅纳米线支撑区域被部分腐蚀的腐蚀量可以忽略，不会对交替堆叠的硅层结构造成破坏。

同时，体积比为1:3:8的40%HF、70%HNO₃、100%CH₃COOH的混合溶液对第一掺杂浓度的硅层21、31和41和第二掺杂浓度的硅层22、32和42的腐蚀速率相差很大，尤其当第一掺杂浓度远大于1×10¹⁷cm^-3且第二掺杂浓度远小于1×10¹⁵cm^-3的时候，第一掺杂浓度的硅层与第二掺杂浓度的硅层的腐蚀选择比大于100：1，从而在进行腐蚀工艺的时候，有足够的时间保证第一掺杂浓度的硅层21、31和41被完全去除，同时轻掺杂的单晶硅衬底11、第二掺杂浓度的硅层22、32和42仅有极其微量的腐蚀，不影响悬空的硅纳米线结构的形成。在本实施例中，最终形成的硅纳米线阵列结构为纵向分布的三根硅纳米线阵列，每根硅纳米线的宽度和高度均为30 nm，截面均为正方形。这不用于限制本发明的范围。

此外，可以利用本发明的硅纳米线阵列的制备方法来进一步制备纳米传感器或纳米电子器件等，从而得到高集成密度的器件。

综上所述，本发明是在硅衬底上采用自顶向下的方式制备硅纳米线阵列，通过交替堆叠外延生长具有较大掺杂浓度差也即是高腐蚀选择比的硅层，从而经选择性腐蚀形成悬空的纵向分布的硅纳米线阵列，本发明的方法和传统CMOS集成电路加工工艺兼容，工艺十分简单，大大提高了硅纳米线的密度，同时降低了制造成本，有利于大批量生产开发。采用本发明制备的硅纳米线阵列的制备方法，还可以进一步制备出纳米传感器或纳米电子器件等，提高这些器件的集成密度，说明本发明的方法具有广泛的应用前景。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims

1.一种硅纳米线阵列的制备方法，其特征在于，包括：

步骤S01：提供一个轻掺杂的硅衬底；

步骤S02：依次在所述硅衬底表面外延生长一层第一掺杂浓度的硅层和一层第二掺杂浓度的硅层；

步骤S03：在所述第二掺杂浓度的硅层上重复步骤S02；

步骤S04：在所述第二掺杂浓度的硅层上涂覆一层光刻胶，利用光刻版在所述光刻胶上光刻定义硅纳米线以及硅纳米线支撑区域的图形；

步骤S05：采用各向异性刻蚀法刻蚀所述第一和二掺杂浓度的硅层，在所述第一和二掺杂浓度的硅层中均形成硅纳米线结构和硅纳米线的支撑区域；

步骤S06：采用湿法腐蚀的方法，选择性去除所述第一掺杂浓度的硅层中的所述硅纳米线结构，使得所述第二掺杂浓度的硅层中的所述硅纳米线结构悬空，所述硅纳米线两端受所述支撑区域固定支撑。

2.根据权利要求1所述的硅纳米线阵列的制备方法，其特征在于，所述轻掺杂的硅衬底的掺杂浓度不大于1×10¹⁶cm^-3。

3.根据权利要求1所述的硅纳米线阵列的制备方法，其特征在于，所述第一掺杂浓度的硅层的掺杂浓度至少为1×10¹⁷cm^-3，厚度为20～50nm，第二掺杂浓度的硅层的掺杂浓度不大于1×10¹⁵cm^-3，厚度为20～50nm。

4.根据权利要求1所述的硅纳米线阵列的制备方法，其特征在于，所述第一掺杂浓度的硅层的掺杂浓度至少为1×10¹⁸cm^-3，所述第二掺杂浓度的硅层的掺杂浓度为0～1×10¹⁴cm^-3。

5.根据权利要求1所述的硅纳米线阵列的制备方法，其特征在于，步骤S03中，所述重复步骤S02的次数为1～3次。

6.根据权利要求1所述的硅纳米线阵列的制备方法，其特征在于，所述光刻定义采用的方法是浸没式光刻或电子束曝光的方法。

7.根据权利要求6所述的硅纳米线阵列的制备方法，其特征在于，在所述光刻版版图中，所述硅纳米线的图形的宽度为20～50nm，长度为100nm～5μm。

8.根据权利要求6所述的硅纳米线阵列的制备方法，其特征在于，在所述光刻版版图中，所述硅纳米线支撑区域的图形为矩形并位于所述硅纳米线图形的两端，与所述硅纳米线图形相接，所述矩形的每一边的长度不小于300nm。

9.根据权利要求1所述的硅纳米线阵列的制备方法，其特征在于，步骤S05中，刻蚀后的所述第一和第二掺杂浓度的硅层的侧壁与所述硅衬底形成的夹角为87～93度。

10.根据权利要求1所述的制备硅纳米线的方法，其特征在于，所述采用湿法腐蚀的溶液是40% HF、70% HNO₃和100% CH₃COOH的混合溶液。

11.根据权利要求10所述的制备硅纳米线的方法，其特征在于，所述40% HF、70% HNO₃和100% CH₃COOH的体积比为1:(2.5～3.5):(7～10)。

12.根据权利要求11所述的制备硅纳米线的方法，其特征在于，所述40% HF、70% HNO₃和100% CH₃COOH的体积比为1:3:8。

13.根据权利要求1所述的制备硅纳米线的方法，其特征在于，利用所述硅纳米线阵列可以制备纳米传感器或纳米电子器件。