CN102931826B - 一种延时供电电路、供电延时的方法及升压系统 - Google Patents

Abstract

本发明实施例提供一种延时供电电路、供电延时的方法及升压系统，涉及电子领域，可以使得不具备使能管脚的升压芯片在输入的电源电压升压爬坡期结束后进入工作状态，保证了升压芯片的升压作用。包括：控制单元和延时供电单元，其中，控制单元，包括第一控制端口，通过第一控制端口与延时供电单元连接，用于控制延时供电单元开启或关闭；延时供电单元，包括第二控制端口、输出端口和电源输入端口，第二控制端口连接第一控制端口，电源输入端口连接电源，输出端口连接升压芯片的输入端，用于在电源电压升压爬坡期结束并接收到控制单元的开启信号后输出电源的稳定电压至升压芯片。本发明的实施例应用于升压芯片供电。

Description

一种延时供电电路、供电延时的方法及升压系统

技术领域

本发明涉及电子领域，尤其涉及一种延时供电电路、供电延时的方法及升压系统。

背景技术

一般的升压芯片具有Vin电源输入和EN使能两个管脚。在实际使用中，部分经典的升压芯片只有Vin管脚，没有单独的EN管脚。从功能上来说，Vin管脚达到芯片的识别水平后，升压芯片即开始工作，也就是两个管脚合二为一。

在实际使用中，升压芯片的Vin管脚的输入电压并不是立即达到需要的电压，而是需要一定的爬坡时间，而在这个时间段内升压芯片的输入电压实际上并没有达到所要求的电压。在传统的升压电路中，如果在升压爬坡期内升压芯片开始工作，则会导致升压芯片第6管脚(驱动引脚)连接的外围电路中的开关MOS管导通到地，从而输入电压会被拉低，达不到升压目的。

发明内容

本发明的实施例提供一种延时供电电路、供电延时方法及升压系统，可以使得不具备使能管脚的升压芯片在输入的电源电压升压爬坡期结束后进入工作状态，保证了升压芯片的升压作用。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种延时供电电路，包括：控制单元和延时供电单元，其中，

所述控制单元，包括第一控制端口，通过所述第一控制端口与所述延时供电单元连接，用于控制所述延时供电单元开启或关闭；

所述延时供电单元，包括第二控制端口、输出端口和电源输入端口，所述第二控制端口连接所述第一控制端口，所述电源输入端口连接电源，所述输出端口连接升压芯片的输入端，用于在所述电源电压升压爬坡期结束并接收到所述控制单元的开启信号后输出所述电源的稳定电压至升压芯片。

在第一种可能的实现方式中，结合第一方面，所述控制单元包括：信号发生模块、第一开关模块，其中：

所述信号发生模块包括信号输出端用于输出高电平或者低电平；

所述第一开关模块包括第一晶体管和第一二极管，其中，所述第一晶体管的源极与所述第一二极管的正极相连，所述第一晶体管的漏极与所述第一二极管的负极相连，所述第一晶体管的栅极与所述信号发生模块的信号输出端相连且用于接收所述信号发生模块提供的高电平或者低电平；所述第一二极管的正极接地，所述第一二极管的负极与所述第一开关模块的第一极相连，所述第一开关模块的第二极与所述第一控制端口相连。

在第二种可能的实现方式中，结合第一方面，所述控制单元还包括：

第一电阻，所述第一电阻的第二极与所述第一晶体管的栅极相连，所述第一电阻的第二极接地。

在第三种可能的实现方式中，结合第一方面、第一种可能的实现方式和第二种可能的实现方式，所述延时供电单元包括：第二电阻、第三电阻、第二开关模块，其中：

所述第二开关模块由第二晶体管和第二二极管构成，其中，所述第二晶体管的源极与所述第二二极管的负极相连，所述第二晶体管的漏极与所述第二二极管的正极相连，所述第二二极管的正极与所述输出端口相连；

所述第二电阻的第一极与所述第二控制端口相连，所述第二电阻的第二极与所述第二晶体管的栅极相连；

所述第三电阻的第一极与所述第二电阻的第二极相连，所述第三电阻的第二极与所述第二晶体管的源极和所述电源输入端口相连；

其中所述第二电阻和所述第三电阻的分压作用，能够使得通过所述电源输入端口提供的电压将所述第二晶体管导通。

在第四种可能的实现方式中，结合第三种可能的实现方式，所述延时供电单元还包括：电容，其中：

所述电容的第一极与所述输出端口相连，所述电容的第二极接地。

第二方面，提供一种供电延时的方法，包括：

在电源电压升压爬坡期结束后，通过控制单元向延时供电单元发送开启信号以开启所述延时供电单元；

通过所述延时供电单元输出所述电源的稳定电压至升压芯片。

第三方面，提供一种升压系统，包括：延时供电电路和升压芯片，其中：

所述延时供电电路为第一方面提供的任一延时供电电路，所述升压芯片的VIN电源输入管脚与所述供电电路的所述延时供电单元的所述输出端口相连。

本发明实施例提供的延时供电电路、供电延时的方法及升压系统，通过控制单元和延时供电单元控制电源电压在升压爬坡期结束后输入至升压芯片，可以使得不具备使能管脚的升压芯片在输入的电源电压升压爬坡期结束后进入工作状态，保证了升压芯片的升压作用。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的实施例提供的一种延时供电电路的结构示意图；

图2为本发明的另一实施例提供的一种延时供电电路的结构示意图；

图3为本发明的实施例提供的一种供电延时的方法流程示意图；

图4为本发明的实施例提供的一种升压系统的电路结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的实施例提供一种延时供电电路，如图1所示，包括：

控制单元1，包括第一控制端口CO1，通过第一控制端口CO1与延时供电单元2连接，用于控制延时供电单元开启或关闭。

延时供电单元2，包括第二控制端口CO2、输出端口OP1和电源输入端口IN，该第二控制端口CO2连接第一控制端口CO1，电源输入端口IN连接电源，输出端口OP1连接升压芯片的输入端，用于在电源电压升压爬坡期结束并接收到控制单元1的开启信号后输出该电源的稳定电压至升压芯片。

具体的，通常电源电压输入升压芯片时，此时的电源电压并不是升压芯片工作所需的稳定电压，该电源电压需要经过一定的时间段增大到升压芯片所需的稳定电压，该一定的时间段即为电源电压升压爬坡期。

本发明实施例提供的延时供电电路，通过控制单元和延时供电单元控制电源电压在升压爬坡期结束后输入至升压芯片，可以使得不具备使能管脚的升压芯片在输入的电源电压升压爬坡期结束后进入工作状态，保证了升压芯片的升压作用。

本发明的实施例提供一种延时供电电路，参照图2所示，该电路的控制单元1包括：信号发生模块SG和第一开关模块SW1，其中：

具体的参照图2所示，信号发生模块SG包括信号输出端OP2用于输出高电平或者低电平。

第一开关模块SW1包括第一晶体管M1和第一二极管D1，其中，第一晶体管M1的源极与第一二极管D1的正极相连，第一晶体管M1的漏极与第一二极管D1的负极相连，第一晶体管M1的栅极与信号发生模块SG的信号输出端OP2相连用于接收信号发生模块SG提供的高电平或者低电平；第一二极管D1的正极接地，第一二极管D1的负极与第一控制端口CO1相连。

进一步的，该电路的控制单元1还包括：第一电阻R1，该第一电阻R1的第一极与第一晶体管M1的栅极相连，第一电阻R1的第二极接地。

具体的，第一电阻可以起到分流的作用，用以保护第一晶体管M1，防止输入第一晶体管M1的电流过大，从而导致第一晶体管M1损坏。同时，第一二极管对第一晶体管有保护作用，当升压电路产生反向感生电压时，可以通过第一二极管导出，从而不会击穿第一晶体管。

同时，参照图2所示，该电路的延时供电单元2包括：第二电阻R2、第三电阻R3和第二开关模块SW2，其中：

第二开关模块SW2由第二晶体管M2和第二二极管D2构成，其中，第二晶体管M2的源极与第二二极管D2的负极相连，第二晶体管M2的漏极与第二二极管D2的正极相连，第二二极管D2的正极与输出端口OP1相连。

第二电阻R2的第一极与第二控制端口CO2相连，第二电阻R2的第二极与第二晶体管M2的栅极相连。

第三电阻R3的第一极与第二电阻R2的第二极相连，第三电阻R3的第二极与第二晶体管M2的源极和电源输入端口IN相连。

其中第二电阻R2和第三电阻R3的分压作用，能够使得通过电源输入端口IN提供的电压将第二晶体管M2导通。

其中，第二二极管对第二晶体管有保护作用，当升压电路产生反向感生电压时，可以通过第二二极管导出，从而不会击穿第二晶体管。

第二电阻R2和第三电阻R3的阻值可以根据所提供的电源电压及第二晶体管M2的阈值电压进行调整。例如在该实施例中，第二电阻R2的阻值为47KΩ，第三电阻R3的阻值为10KΩ，电源提供+12V电压。此时，经计算第二晶体管M2的栅极输入电压为7.8V，因此栅极电压小于电源提供的电压12V，第二晶体管M2导通。

进一步的，该延时供电单元2还包括：电容C，该电容C的第一极与输出端口OP1相连，该电容C的第二极接地。

其中电容C起到稳压作用，保证输入升压芯片的电压稳定在一定的范围，避免电压不稳定对升压芯片造成的冲击。

本发明实施例中的晶体管优选的为金属氧化物半导体(metaloxidsemiconductor，简称MOS)场效应晶体管，以下以MOS管为例进行说明。

当升压芯片中的输入电压处于升压爬坡期时，信号发生模块SG给出低电平，从而升压芯片不工作。当升压芯片中输入电压达到升压芯片工作需要的电压后，信号发生模块SG提供高电平，使得第一晶体管M1的栅极电压高于接地的第一晶体管M1的源极电压，因为此第一晶体管M1为N沟道增强型MOS管，所以此时第一晶体管M1的漏极和源极达到导通的条件，第一晶体管M1导通。此时，所提供的电压通过第二电阻和第三电阻的分压作用使得第二晶体管M2的栅极的电压小于第二晶体管M2的源极的电压，因为第二晶体管M2为P沟道增强型MOS管，所以第二晶体管M2达到栅极和源极导通的条件，第二MOS型场效应管M2导通。所提供的电压可以通过升压芯片的VIN管脚直接供给升压芯片，使得升压芯片开始工作。

本发明实施例中的信号发生模块SG优选采用DCDC电源模块，其中，DCDC电源模块的使能端EN通过与单片机的IO输入输出口相连从而提供高电平或者低电平，当通过单片机输出的DCDC电源模块使能端EN输出电平为高电平时，此时驱动升压芯片开始工作，当通过单片机输出的DCDC电源模块使能端输出电平为低电平时，此时升压芯片停止工作。此外DCDC电源模块可以为与本发明实施例的电源输入端口IN提供电源一体化设计，可以直接在控制DCDC电源模块的单片机中设置该高电平或者低电平的输入输出周期使得高电平输出时刻处于升压芯片中输入电压的升压爬坡期结束时刻。

本发明实施例中的升压芯片优选LM3478芯片。如图4所示，该升压芯片的基本结构为现有技术，此处不再赘述。

本发明实施例提供的延时供电电路，通过控制单元和延时供电单元控制电源电压在升压爬坡期结束后输入至升压芯片，可以使得不具备使能管脚的升压芯片在输入的电源电压升压爬坡期结束后进入工作状态，保证了升压芯片的升压作用。

本发明的实施例提供一种供电延时的方法，如图3所示，包括：

101、在电源电压升压爬坡期结束后，通过控制单元向延时供电单元发送开启信号以开启延时供电单元。

102、通过延时供电单元输出该电源的稳定电压至升压芯片。

本发明实施例提供的供电延时的方法，通过控制单元和延时供电单元控制电源电压在升压爬坡期结束后输入至升压芯片，可以使得不具备使能管脚的升压芯片在输入的电源电压升压爬坡期结束后进入工作状态，保证了升压芯片的升压作用。

本发明实施例提供一种升压系统，参照图4所示，包括：延时供电电路和升压芯片，其中：

延时供电电路为设备实施例提供的任一延时供电电路，升压芯片的VIN管脚与该供电电路的延时供电单元的输出端口相连。

本发明实施例提供的升压系统，通过控制单元和延时供电单元控制电源电压在升压爬坡期结束后输入至升压芯片，可以使得不具备使能管脚的升压芯片在输入的电源电压升压爬坡期结束后进入工作状态，保证了升压芯片的升压作用。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (5)

1.一种延时供电电路，其特征在于，包括：控制单元和延时供电单元，其中：

所述控制单元，包括第一控制端口，通过所述第一控制端口与所述延时供电单元连接，用于控制所述延时供电单元开启或关闭；

所述延时供电单元，包括第二控制端口、输出端口和电源输入端口，所述第二控制端口连接所述第一控制端口，所述电源输入端口连接电源，所述输出端口连接升压芯片的输入端，用于在所述电源电压升压爬坡期结束并接收到所述控制单元的开启信号后输出所述电源的稳定电压至所述升压芯片；

所述控制单元包括：信号发生模块和第一开关模块，其中：

所述信号发生模块包括信号输出端用于输出高电平或者低电平；

所述第一开关模块包括第一晶体管和第一二极管，其中，所述第一晶体管的源极与所述第一二极管的正极相连，所述第一晶体管的漏极与所述第一二极管的负极相连，所述第一晶体管的栅极与所述信号发生模块的信号输出端相连用于接收所述信号发生模块提供的高电平或者低电平；所述第一二极管的正极接地，所述第一二极管的负极与所述第一控制端口相连。

2.根据权利要求1所述的电路，其特征在于，所述控制单元还包括：第一电阻，所述第一电阻的第一极与所述第一晶体管的栅极相连，所述第一电阻的第二极接地。

3.根据权利要求1或2所述的电路，其特征在于，所述延时供电单元包括：第二电阻、第三电阻和第二开关模块，其中：

所述第二开关模块由第二晶体管和第二二极管构成，其中，所述第二晶体管的源极与所述第二二极管的负极相连，所述第二晶体管的漏极与所述第二二极管的正极相连，所述第二二极管的正极与所述输出端口相连；

所述第二电阻的第一极与所述第二控制端口相连，所述第二电阻的第二极与所述第二晶体管的栅极相连；

所述第三电阻的第一极与所述第二电阻的第二极相连，所述第三电阻的第二极与所述第二晶体管的源极和所述电源输入端口相连；

其中所述第二电阻和所述第三电阻的的分压作用，能够使得通过所述电源输入端口提供的电压将所述第二晶体管导通。

4.根据权利要求3所述的电路，其特征在于，所述延时供电单元还包括：电容，其中：

所述电容的第一极与所述输出端口相连，所述电容的第二极接地。

5.一种升压系统，其特征在于，包括：延时供电电路和升压芯片，其中：

所述延时供电电路为权利要求1～4所述的任一供电电路，所述升压芯片的VIN电源输入管脚与所述延时供电电路的所述延时供电单元的所述输出端口相连。