CN102930817A - 一种3d led显示屏的dvi信号接收器及其工作方法 - Google Patents
一种3d led显示屏的dvi信号接收器及其工作方法 Download PDFInfo
- Publication number
- CN102930817A CN102930817A CN2012104585778A CN201210458577A CN102930817A CN 102930817 A CN102930817 A CN 102930817A CN 2012104585778 A CN2012104585778 A CN 2012104585778A CN 201210458577 A CN201210458577 A CN 201210458577A CN 102930817 A CN102930817 A CN 102930817A
- Authority
- CN
- China
- Prior art keywords
- dvi
- pin
- link
- output interface
- input interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明涉及一种3DLED显示屏的DVI信号接收器，包括：DVI输入接口，适用于接入双TMDS链路传输的视频数字数据；第一DVI输出接口，其与所述DVI输入接口的第一TMDS链路的输出端相连，即，所述第一DVI输出接口输出第一TMDS链路传输的所述视频数字数据中的奇列像素数据；第二DVI输出接口，其与所述DVI输入接口的第二TMDS链路的输出端相连，即，所述第二DVI输出接口输出第二TMDS链路传输的所述视频数字数据中的偶列像素数据；所述第一、第二TMDS链路共享同一个时钟信号。本发明的DVI信号接收器依靠双TMDS链路传输的视频数字数据，使发明能够传输刷新率较高的高清数字信号。
Description
技术领域
本发明涉及一种3D LED显示屏的DVI信号接收器及其工作方法。
背景技术
在现有技术中，主动式3D显示大多数由电脑3D显卡经输出接口发出高清120Hz的数字信号，让显示设备来接收。但目前的LED显示屏控制卡系统，只能接收最大1920*1080@60Hz的信号，无法接收1920*1080@120Hz的信号，致使普通控制卡无法接收高清3D信号。所以如何使3D LED显示屏通过普通控制卡接收1920*1080@120Hz的高清3D信号是本领域的技术难题。
发明内容
本发明要解决的技术问题是提供一种适于3D LED显示屏接收高清数字信号的DVI信号接收器及其工作方法。
要解决上述技术问题，本发明提供了一种3D LED显示屏的DVI信号接收器，包括：
DVI输入接口，适用于接入双TMDS链路传输的视频数字数据；第一DVI输出接口，其与所述DVI输入接口的第一TMDS链路的输出端相连，即，所述第一DVI输出接口输出第一TMDS链路传输的所述视频数字数据中的奇列像素数据；第二DVI输出接口，其与所述DVI输入接口的第二TMDS链路的输出端相连，即，所述第二DVI输出接口输出第二TMDS链路传输的所述视频数字数据中的偶列像素数据；所述第一、第二TMDS链路共享同一个时钟信号。
进一步，其具体连接方式包括：
所述第一DVI输出接口与所述DVI输入接口的第一TMDS链路输出端相连；即，所述DVI输入接口的1脚与第一DVI输出接口的1脚相连；所述DVI输入接口的2脚与第一DVI输出接口的2脚相连；所述DVI输入接口的3脚与第一DVI输出接口的3脚相连；所述DVI输入接口的9脚与第一DVI输出接口的9脚相连；所述DVI输入接口的10脚与第一DVI输出接口的10脚相连；所述DVI输入接口的11脚与第一DVI输出接口的11脚相连；所述DVI输入接口的17脚与第一DVI输出接口的17脚相连；所述DVI输入接口的18脚与第一DVI输出接口的18脚相连；所述DVI输入接口的19脚与第一DVI输出接口的19脚相连。
第二DVI输出接口与所述DVI输入接口的第二TMDS链路输出端相连；即，所述DVI输入接口的20脚与第二DVI输出接口的1脚相连；所述DVI输入接口的21脚与第二DVI输出接口的2脚相连；所述DVI输入接口的19脚与第二DVI输出接口的3脚相连；所述DVI输入接口的4脚与第二DVI输出接口的9脚相连；所述DVI输入接口的5脚与第二DVI输出接口的10脚相连；所述DVI输入接口的3脚与第二DVI输出接口的11脚相连；所述DVI输入接口的12脚与第二DVI输出接口的17脚相连；所述DVI输入接口的13脚与第二DVI输出接口的18脚相连；所述DVI输入接口的11脚与第二DVI输出接口的19脚相连。
所述第一、第二TMDS链路共享同一个时钟信号，即，所述DVI输入接口的22脚分别与第一、第二DVI输出接口的22脚相连；所述DVI输入接口的23脚分别与第一、第二DVI输出接口的23脚相连；所述DVI输入接口的24脚分别与第一、第二DVI输出接口的24脚相连。
进一步，所述DVI输入接口的6脚分别与第一、第二DVI输出接口的6脚相连；所述DVI输入接口的14脚分别与第一、第二DVI输出接口的14脚相连；所述DVI输入接口的7脚分别与第一、第二DVI输出接口的7脚相连；所述DVI输入接口的15脚分别与第一、第二DVI输出接口的15脚相连；所述DVI输入接口的16脚分别与第一、第二DVI输出接口的16脚相连。
上述3D LED显示屏的DVI信号接收器的工作方法，包括：
所述DVI输入接口接入双TMDS链路传输的视频数字数据，分配第一MDS链路传输的所述视频数字数据中的奇列像素数据至所述第一DVI输出接口，同时分配第二TMDS链路传输的所述视频数字数据中的偶列像素数据至所述第二DVI输出接口。
与现有技术相比，本发明具有如下优点：
（1）本发明的DVI信号接收器依靠双TMDS链路传输的视频数字数据，使单根DVI能够传输刷新率较高的高清数字信号，例如100-120HZ的高清数字信号；（2） 通过DVI线就能完成视频信号带宽减半输出，其电路构造简单，可靠性好。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据的具体实施例并结合附图，对本发明作进一步详细的说明，其中
图1为本发明的DVI信号接收器的结构示意图；
图2为本发明的DVI输入接口，第一、第二DVI输出接口的引脚示意图；
图3为本发明的DVI输入接口与第一DVI输出接口的连接示意图；
图4为本发明的DVI输入接口与第二DVI输出接口的连接示意图。
具体实施方式
下面结合附图及实施例对本发明进行详细说明：
实施例1
见图1至4，在DVI数字视频信号数据传输的过程中，其DVI带宽计算公式：
Pixels / Second = #HorizontalPixel × #VerticalPixels × Rate × 
+
当带宽超过165MHz的时钟频率时，DVI信号可以启用双TMDS（也可表示为T.M.D.S.）链路传输数据，每个链路的带宽为总带宽的一半。两链路共享同一个时钟链路，时钟频率为总带宽要求时钟频率的一半。TMDS也称为最小化传输差分信号或者过渡调制差分信号。
其中，DVI传输线线束分配如表一所示。
| Pin | Signal assignment | Pin | Signal assignment | Pin | Signal assignment |
| 1 | T.M.D.S. Data2- | 9 | T.M.D.S. Data1- | 17 | T.M.D.S. Data0- |
| 2 | T.M.D.S. Data2+ | 10 | T.M.D.S. Data1+ | 18 | T.M.D.S. Data0+ |
| 3 | T.M.D.S. Data2/4 Shield | 11 | T.M.D.S. Data1/3 shield | 19 | T.M.D.S. Data0/5 shield |
| 4 | T.M.D.S. Data4- | 12 | T.M.D.S. Data3- | 20 | T.M.D.S. Data5- |
| 5 | T.M.D.S. Data4+ | 13 | T.M.D.S. Data3+ | 21 | T.M.D.S. Data5+ |
| 6 | DDC Clock | 14 | +5V power | 22 | T.M.D.S. clock shield |
| 7 | DDC Data | 15 | Ground | 23 | T.M.D.S. clock+ |
| 8 | / | 16 | Hot plug detect | 24 | T.M.D.S. clock- |
上述双TMDS链路传输数据线为：
第一TMDS链路数据线：
T.M.D.S. Data0-，T.M.D.S. Data0+，T.M.D.S. Data0/5 shield，
T.M.D.S. Data1-，T.M.D.S. Data1+，T.M.D.S. Data1/3 shield，
T.M.D.S. Data2-，T.M.D.S. Data2+，T.M.D.S. Data2/4 Shield
第二TMDS链路数据线：
T.M.D.S. Data3-，T.M.D.S. Data3+，T.M.D.S. Data1/3 shield，
T.M.D.S. Data4-，T.M.D.S. Data4+，T.M.D.S. Data2/4 Shield
T.M.D.S. Data5-，T.M.D.S. Data5+，T.M.D.S. Data0/5 shield
两链路共享的时钟信号为：
T.M.D.S. clock+，T.M.D.S. clock-，T.M.D.S. clock shield
故得到一种3D LED显示屏的DVI信号接收器，包括：
DVI输入接口，适用于接入双TMDS链路传输的视频数字数据；第一DVI输出接口，其与所述DVI输入接口的第一TMDS链路的输出端相连，即，所述第一DVI输出接口输出第一TMDS链路传输的所述视频数字数据中的奇列像素数据；第二DVI输出接口，其与所述DVI输入接口的第二TMDS链路的输出端相连，即，所述第二DVI输出接口输出第二TMDS链路传输的所述视频数字数据中的偶列像素数据；所述第一、第二TMDS链路共享同一个时钟信号。
进一步，其具体连接方式包括：
所述第一DVI输出接口与所述DVI输入接口的第一TMDS链路输出端相连；即，所述DVI输入接口的1脚与第一DVI输出接口的1脚相连；所述DVI输入接口的2脚与第一DVI输出接口的2脚相连；所述DVI输入接口的3脚与第一DVI输出接口的3脚相连；所述DVI输入接口的9脚与第一DVI输出接口的9脚相连；所述DVI输入接口的10脚与第一DVI输出接口的10脚相连；所述DVI输入接口的11脚与第一DVI输出接口的11脚相连；所述DVI输入接口的17脚与第一DVI输出接口的17脚相连；所述DVI输入接口的18脚与第一DVI输出接口的18脚相连；所述DVI输入接口的19脚与第一DVI输出接口的19脚相连。
第二DVI输出接口与所述DVI输入接口的第二TMDS链路输出端相连；即，所述DVI输入接口的20脚与第二DVI输出接口的1脚相连；所述DVI输入接口的21脚与第二DVI输出接口的2脚相连；所述DVI输入接口的19脚与第二DVI输出接口的3脚相连；所述DVI输入接口的4脚与第二DVI输出接口的9脚相连；所述DVI输入接口的5脚与第二DVI输出接口的10脚相连；所述DVI输入接口的3脚与第二DVI输出接口的11脚相连；所述DVI输入接口的12脚与第二DVI输出接口的17脚相连；所述DVI输入接口的13脚与第二DVI输出接口的18脚相连；所述DVI输入接口的11脚与第二DVI输出接口的19脚相连。
所述第一、第二TMDS链路共享同一个时钟信号，即，所述DVI输入接口的22脚分别与第一、第二DVI输出接口的22脚相连；所述DVI输入接口的23脚分别与第一、第二DVI输出接口的23脚相连；所述DVI输入接口的24脚分别与第一、第二DVI输出接口的24脚相连。
进一步，所述DVI输入接口的6脚分别与第一、第二DVI输出接口的6脚相连；所述DVI输入接口的14脚分别与第一、第二DVI输出接口的14脚相连；所述DVI输入接口的7脚分别与第一、第二DVI输出接口的7脚相连；所述DVI输入接口的15脚分别与第一、第二DVI输出接口的15脚相连；所述DVI输入接口的16脚分别与第一、第二DVI输出接口的16脚相连。
在1920*1080@120Hz分辨率的带宽传输下，第一个TMDS数据链路传输奇列像素数据，第二TMDS链路传输偶列像素数据，因此1920*1080@120Hz的画面被分成两路来同时传输，每路的带宽在目前LED显示屏单块接收卡的接收带宽以内，因此使用2块LED显示屏接收卡可以稳定接收3D主机发出的1920*1080@120Hz的3D信号。
实施例2
在实施例1基础上的实现的一种3D LED显示屏的DVI信号接收器的工作方法，包括：
所述DVI输入接口接入双TMDS链路传输的视频数字数据，分配第一MDS链路传输的所述视频数字数据中的奇列像素数据至所述第一DVI输出接口，同时分配第二TMDS链路传输的所述视频数字数据中的偶列像素数据至所述第二DVI输出接口。
具体实施过程，当3D显卡与所述DVI输入接口相连，该3D显卡输出一刷新率120HZ的高清数字3D信号，该高清数字3D信号进入所述DVI输入接口后，分配到所述第一、第二DVI输出接口，即第一、第二DVI输出接口的同时输出两路带宽减半的高清数字3D信号的奇、偶列像素数据，所述第一、第二DVI输出接口分别与显示屏中的两块3D控制卡相连，该两路带宽减半的高清数字3D信号接入到所述两块3D控制卡中进行两路带宽减半的数字3D信号处理，以使所述显示屏显示所述高清数字3D信号。
该DVI信号接收器最大可以接收分辨率为1920*1080@120Hz的数字信号。
所述3D控制卡可以采用类似DBT-Q2009的控制卡。
显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而这些属于本发明的精神所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (5)
1.一种3D LED显示屏的DVI信号接收器，其特征在于包括：
DVI输入接口，适用于接入双TMDS链路传输的视频数字数据；
第一DVI输出接口，其与所述DVI输入接口的第一TMDS链路的输出端相连，即，所述第一DVI输出接口输出第一TMDS链路传输的所述视频数字数据中的奇列像素数据；
第二DVI输出接口，其与所述DVI输入接口的第二TMDS链路的输出端相连，即，所述第二DVI输出接口输出第二TMDS链路传输的所述视频数字数据中的偶列像素数据；
所述第一、第二TMDS链路占用同一个时钟信号。
2.根据权利要求1所述的3D LED显示屏的DVI信号接收器，其特征在于：
所述第一DVI输出接口与所述DVI输入接口的第一TMDS链路输出端相连；即，所述DVI输入接口的1脚与第一DVI输出接口的1脚相连；所述DVI输入接口的2脚与第一DVI输出接口的2脚相连；所述DVI输入接口的3脚与第一DVI输出接口的3脚相连；所述DVI输入接口的9脚与第一DVI输出接口的9脚相连；所述DVI输入接口的10脚与第一DVI输出接口的10脚相连；所述DVI输入接口的11脚与第一DVI输出接口的11脚相连；所述DVI输入接口的17脚与第一DVI输出接口的17脚相连；所述DVI输入接口的18脚与第一DVI输出接口的18脚相连；所述DVI输入接口的19脚与第一DVI输出接口的19脚相连。
3.根据权利要求2所述的3D LED显示屏的DVI信号接收器，其特征在于：
第二DVI输出接口与所述DVI输入接口的第二TMDS链路输出端相连；即，所述DVI输入接口的20脚与第二DVI输出接口的1脚相连；所述DVI输入接口的21脚与第二DVI输出接口的2脚相连；所述DVI输入接口的19脚与第二DVI输出接口的3脚相连；所述DVI输入接口的4脚与第二DVI输出接口的9脚相连；所述DVI输入接口的5脚与第二DVI输出接口的10脚相连；所述DVI输入接口的3脚与第二DVI输出接口的11脚相连；所述DVI输入接口的12脚与第二DVI输出接口的17脚相连；所述DVI输入接口的13脚与第二DVI输出接口的18脚相连；所述DVI输入接口的11脚与第二DVI输出接口的19脚相连。
4.根据权利要求3所述的3D LED显示屏的DVI信号接收器，其特征在于：
所述第一、第二TMDS链路占用同一个时钟信号，即，所述DVI输入接口的22脚分别与第一、第二DVI输出接口的22脚相连；所述DVI输入接口的23脚分别与第一、第二DVI输出接口的23脚相连；所述DVI输入接口的24脚分别与第一、第二DVI输出接口的24脚相连。
5.一种3D LED显示屏的DVI信号接收器的工作方法，包括：所述DVI输入接口接入双TMDS链路传输的视频数字数据，分配第一MDS链路传输的所述视频数字数据中的奇列像素数据至所述第一DVI输出接口，同时分配第二TMDS链路传输的所述视频数字数据中的偶列像素数据至所述第二DVI输出接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012104585778A CN102930817A (zh) | 2012-11-15 | 2012-11-15 | 一种3d led显示屏的dvi信号接收器及其工作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012104585778A CN102930817A (zh) | 2012-11-15 | 2012-11-15 | 一种3d led显示屏的dvi信号接收器及其工作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102930817A true CN102930817A (zh) | 2013-02-13 |
Family
ID=47645603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012104585778A Pending CN102930817A (zh) | 2012-11-15 | 2012-11-15 | 一种3d led显示屏的dvi信号接收器及其工作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102930817A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103716613A (zh) * | 2013-12-13 | 2014-04-09 | 合肥工业大学 | 基于双通道dvi接口的固态真三维体素编码及传输方法 |
| CN106911906A (zh) * | 2015-12-23 | 2017-06-30 | 北京东方久瑞系统工程技术有限公司 | 一种实现4k超高清视频输入显示的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020049879A1 (en) * | 2000-10-20 | 2002-04-25 | Sony Corporation And Sony Electronics, Inc. | Cable and connection with integrated DVI and IEEE 1394 capabilities |
| CN201403158Y (zh) * | 2009-04-14 | 2010-02-10 | 上海华平信息技术股份有限公司 | Dvi信号接口装置 |
| CN102419937A (zh) * | 2011-12-06 | 2012-04-18 | 严文骏 | 一种3dled显示装置 |
| CN102779020A (zh) * | 2011-05-12 | 2012-11-14 | 北京牡丹电子集团有限责任公司 | 超高清液晶显示设备 |
-
2012
- 2012-11-15 CN CN2012104585778A patent/CN102930817A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020049879A1 (en) * | 2000-10-20 | 2002-04-25 | Sony Corporation And Sony Electronics, Inc. | Cable and connection with integrated DVI and IEEE 1394 capabilities |
| CN201403158Y (zh) * | 2009-04-14 | 2010-02-10 | 上海华平信息技术股份有限公司 | Dvi信号接口装置 |
| CN102779020A (zh) * | 2011-05-12 | 2012-11-14 | 北京牡丹电子集团有限责任公司 | 超高清液晶显示设备 |
| CN102419937A (zh) * | 2011-12-06 | 2012-04-18 | 严文骏 | 一种3dled显示装置 |
Non-Patent Citations (3)
| Title |
|---|
| 倪榕斌: "DVI接口在电视机及显示器中的应用", 《电子世界》 * |
| 吴星华: "主动式3D立体技术在LED显示屏中的应用", 《现代显示》 * |
| 徐秀知等: "DVI数字视频接口的硬件设计", 《电子器件》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103716613A (zh) * | 2013-12-13 | 2014-04-09 | 合肥工业大学 | 基于双通道dvi接口的固态真三维体素编码及传输方法 |
| CN103716613B (zh) * | 2013-12-13 | 2015-08-05 | 合肥工业大学 | 基于双通道dvi接口的固态真三维体素编码及传输方法 |
| CN106911906A (zh) * | 2015-12-23 | 2017-06-30 | 北京东方久瑞系统工程技术有限公司 | 一种实现4k超高清视频输入显示的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9762814B2 (en) | Data processing method and device for LED televison, and LED television | |
| CN101261824A (zh) | 用于显示通过多种连接器输入的视频的显示装置 | |
| CN103957374A (zh) | 一种基于dp接口的8k超高清显示系统 | |
| CN108345553B (zh) | 一种星载高分辨成像数据传输与采集系统 | |
| CN103747220A (zh) | 计算机通用接口的数据光纤传输系统 | |
| US11902612B2 (en) | Video input port | |
| CN201726404U (zh) | Kvm光端机 | |
| CN102917213A (zh) | 光纤视频图像传输系统及传输方法 | |
| CN104135695A (zh) | 图像发送设备、图像接收设备及其控制方法 | |
| CN102779020A (zh) | 超高清液晶显示设备 | |
| CN104349191A (zh) | 多规格影音信号传输装置 | |
| CN202077127U (zh) | 一种视频信号格式转换电路 | |
| CN104537999B (zh) | 一种可依据系统复杂程度灵活配置的面板内部接口及其协议 | |
| CN102930817A (zh) | 一种3d led显示屏的dvi信号接收器及其工作方法 | |
| CN101489075B (zh) | 显示信号延伸装置及其传输显示信号的方法 | |
| CN104283066A (zh) | 用于减少近端串扰的连接器 | |
| CN204143840U (zh) | 一种led显示屏控制系统 | |
| CN104767959A (zh) | 一种实现单像素到多像素数字视频信号的转换方法 | |
| CN204031327U (zh) | 基于DisplayPort实现电视墙拼接的控制装置 | |
| CN103826081A (zh) | 一种双链路dvi信号的产生系统 | |
| CN105405376A (zh) | 一种ttl视频信号单路转多路的装置及方法 | |
| CN102946502B (zh) | 一种高速数据多路拆分传输处理装置 | |
| CN105304001A (zh) | 一种基于serdes的信号扩展盒 | |
| CN208063339U (zh) | 一种视频信号解析电路、视频信号解析装置及发送卡 | |
| CN209046772U (zh) | 视频处理器及显示系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130213 |
|
| RJ01 | Rejection of invention patent application after publication |