CN102916711B - 信号处理电路及信号处理方法 - Google Patents

Abstract

本发明提供一种信号处理电路及信号处理方法，信号处理电路包含第一混频器单元、第二混频器单元及频率选择性合并模块。该第一混频器单元用以接收第一信号及第一振荡信号，并将该第一信号与该第一振荡信号混频来产生第一混频输出。该第二混频器单元用以接收第二信号及第二振荡信号，并将该第二信号与该第二振荡信号混频来产生第二混频输出，其中第一、第二信号均为该信号输入的一部份，以及该第一、第二振荡信号具有同一频率但不同的相位。该频率选择性合并模块用以频率选择性地将该第一、第二混频输出合并来产生该信号输出。本发明使流经下一级电路的干扰信号电流减少/消除，从而简化下一级的滤波器设计，降低下一级电路的硬件成本。

Description

信号处理电路及信号处理方法

技术领域

本发明关于滤除/减少一信号输入中不想要的信号成分，尤其关于一种具有使用不同相位（例如，相反相位）的振荡信号的混频器单元以及用来频率选择性地将混频器单元的输出加以合并的频率选择性合并单元的信号处理电路以及其相关方法。

背景技术

一般来说，无线通信接收器（wireless communication receiver）需要具备有在想要的频带（frequency band）中侦测微弱信号的能力，更具体地说，无线通信接收器需要能够在相当强烈的干扰信号（例如，频带外干扰信号（out-of-bandblocker signal，OOB blocker signal））下侦测频带内信号（in-band signal）。最常用来解决由相当强烈的干扰信号所造成的问题的方法是在无线通信接收器的前端电路（front-end）中使用品质因子（quality factor）相当高的带通滤波器（bandpassfilter），举例来说，可采用表面声波滤波器（surface acoustic wave filter，SAW filter）来对频带外干扰信号进行想要的衰减处理，然而，使用表面声波滤波器会使成本及电路板面积大量增加。

因此，需要一种可利用简单电路架构来有效衰减或消弭不想要的信号成分（例如，频带外干扰信号）的创新设计。

发明内容

有鉴于此，本发明提供一种具有使用不同相位（例如，相反的相位）的振荡信号的混频器单元以及用来频率选择性地将混频器单元的输出加以合并的频率选择性合并单元的信号处理电路以及其相关方法，来解决上述问题。

依据本发明的第一实施例，提供一种信号处理电路，利用处理一信号输入来产生一信号输出。该信号处理电路包含一第一混频器单元、一第二混频器单元以及一频率选择性合并模块。该第一混频器单元用以接收一第一信号及一第一振荡信号，并将该第一信号与该第一振荡信号加以混频来产生一第一混频输出。该第二混频器单元用以接收一第二信号及一第二振荡信号，并将该第二信号与该第二振荡信号加以混频来产生一第二混频输出，其中该第一信号及该第二信号均为该信号输入的一部份，以及该第一振荡信号及该第二振荡信号具有同一频率但不同的相位。该频率选择性合并模块用以频率选择性地将该第一混频输出与该第二混频输出加以合并来产生该信号输出。

依据本发明的第二实施例，提供一种信号处理方法，利用处理一信号输入来产生一信号输出。该信号处理方法包含：分流该信号输入以同时得到一第一信号及一第二信号；对该第一信号执行一第一混频操作以产生一第一混频输出；对该第二信号执行一第二混频操作以产生一第二混频输出，其中该第一混频操作不同于该第二混频操作，以及该第一混频输出及该第二混频输出具有不同的相位；以及频率选择性地将该第一混频输出与该第二混频输出加以合并来产生该信号输出。

依据本发明的第三实施例，提供一种信号处理电路。该信号处理电路包含一第一混频器电路、一干扰信号侦测模块以及一干扰信号消除模块。该第一混频器电路用以依据一第一信号来产生一第一混频输出。该干扰信号侦测模块用以侦测一干扰信号的特性来产生一控制输出。该干扰信号消除模块用以支持多个候选干扰信号消除配置，并依据该控制信号来采用该多个候选干扰信号消除配置的其中之一，其中该多个候选干扰信号消除配置分别对该第一混频输出进行不同的干扰信号消除操作。

本发明所提出的信号处理电路以及信号处理方法可使流经下一级电路的干扰信号电流被减少/消除，从而可以简化下一级的滤波器设计，进而可降低下一级电路的硬件成本，此外，经由适当的电路设计，可实现对频带外干扰信号执行干扰信号消除操作而无需使用大电容值的电容。再者，本发明所提出的信号处理电路可依据干扰信号来在不同的干扰信号消除机制之间进行切换。

附图说明

图1为本发明信号处理电路的第一实施例的电路示意图；

图2为对想要的频带内的信号成分进行处理的电路示意图；

图3为对想要的频带外的信号成分进行处理的电路示意图；

图4为本发明信号处理电路的第二实施例的电路示意图；

图5为本发明信号处理电路的第三实施例的电路示意图；

图6为本发明信号处理电路的第四实施例的电路示意图；

图7为图6所示的干扰信号强度侦测器的一实施例的电路示意图；

图8为图6所示的干扰信号类型侦测器的一实施例的电路示意图。

具体实施方式

在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异来作为区别元件的方式，而是以元件在功能上的差异来作为区别的基准。在通篇说明书及权利要求书当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置电性连接于一第二装置，则代表该第一装置可直接连接于该第二装置，或通过其他装置或连接手段间接地连接至该第二装置。

本发明提出一种信号处理电路，其可产生一反相（opposite phase）之信号成分以减少或消除于一信号输入之中不想要的信号成分，举例来说，可于一无表面声波接收器（SAW-less receiver）之中采用该信号处理电路来进行干扰信号消除（blocker cancellation），然而，此并非用来作为对本发明的限制。任何使用本发明所提出的信号处理电路来衰减或消弭不想要的信号成分的应用均落入本发明的范畴之内。关于本发明所提出的信号处理电路的运作细节，请参阅以下说明。

图1为本发明信号处理电路的第一实施例的电路示意图。信号处理电路100包含（但不局限于）一第一混频器单元（mixer unit）102、一第二混频器单元104以及一频率选择性合并模块（frequency-selective combining block）106。第一混频器单元102用以接收一第一信号S1及一第一振荡信号（oscillation signal）LO_1，并将第一信号S1与第一振荡信号LO_1加以混频来产生一第一混频输出（mixing output）S1’。第二混频器单元104用以接收一第二信号S2及一第二振荡信号LO_2，并将第二信号S2与第二振荡信号LO_2加以混频来产生一第二混频输出S2’。由图1可知，第一混频器单元102及第二混频器单元104于一连接点（interconnection node）N1耦接至同一信号输入S_IN，因此，第一信号S1及第二信号S2均为信号输入S_IN的一部份，换言之，第一信号S1及第二信号S2是通过对输入信号S_IN进行分流(splitting)而得到。另外，第一振荡信号LO_1与第二振荡信号LO_2具有同一频率但不同的相位θ1及θ2（即，相位θ1不同于相位θ2），使得第一混频输出S1’与第二混频输出S2’具有不同的相位，举例来说，在一实施例中，第一振荡信号LO_1与第二振荡信号LO_2之间具有一180度相位差（phase difference），进而使第一混频输出S1’与第二混频输出S2’彼此之间具有相反的相位，举例来说，第一混频器单元102及第二混频器单元104可通过具有栅极端（gate terminal）的晶体管（transistor）来予以实现，该晶体管的栅极端用来接收振荡信号。由于本领域技术人员应可轻易地了解基于晶体管所实作出的混频器单元的运作细节，故进一步的说明在此便不再赘述。

对于频率选择性合并模块106来说，其用以频率选择性地(frequency-selectively)将第一混频输出S1’与第二混频输出S2’加以合并来产生一信号输出S_OUT。在此实施例中，频率选择性合并模块106包含一电容元件（capacitive component）112以及一合并单元（combining unit）114，其中电容元件112以一电容C1来予以实现，以及合并单元114以一连接点N2来予以实现。电容元件112用以依据第二混频输出S2’来产生一频率选择性输出（frequency-selective output）S2”以及合并单元114用以将该频率选择性输出S2”与第一混频输出S1’加以合并来产生信号输出S_OUT。

请参阅图2及图3以进一步了解信号处理电路100的运作细节，其中图2为对位于想要的频带内的信号成分进行处理的电路示意图，以及图3为对位于想要的频带外的信号成分进行处理的电路示意图。另外，在此假定第一振荡信号LO_1的相位为0度，以及第二振荡信号LO_2的相位为180度，因此，第一混频输出S1’与第二混频输出S2’处于一反相（anti-phase）状态，也就是说，第一混频输出S1’与第二混频输出S2’之间具有一180度的相位差。以及假定混频器输出（mixer output）中想要的信号成分位于中频（intermediate frequency，IF）200kHz，混频器输出中的不想要的信号成分（例如，频带外干扰信号）位于高于200kHz的另一中频（例如，20MHz）。因此，对于具有中频200kHz的想要的信号成分来说，由于200kHz中频混频器输出会看到高等效阻抗（equivalentimpedance），故以具有适当电容值的电容C1来实现的电容元件112可视为一开路电路（open circuit）。反之，对于具有中频20MHz的不想要的信号成分来说，由于20MHz中频混频器输出会看到低等效阻抗，故以具有适当电容值的电容C1来实现的电容元件112可视为一短路电路（short circuit）。由图2可知，对于频带内想要的信号来说，第二混频器单元104的混频器输出并不会对第一混频器单元102的混频器输出造成影响，因此，信号输入S_IN中想要的信号成分会被第一混频器单元102降频（down-convert），并接着被包含在要被传送至下一级电路（following circuit stage）的信号输出S_OUT之中。另外，由图3可知，对于频带外的不想要的信号来说，第二混频器单元104的混频器输出与第一混频器单元102的混频器输出具有相反的相位，且被合并至连接点N2，因此，信号输入S_IN会分别被第一混频器单元102及第二混频器单元104藉由反相的振荡信号来降频，并接着于连接点N2相加至零，如此一来，信号输出S_OUT不会具有经降频后的不想要的信号成分于其中，也就是说，信号处理电路100实现出想要的干扰信号消除/抑制(blocker cancellation/suppression)操作。请注意，上述频率的数值仅供说明，并非用来作为对本发明的限制，更具体地说，电容C1的电容值可依据采用信号处理电路100应用的干扰信号消除/抑制需求来适当地设定。

简单来说，第二混频器单元104是平行于一主路径（main path）（第一混频器单元102设置于该主路径上）的一子路径（sub-path），并用来提供具有与第一混频器单元102的混频器输出相位相反的一混频器输出，此外，频率选择性合并模块106用以将反相的不想要的信号成分（例如，刻意产生的具有相反相位的频带外干扰信号）反馈至主路径以减少/消除主路径上不想要的信号成分（例如，具有原始相位的频带外干扰信号）。由于流经下一级电路的干扰信号电流被减少/消除，故下一级的滤波器设计可被简化，因而可降低下一级电路的硬件成本（hardware cost），举例来说，由于第二混频器单元104与频率选择性合并模块106的组合会吸收一半的干扰信号电流且将其反相加至主路径，故下一级电路仅需处理非常微量的干扰信号电流，并可减少下一级电路所采用的电容尺寸以节省电路面积。

在一设计范例中，子路径混频器（即，第二混频器单元104）及主路径混频器（即，第一混频器单元102）可具有相同的尺寸。在另一设计范例中，可允许子路径混频器及主路径混频器具有不同的尺寸，举例来说，相较于子路径混频器（即，第二混频器单元104），主路径混频器（即，第一混频器单元102）可具有较大的尺寸，进而减少在干扰信号频率（blocker frequency）下两路径之间的阻抗差异，以及增加在所要信号频率下两路径之间的阻抗差异，如此一来，可进一步提升干扰信号消除性能。

图1所示的通用的电路架构可应用于受到高频侧（high-side）干扰信号（例如，高于想要的信号成分的中频的一20MHz干扰信号频率）干扰的一无线接收器应用中，此外，图1所示的通用的电路架构也可应用于受到低频侧（low-side）干扰信号（例如，低于想要的信号成分的中频的一-20MHz干扰信号频率）干扰的一无线接收器应用中。如图3所示，无论信号处理电路100是用于高频侧干扰信号消除或低频侧干扰信号消除，均需要中频电容（即，电容C1）具有大电容值以于干扰信号频率下运作为短路电路。为了无需使用大电容值的电容而达到想要的干扰信号消除，可采用图4所示的用于高频侧干扰信号消除的电路架构，以及图5所示的用于低频侧干扰信号消除的电路架构。关于上述两电路架构的运作细节，请参阅以下说明。

图4为本发明信号处理电路的第二实施例的电路示意图。信号处理电路400专门用于高频侧干扰信号消除。信号处理电路100与信号处理电路400两者之间主要的差别在于：信号处理电路400包含额外的一电容元件402，其中电容元件402由一电容C2来予以实现，以及电容C2用来作为将第一信号S1耦接于第一混频器单元102的一交流耦合电容（alternating current coupling capacitor，AC-coupling capacitor）。由于混频器单元102及104为双向开关（bidirectionalswitch），故电容C1的阻抗会被转移至射频（radio frequency，RF）侧的连接点N1。假若射频侧的电容C2被适当地设定为具有与上述自电容C1转移的阻抗（于干扰信号频率下）相同的阻抗（于干扰信号频率下），则当频带外的不想要的信号成分看进去连接点N1时，图4所示的两路径（包含主路径及子路径）具有相同的阻抗，因此，藉由适当地设定电容元件402及112（即，电容C1及C2），由于主路径及子路径均具有同一阻抗，故流经主路径的干扰信号电流及流经子路径的干扰信号电流会彼此相等。在被混频器单元102及104降频之后，两路径的干扰信号电流会具有相同强度但不同相位，如此一来，不会有净干扰信号电流（net blocker current）流入下一级电路，进而实现想要的干扰信号消除。

假定反馈入第一混频器单元102的电流以I_RF1来表示、反馈入第二混频器单元104的电流以I_RF2来表示、由第一混频器单元102所产生的电流以I_BB1来表示、由第二混频器单元104所产生的电流以I_BB2来表示、电容元件402的等效阻抗以Z_C,RF来表示、电容元件112的等效阻抗以Z_C,BB来表示、第一混频器单元102及第二混频器单元104的等效电阻均以R_SW来表示、信号处理电路400所看到的下一级电路（例如，一跨阻抗放大器（transimpedance amplifier））的输入阻抗以Z_BB来表示、第一混频器单元102及第二混频器单元104所使用的本地振荡信号（local oscillation signal，LO signal）的角频率（angular frequency）均以ω_LO来表示，以及本地振荡信号与干扰信号之间的角频率差以ω_m来表示。为了达成完全干扰信号消除（perfect blocker cancellation），必须满足以下方程式：

$\frac{I_{\mathrm{RF}1}}{I_{\mathrm{RF}2}}=\frac{R_{\mathrm{SW}}+\frac{4}{{\mathrm{\π}}^2}{Z}_{\mathrm{BB}}\left(j{\mathrm{\ω}}_m\right)+\frac{2}{{\mathrm{\π}}^2}{Z}_{C,\mathrm{BB}}\left(j{\mathrm{\ω}}_m\right)}{R_{\mathrm{SW}}+Z_{C,\mathrm{RF}}\left(j({\mathrm{\ω}}_{\mathrm{LO}}+{\mathrm{\ω}}_m)\right)+\frac{4}{{\mathrm{\π}}^2}{Z}_{\mathrm{BB}}\left(j{\mathrm{\ω}}_m\right)}=1---\left(1\right)$

因此，由以上方程式(1)可知，Z_C,RF(j(ω_LO+ω_m))项应等于项以满足I_RF1＝I_RF2，换言之，应满足下列方程式。

$Z_{C,\mathrm{RF}}\left(j({\mathrm{\ω}}_{\mathrm{LO}}+{\mathrm{\ω}}_m)\right)\≈Z_{C,\mathrm{RF}}\left(j{\mathrm{\ω}}_{\mathrm{LO}}\right)=\frac{2}{{\mathrm{\π}}^2}{Z}_{C,\mathrm{BB}}\left(j{\mathrm{\ω}}_m\right)---\left(2\right)$

因此，经由适当地设定并联的两电容元件402及112（即，电容C1及C2）的尺寸，可实现想要对正频率的频带外干扰信号执行的干扰信号消除操作而无需使用大电容值的电容，也就是说，相较于图1所示的架构（其最好需要具有大电容值的电容C1以于干扰信号频率下作为短路电路），图4所示的架构可使用较小电容值的电容来达到想要的干扰信号消除。

另外，由于电容元件402及112是以并联方式连接，从射频侧的前一级电路（preceding circuit stage）所看到的等效输入阻抗会够小以满足无表面声波接收器应用（SAW-less receiver application）的需求，再者，使用交流耦合电容C2可防止前一级电路（例如，低噪声放大器（low-noise amplifier，LNA））产生二阶交互调变失真（second-order inter-modulation distortion，IM2 distortion）以及避免直流电流流至第一混频器单元102。

图5为本发明信号处理电路的第三实施例的电路示意图，其中信号处理电路500专门用于低频侧干扰信号消除。本发明使用不同硬件组态来实现低频侧干扰信号消除的原因主要是因为：射频侧的电容C1在负频率的频带外干扰信号下的等效阻抗不同于在正频率的频带外干扰信号下的等效阻抗，然而，图4所示的电容C2的阻抗于高频侧干扰信号及低频侧干扰信号下的阻抗几乎是固定不变的，这是因为上述两种信号的干扰信号频率均相当接近本地振荡频率，因此，如图5所示，为了使射频侧看到两个路径均具有相同的阻抗，便增加了另一电容至子路径上。信号处理电路500包含一电容元件502，其中电容元件502由一电容C3来实作出，以及电容C3用来作为将第二信号S2耦接于第二混频器单元104的一交流耦合电容。由于具有适当设定的电容值的电容C3会使流经子路径的干扰信号电流相同于流经主路径的干扰信号电流，故不会有净干扰信号电流流入下一级电路。相较于图1所示的架构（其最好需要具有大电容值的电容C1以于干扰信号频率下作为短路电路），图5所示的架构可使用较小电容值的电容来达到想要的干扰信号消除，此外，从前一级电路（例如，低噪声放大器）所看到的等效输入阻抗仍然够小以满足无表面声波接收器应用的需求。再者，使用交流耦合电容C2及C3可防止前一级电路（例如，低噪声放大器）产生二阶交互调变失真以及避免直流电流流至第一混频器单元102及第二混频器单元104。

在仅存在着正频率的频带外干扰信号或一目标应用（target application）仅受到正频率的频带外干扰信号所干扰的情形下，该目标应用可以仅具有使用信号处理电路100/400位于其中以供高频侧干扰信号消除的作用。在仅存在着负频率的频带外干扰信号或一目标应用仅受到负频率的频带外干扰信号所干扰的另一情形下，该目标应用可以仅具有信号处理电路100/500位于其中以供低频侧干扰信号消除的作用。然而，当同时存在着正频率的频带外干扰信号及负频率的频带外干扰信号或一目标应用（例如，一无表面声波接收器应用）受到正频率的频带外干扰信号与负频率的频带外干扰信号中任一者的干扰时，该目标应用必须在高频侧干扰信号消除机制与低频侧干扰信号消除机制之间进行切换以达到最佳信号品质。

请参阅图6，图6为本发明信号处理电路的第四实施例的电路示意图。信号处理电路600包含（但并不局限于）一低噪声放大器601、多个第一混频器电路（mixer circuit）602及604、多个干扰信号消除模块605及606、一放大器电路（amplifier circuit）607，以及一干扰信号侦测模块608。于此实施例中，低噪声放大器601为一无表面声波射频前端电路（SAW-less RF front-end）的一部份，换句话说，信号输入S_IN来自于该无表面声波射频前端电路所提供的一射频信号。第一混频器电路602设置于同相主路径（in-phase main path）上，用以依据一第一信号S1_I来产生一第一混频输出S1_I’。对于另一第一混频器电路604来说，其设置于正交主路径（quadrature main path）上，用以依据一第一信号S1_Q来产生一第一混频输出S1_Q’。由于信号分流（signal splitting）的缘故，第一信号S1_I及第一信号S1_Q可来自于同一信号输入S_IN，此外，干扰信号侦测模块608用以侦测一干扰信号的特性来产生一控制输出。

于此实施例中，该控制输出可包含多个切换控制信号SC1及SC2，其中切换控制信号SC1及SC2用来控制干扰信号消除模块605/606所支持的不同候选干扰信号消除配置（candidate blocker cancellation configuration）之间的切换，更具体地说，对于用于同相通道（in-phase channel）的干扰信号消除模块605来说，其用以支持多个候选干扰信号消除配置，并依据该控制信号来采用该多个候选干扰信号消除配置的其中之一，其中该多个候选干扰信号消除配置对第一混频输出S1_I’进行不同的干扰信号消除操作。对于用于正交通道（quadraturechannel）的另一干扰信号消除模块606来说，其用以支持多个候选干扰信号消除配置，并依据该控制信号来采用该多个候选干扰信号消除配置的其中之一，其中该多个候选干扰信号消除配置对第一混频输出S1_Q’进行不同的干扰信号消除操作。

由图6可知，干扰信号消除模块605包含一第二混频器电路612、一第三混频器电路614、一频率选择性合并模块616以及多个开关（switch）SW1及SW2，其中多个开关SW1及SW2分别由多个切换控制信号SC1及SC2来控制。第二混频器电路612用以于干扰信号消除模块605采用一第一候选干扰信号消除配置（例如，上述之高频侧干扰信号消除机制）时，依据一第二信号S2_I来产生一第二混频输出S2_I’。第三混频器电路614用以于干扰信号消除模块605采用一第二候选干扰信号消除配置（例如，上述低频侧干扰信号消除机制）时，依据第二信号S2_I来产生一第三混频输出S2_I”。由图6可知，开关SW1决定是否要将本地振荡信号LO_I’供应给第二混频器电路612之中的一混频器单元，以及开关SW2决定是否将本地振荡信号LO_I’供应给第三混频器电路614之中的一混频器单元，因此，当开关SW1被切换控制信号SC1所开启（switched on）时，会开启（enable）第二混频器电路612以执行高频侧干扰信号消除操作，以及当开关SW2被切换控制信号SC2所开启时，会开启第三混频器电路614以执行低频侧干扰信号消除操作，更具体地说，控制信号SC1控制高频侧干扰信号消除操作的开启，而控制信号SC2则是控制低频侧干扰信号消除操作的开启。

于此实施例中，频率选择性合并模块616可由上述频率选择性合并模块106来予以实现、第一混频器电路602可由图4所示的第一混频器单元102及电容元件402来予以实现、第二混频器电路612可由图4所示的第二混频器单元104来予以实现，以及第三混频器电路614可由图5所示的第二混频器单元104及电容元件502来予以实现。第一混频器电路602的混频器单元接收一本地振荡信号LO_I以执行其所指定的降频功能，以及第二混频器电路612及第三混频器电路614之中的每一混频器单元均接收本地振荡信号LO_I’以执行其所指定的降频功能，其中本地振荡信号LO_I作为一同相本地振荡信号（in-phase localoscillation signal），本地振荡信号LO_I及LO_I’具有同一频率，以及本地振荡信号LO_I与LO_I’之间具有一180度相位差。

相似地，干扰信号消除模块606包含一第二混频器电路622、一第三混频器电路624、一频率选择性合并模块626以及多个开关SW3及SW4，其中多个开关SW3及SW4分别由多个切换控制信号SC1及SC2来控制。于此实施例中，第一混频器电路604的混频器单元接收一本地振荡信号LO_Q以执行正常操作（normal operation），以及第二混频器电路622及第三混频器电路624的混频器单元系接收本地振荡信号LO_Q’以执行正常操作。本地振荡信号LO_Q作为一正交本地振荡信号（quadrature local oscillation signal），使得本地振荡信号LO_I及LO_Q具有同一频率，且本地振荡信号LO_I与LO_Q之间具有一90度相位差，此外，本地振荡信号LO_Q及LO_Q’具有同一频率，且本地振荡信号LO_Q与LO_Q’之间具有一180度相位差。由于第一混频器电路604及干扰信号消除模块606的电路配置及功能与第一混频器电路602及干扰信号消除模块605之电路配置及功能相同，故进一步的说明在此便不再赘述。

由图6可知，同相信号输出S_OUT_I来自于同相主路径上的第一混频输出S1_I’，以及正交信号输出S_OUT_Q来自于正交主路径上的第一混频输出S1_Q’。放大器电路607用以处理包含同相信号输出S_OUT_I及正交信号输出S_OUT_Q的多个中频输出（IF output），并包含了两个跨阻抗放大器（transimpedance amplifier，TIA）631及641，其中跨阻抗放大器631及641分别依据同相信号输出S_OUT_I及正交信号输出S_OUT_Q来产生一同相放大器输出SA_I及一正交放大器输出SA_Q，举例来说（但本发明并不局限于此），可使用同相放大器输出SA_I与正交放大器输出SA_Q两者的其中之一来执行干扰信号强度侦测（blocker strength detection），及/或同时使用同相放大器输出SA_I与正交放大器输出SA_Q来执行干扰信号类型侦测（blocker type detection）。

于此实施例中，干扰信号侦测模块608包含一干扰信号强度侦测器（blockerstrength detector）632、一干扰信号类型侦测器（blocker type detector）634，以及一逻辑电路（logic circuit）636。对于干扰信号强度侦测器632来说，其用以侦测所侦测到放入干扰信号的强度/振幅（amplitude），并产生一干扰信号强度侦测结果D1。请参阅图7，图7系为图6所示的干扰信号强度侦测器632的一实作例的示意图。干扰信号强度侦测器632包含一高通滤波器（high-pass filter，HPF）702以及一比较器（comparator）704。高通滤波器702用以依据同相放大器输出SA I来产生一滤波信号（filtered signal）SF，更具体地说，高通滤波器702用以消除低频的想要的信号及干扰信号（即，频带内干扰信号），以使干扰信号强度侦测操作仅会对频带外干扰信号执行。假设频带外干扰信号频率为20MHz，则可利用电阻值为8kΩ的电阻以及电容值为1pF的电容来实现截止频率（cutoff frequency）为20MHz的高通滤波器702，而不太会对电路面积造成影响。

比较器704用以接收滤波信号SA及一预定阈值电平（predeterminedthreshold level）VTH，并将滤波信号SF与预定阈值电平VTH进行比较以产生干扰信号强度侦测结果D1。由于频带外干扰信号的存在会使滤波信号SF具有大的强度/振幅，故比较器704会检查滤波信号SF的强度/振幅是否高于预定阈值电平VTH，并据以产生干扰信号强度侦测结果D1，以指示出频带外干扰信号的强度，举例来说，当干扰信号强度侦测结果D1具有一高逻辑电平（logic highlevel）“1”时，其意味着滤波信号SF的强度/振幅高于预定阈值电平VTH，以及此时应开始一个适当的干扰信号消除机制来减少或消除不想要的频带外干扰信号。当干扰信号强度侦测结果D1具有一低逻辑电平（logic low level）“0”时，其意味着滤波信号SF的强度/振幅低于预定阈值电平VTH，以及此时并不需要致能一干扰信号消除机制。请注意，预定阈值电平VTH应被适当地设定，否则信号品质会因为干扰信号的干扰（blocker interference）而大幅地恶化，举例来说，预定阈值电平VTH可由一低电压值来设定，因而确保每当想要的信号被不想要的信号所干扰时，干扰信号消除机制会被致能。

对于干扰信号类型侦测器634来说，其用以侦测所侦测之干扰信号是否为一高频侧干扰信号（high-side blocker）或一低频侧干扰信号（low-side blocker），并产生一干扰信号类型侦测结果D2，举例来说，干扰信号类型侦测器634可监测一同相信号与一正交信号之间的相位关系来产生干扰信号类型侦测结果D2。请参阅图8，图8为图6所示的干扰信号类型侦测器的一实施例的电路示意图。干扰信号类型侦测器634包含一第一高通滤波器802、一第二高通滤波器804、两个反相器链（inverter chain）803及805，以及一触发器（flip-flop）806，其中反相器链803及805均具有多个反相器（inverter）808。第一高通滤波器802用以依据一同相放大器输出SA_I来产生一同相滤波信号SF_I，第二高通滤波器804用以依据一正交放大器输出SA_Q来产生一正交滤波信号SF_Q，更具体地说，高通滤波器802及804均用以消除低频的想要的信号及干扰信号（亦即，频带内干扰信号），以使干扰信号类型侦测操作仅会对频带外干扰信号执行。假设频带外干扰信号频率为20MHz，则均可利用电阻值为8kΩ的电阻以及电容值为1pF的电容来实现截止频率为20MHz的高通滤波器802及804，而不太会对电路面积造成影响。

触发器806可以是具有一数据输入端（data input port）D、一时钟输入端（clock input port）CLK以及一数据输出端（data output port）Q的一D触发器（D-type flip-flop，DFF），由于D触发器为一数字电路元件（digital circuitelement），设置于高通滤波器802及804之后的反相器808可使同相放大器输出SA_I及正交放大器输出SA_Q于低逻辑电平“0”与高逻辑电平“1”之间均具有全摆幅（full swing）。值得注意的是，实作于反相器链803及805之中的每一反相器链的反相器个数仅供说明的需要，并非用来作为对本发明的限制，此外，反相器链803及805非必要的元件，在前一级电路（例如，放大器电路607）为适当地设定以确保同相放大器输出SA_I及正交放大器输出SA_Q于低逻辑电平与高逻辑电平之间均具有全摆幅的情形下，可省略反相器链803及805。

由图8可知，数据输入端D经由反相器链803来耦接至同相滤波信号SF_I，时钟输入端CLK经由反相器链805来耦接至正交滤波信号SF_Q，以及数据输出端Q用来输出干扰信号类型侦测结果D2，更具体地说，在此实施例中，同相滤波信号SF_I会被正交滤波信号SF_Q取样。当频带外干扰信号为具有正频率干扰信号频率的一高频侧干扰信号时，同相信号的相位会超前正交信号的相位，然而，当频带外干扰信号为具有负频率干扰信号频率的一低频侧干扰信号时，正交信号的相位会超前同相信号的相位。基于以上观察，假若一取样值因为同相信号的相位超前正交信号的相位的缘故而具有高逻辑电平“1”，则干扰信号类型侦测结果D2会由高逻辑电平“1”来设定，以及假若一取样值因为正交信号的相位超前同相信号的相位的缘故而具有低逻辑电平“0”，则干扰信号类型侦测结果D2会由低逻辑电平“0”来设定，因此，干扰信号类型侦测结果D2会指示出频带外干扰信号是否为一高频侧干扰信号或一低频侧干扰信号。

值得注意的是，图8所示的电路配置仅供说明的说明，并非用来作为本发明的限制。于另一实施例中，数据输入端D可配置为经由反相器链805接收正交滤波信号SF_Q、时钟输入端CLK配置为经由反相器链803接收同相滤波信号SF_I，以及数据输出端Q仍用来输出干扰信号类型侦测结果D2，因此，假若一取样值因为同相信号的相位超前正交信号的相位的缘故而具有低逻辑电平“0”，则干扰信号类型侦测结果D2会配置为以低逻辑电平“0”来指示出频带外干扰信号为一高频侧干扰信号，以及假若一取样值因为正交信号的相位超前同相信号的相位的缘故而具有高逻辑电平“1”，干扰信号类型侦测结果D2会配置为以高逻辑电平“1”来指示出频带外干扰信号为一低频侧干扰信号，因此，同样可达到侦测及指示干扰信号类型的目的。

请再参阅图6。逻辑电路636用以接收干扰信号强度侦测结果D1及干扰信号类型侦测结果D2，并依据干扰信号强度侦测结果D1及干扰信号类型侦测结果D2来产生该控制输出（例如，切换控制信号SC1及SC2）。

于一实施例中，当刚开始开启干扰信号侦测模块608时，高频侧干扰信号机制及低频侧干扰信号机制一开始是被关闭（disable）的，也就是说，全部的开关SW1～SW4一开始是被关闭（switched off）的。假若干扰信号强度侦测结果D1指示出所侦测的干扰信号并未具有高于预定阈值电平的强度/振幅，则不管干扰信号类型侦测结果D2为何，逻辑电路636会设定切换控制信号SC1及SC2以使开关SW1～SW4保持关闭。假若干扰信号强度侦测结果D1指示出所侦测的干扰信号具有高于预定阈值电平的强度/振幅，则逻辑电路636会参照干扰信号类型侦测结果D2来决定如何设定切换控制信号SC1及SC2，举例来说，假若信号类型侦测结果干扰D2指示出所侦测的干扰信号为一高频侧干扰信号，则切换控制信号SC2会被设定为使开关SW2及SW4保持关闭，以及切换控制信号SC1会被设定为使开关SW1及SW3开启，如此一来，高频侧干扰信号消除机制便会被致能。假若信号类型侦测结果干扰D2指示出所侦测的干扰信号为一低频侧干扰信号，则切换控制信号SC2会被设定为使开关SW2及SW4开启，以及切换控制信号SC1会被设定为使开关SW1及SW3保持关闭，如此一来，低频侧干扰信号消除机制便随会被开启。

于另一实施例中，当刚开始便开启干扰信号侦测模块608时，低频侧干扰信号机制一开始时也可以是被开启的，也就是说，开关SW2及SW4一开始是被关闭的，而其他开关SW1及SW3一开始是被开启的。由于当干扰信号侦测模块632刚开始侦测所侦测的干扰信号的强度/振幅是否高于一预定阈值电平时，低频侧干扰信号消除机制一开始是开启的，从而一些不想要的信号成分可被预先滤除，因此，相较于上述高频侧干扰信号机制及低频侧干扰信号机制一开始即被关闭的实施例来说，一开始便开启低频侧干扰信号机制的实施例可藉由一较高的电压值来设定该预定阈值电平（例如，VTH），以避免高频侧干扰信号消除机制被轻易地或错误地开启。换言之，干扰信号消除模块605/606的预设设定（default setting）为保持低频侧干扰信号消除机制的启动。低频侧干扰信号消除机制所提供的低频侧干扰信号的频率响应与高频侧干扰信号的频率响应之间的差异小于高频侧干扰信号消除机制所提供的低频侧干扰信号的频率响应与高频侧干扰信号的频率响应之间的差异，因此，由于输入阻抗的变动较小，可藉由预设设定来选择致能低频侧干扰信号消除机制而不会大幅降低无表面声波接收器的性能。

假若干扰信号强度侦测结果D1指示出所侦测的干扰信号并未具有高于预定阈值电平的强度/振幅，则不管干扰信号类型侦测结果D2为何，逻辑电路636会直接设定切换控制信号SC1及SC2以使开关SW2及SW4保持关闭以及开关SW1及SW3开启。假若干扰信号强度侦测结果D1指示出所侦测的干扰信号具有高于预定阈值电平的强度/振幅，则逻辑电路636会参照干扰信号类型侦测结果D2来决定如何设定切换控制信号SC1及SC2，举例来说，假若干扰信号类型侦测结果干扰D2指示出所侦测的干扰信号为一高频侧干扰信号，则切换控制信号SC2会被设定为使开关SW2及SW4关闭，以及切换控制信号SC1会被设定为使开关SW1及SW3开启，如此一来，高频侧干扰信号消除机制便会被致能。假若干扰信号类型侦测结果干扰D2指示出所侦测的干扰信号为一低频侧干扰信号，则切换控制信号SC2会被设定为使开关SW2及SW4保持开启，以及切换控制信号SC1会被设定为使开关SW1及SW3保持关闭，如此一来，低频侧干扰信号消除机制便会被致能。

于图6所示的实施例中，干扰信号侦测模块608依据放大器电路607的输出来运作，然而，以上仅供说明所需。在另一实施例中，干扰信号侦测模块608可被修改为藉由参照用来侦测一干扰信号的特性的其他信号来产生该控制输出，换句话说，只要是用来在不同的干扰信号消除配置之间切换阻抗消除模块的控制信号是来自于一干扰信号的侦测结果，均遵循本发明的发明精神。

其次，除了单端架构（single-ended architecture），本发明所提出的信号处理电路还可应用于差分架构（differential architecture），举例来说，图6所示的信号处理电路600经由适当的修改之后，修改后的信号处理电路600可用于一无表面声波接收器以对正同相路径（positive in-phase path）、负同相路径（negativein-phase path）、正正交路径（positive quadrature path）以及负正交路径（negativequadrature path）执行适当的干扰信号消除操作。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，本领域任何技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视本发明的权利要求书所界定的范围为准。

Claims (27)

1.一种信号处理电路，用以处理一信号输入来产生一信号输出，其特征在于，该信号处理电路包含：

一第一混频器单元，用以接收一第一信号及一第一振荡信号，并将该第一信号与该第一振荡信号加以混频来产生一第一混频输出；

一第二混频器单元，用以接收一第二信号及一第二振荡信号，并将该第二信号与该第二振荡信号加以混频来产生一第二混频输出，其中该第一信号及该第二信号均为该信号输入的一部份，该第一振荡信号及该第二振荡信号具有同一频率但不同的相位；以及

一频率选择性合并模块，用以频率选择性地将该第一混频输出与该第二混频输出加以合并来产生该信号输出。

2.如权利要求1所述的信号处理电路，其特征在于，该第一振荡信号与该第二振荡信号之间具有一180度相位差。

3.如权利要求1所述的信号处理电路，其特征在于，该频率选择性合并模块包含：

一第一电容元件，用以依据该第二混频输出来产生一频率选择性输出；以及

一合并单元，用以将该频率选择性输出与该第一混频输出加以合并来产生该信号输出。

4.如权利要求1所述的信号处理电路，其特征在于，另包含：

一第二电容元件，用以将该第一信号耦接于该第一混频器单元。

5.如权利要求4所述的信号处理电路，其特征在于，

该频率选择性合并模块包含：

一第一电容元件，用以依据该第二混频输出来产生一频率选择性输出；以及

一合并单元，用以将该频率选择性输出与该第一混频输出加以合并来产生该信号输出；

该第一电容元件和第二电容元件的电容值适当地设置如下，以实现完全干扰信号消除：

$Z_{C,\mathrm{RF}}\left(j({\mathrm{\ω}}_{\mathrm{LO}}+{\mathrm{\ω}}_m)\right)\≈Z_{C,\mathrm{RF}}\left({\mathrm{j\ω}}_{\mathrm{LO}}\right)=\frac{2}{{\mathrm{\π}}^2}{Z}_{C,\mathrm{BB}}\left({\mathrm{j\ω}}_m\right)$

其中Z_C,RF表示该第二电容元件的等效阻抗，Z_C，BB表示该第一电容元件的等效阻抗，ω_LO表示该第一振荡信号和第二振荡信号的角频率，ω_m表示该第一振荡信号和第二振荡信号的角频率与干扰信号之间的角频率差。

6.如权利要求4所述的信号处理电路，其特征在于，另包含：

一第三电容元件，用以将该第二信号耦接于该第二混频器单元。

7.如权利要求1所述的信号处理电路，其特征在于，该信号输入为一射频信号。

8.如权利要求7所述的信号处理电路，其特征在于，该射频信号由一无表面声波接收器的射频前端电路所提供。

9.一种信号处理方法，用于处理一信号输入来产生一信号输出，其特征在于，包含：

分流该信号输入以同时得到一第一信号及一第二信号；

对该第一信号执行一第一混频操作以产生一第一混频输出；

对该第二信号执行一第二混频操作以产生一第二混频输出，其中该第一混频操作不同于该第二混频操作，以及该第一混频输出与该第二混频输出具有不同的相位；以及

频率选择性地将该第一混频输出与该第二混频输出加以合并来产生该信号输出。

10.如权利要求9所述的信号处理方法，其特征在于，该第一混频输出与该第二混频输出之间具有一180度相位差。

11.如权利要求9所述的信号处理方法，其特征在于，频率选择性地将该第一混频输出及该第二混频输出加以合并来产生该信号输出的步骤包含：

依据该第二混频输出来产生一频率选择性输出，其中，该第二混频输出中具有一第一频率的第一信号成分允许出现在该频率选择性输出之中、该第二混频输出中具有一第二频率的第二信号成分不被允许出现在该频率选择性输出之中，以及该第一频率不同于该第二频率；以及

将该频率选择性输出与该第一混频输出加以合并来产生该信号输出。

12.如权利要求11所述的信号处理方法，其特征在于，该第一频率高于该第二频率。

13.如权利要求9所述的信号处理方法，其特征在于，该信号输入为一射频信号。

14.如权利要求13所述的信号处理方法，其特征在于，另包含：

从一无表面声波接收器的射频前端电路来接收该射频信号。

15.一种信号处理电路，其特征在于，包含：

一第一混频器电路，用以依据一第一信号来产生一第一混频输出；

一干扰信号侦测模块，用以侦测一干扰信号的特性来产生一控制输出；以及

一干扰信号消除模块，用以支持多个候选干扰信号消除配置，并依据该控制信号来采用该多个候选干扰信号消除配置的其中之一，其中该多个候选干扰信号消除配置分别用来对该第一混频输出执行不同的干扰信号消除操作；

其中，该多个候选干扰信号消除配置包含一第一候选干扰信号消除配置及一第二候选干扰信号消除配置，以及该干扰信号消除模块包含：

一第二混频器电路，用以于该干扰信号消除模块采用该第一候选干扰信号消除配置时，依据一第二信号来产生一第二混频输出；

一第三混频器电路，用以于该干扰信号消除模块采用该第二候选干扰信号消除配置时，依据该第二信号来产生一第三混频输出，其中该第二混频器电路及该第三混频器电路用来执行不同的混频操作，以及该第一信号及该第二信号均为该信号输入的一部份；以及

一频率选择性合并模块，用以频率选择性地将该第一混频输出与该第二混频输出、第三混频输出两者之其一加以合并来产生该信号输出。

16.如权利要求15所述的信号处理电路，其特征在于，该频率选择性合并模块包含：

一第一电容元件，用以依据该第二、第三混频输出两者之其一来产生一频率选择性输出；以及

一合并单元，用以将该频率选择性输出与该第一混频输出加以合并来产生该信号输出；

该第一混频器电路包含：

一第一混频器单元，用以将该第一信号与一第一振荡信号加以混频来产生该第一混频输出；以及

一第二电容元件，用以将该第一信号耦接于该第一混频器单元；

该第二混频器电路包含：

一第二混频器单元，用以直接接收该第二信号，以及于接收到一第二振荡信号时，将该第二信号与该第二振荡信号加以混频来产生该第二混频输出，其中该第一振荡信号及该第二振荡信号具有同一频率但不同的相位；以及

该第三混频器电路包含：

一第三混频器单元，用以于接收到该第二振荡信号时，将该第二信号与该第二振荡信号加以混频来产生该第三混频输出；以及

一第三电容元件，用以将该第二信号耦接于该第三混频器单元。

17.如权利要求16所述的信号处理电路，其特征在于，该第一振荡信号与该第二振荡信号之间具有一180度相位差。

18.如权利要求16所述的信号处理电路，其特征在于，当该干扰信号侦测模块刚开始侦测该干扰信号的特性时，该干扰信号消除模块一开始采用该第二候选干扰信号消除配置。

19.如权利要求15所述的信号处理电路，其特征在于，该干扰信号侦测模块包含：

一干扰信号类型侦测器，用以侦测所侦测的该干扰信号是否为一高频侧干扰信号或一低频侧干扰信号，并产生一干扰信号类型侦测结果，其中该控制输出至少依据该干扰信号类型侦测结果来设定。

20.如权利要求19所述的信号处理电路，其特征在于，该干扰信号类型侦测器监测一同相信号与一正交信号之间的相位关系，并依据所监测的该相位关系来产生该干扰信号类型侦测结果。

21.如权利要求20所述的信号处理电路，其特征在于，另包含：

两个放大器电路，用以依据该第一混频的同相位输出及正交相位输出来产生分别对应的放大器输出，其中该干扰信号类型侦测器所处理的该同相信号及该正交信号两者皆为分别对应的放大器输出。

22.如权利要求20所述的信号处理电路，其特征在于，该干扰信号类型侦测器包含：

一第一高通滤波器，用以依据该同相信号来产生一同相滤波信号；

一第二高通滤波器，用以依据该正交信号来产生一正交滤波信号；以及

一触发器，具有耦接于该同相滤波信号与该正交滤波信号中的一信号的数据输入端、耦接于该同相滤波信号与该正交滤波信号中的另一信号的时钟输入端，以及用来输出该干扰信号类型侦测结果的数据输出端。

23.如权利要求22所述的信号处理电路，其特征在于，该干扰信号类型侦测器包含：

一第一反相器链，耦接于该第一高通滤波器及该触发器之间；以及

一第二反相器链，耦接于该第二高通滤波器与该触发器之间。

24.如权利要求19所述的信号处理电路，其特征在于，该干扰信号侦测模块另包含：

一干扰信号强度侦测器，用以侦测所侦测的该干扰信号的强度，并产生一干扰信号强度侦测结果；以及

一逻辑电路，用以接收该干扰信号强度侦测结果及该干扰信号类型侦测结果，并依据该干扰信号强度侦测结果及该干扰信号类型侦测结果来产生该控制输出。

25.如权利要求24所述的信号处理电路，其特征在于，该干扰信号强度侦测器包含：

一高通滤波器，用以依据一接收信号来产生一滤波信号；以及

一比较器，用以接收该滤波信号及一预定阈值电平，并将该滤波信号与该预定阈值电平进行比较以产生该干扰信号强度侦测结果；

以及该信号处理电路另包含：

一放大器电路，用以依据该第一混频输出来产生一放大器输出，其中该干扰信号强度侦测器的接收信号为该放大器输出。

26.如权利要求24所述的信号处理电路，其特征在于，该逻辑电路依据该干扰信号强度侦测结果来确定是否开启该干扰信号消除模块，以及依据该干扰信号类型侦测结果来确定该干扰信号消除模块是采用一第一候选干扰信号消除配置或者一第二候选干扰信号消除配置。

27.如权利要求15所述的信号处理电路，其特征在于，该第一信号来自于一无表面声波接收器的射频前端电路所提供的一射频信号。