CN102915279B

CN102915279B - 分布式缓存芯片组中的数据缓存器的地址分配方法

Info

Publication number: CN102915279B
Application number: CN201110221491.9A
Authority: CN
Inventors: 楚怀湘; 马青江
Original assignee: Acrospeed Inc
Current assignee: Lanqi Technology Co., Ltd.
Priority date: 2011-08-03
Filing date: 2011-08-03
Publication date: 2015-05-13
Anticipated expiration: 2031-08-03
Also published as: CN102915279A; WO2013016893A1

Abstract

本发明涉及一种分布式缓存芯片组中的数据缓存器的地址分配方法，主要是由存储控制器通过命令/地址信道通知中心缓存器地址分配开始，接着中心缓存器通过数据控制信道通知所有的数据缓存器准备由各自的数据信道接收地址参数，于是每个数据缓存器由各自的数据信道从存储控制器接收自己的地址参数并锁存，由此，以避免现有技术中需要在各个数据缓存器中额外配置若干地址管脚，以分配各自的地址参数，而影响数据缓存器与整个分布式缓存芯片组尺寸的精简的弊端。

Description

分布式缓存芯片组中的数据缓存器的地址分配方法

技术领域

本发明涉及一种数据缓存器的地址分配技术，尤指一种应用在分布式缓存芯片组(Distributed Buffer Chipset)中的数据缓存器的地址分配方法。

背景技术

当今的计算机系统对内存(通常是SDRAM)容量的需求越来越高，更多的内存意味着更大的负载和降低的信号完整性，内存容量因此受限。为了提高系统内存容量，即设计出低负载双列直插内存组(Load Reduced DIMM，LRDIMM)，它在存储控制器(Memory Controller)和内存(如SDRAM)之间插入缓存器(Buffer)缓存所有的信息，包括命令、地址和数据，由存储控制器驱动若干缓存器，再由每个缓存器驱动若干内存，于是内存容量得到了提升。

目前，LRDIMM的缓存器不一定是单颗芯片，也有的是由多颗芯片组成的分布式缓存芯片组，分布式缓存芯片组包括一个中心缓存器(Central Buffer)和若干个数据缓存器(DataBuffer)，中心缓存器缓存命令和地址，并控制数据缓存器，数据缓存器缓存数据。为方便中心缓存器正确识别和控制对应的数据缓存器，每一个数据缓存器需要有单独的地址。现有给数据缓存器分配地址参数的做法是为每个数据缓存器额外配置专门的地址管脚来分配地址，N个管脚可以分配2^N个地址，管脚的数量N根据该分布式缓存芯片组所包含的数据缓存器的数量M来决定，即取N满足这个2^N≥M不等式的最小整数值，例如M＝9时，则N为4。

上述地址管脚的配置，无疑是增加芯片的整体尺寸，亦影响整个分布式缓存芯片组的尺寸。但是，为增强市场竞争力，现有计算机均是以轻薄短小为最终目标，如此，则配置在计算机中的分布式缓存芯片组也必然朝该方向发展，导致封装在该分布式缓存芯片组中的数据缓存器的管脚资源亦有限。在此形势下，有必要提出一种分布式缓存芯片组中的数据缓存器的地址分配方法，以解决地址管脚的额外配置问题，俾使分布式缓存芯片组的设计符合业界发展的趋势。

发明内容

鉴于上述现有技术的缺点，本发明目的在于提供一种分布式缓存芯片组中的数据缓存器的地址分配方法，以避免地址管脚的额外配置，进而利于数据缓存器尺寸与整个分布式缓存芯片组尺寸的精简化。

为达到上述目的，本发明所提供的分布式缓存芯片组中的数据缓存器的地址分配方法，其应用在由存储控制器控制的分布式缓存芯片组中，该分布式缓存芯片组至少包括通过一个命令/地址信道与该存储控制器连接的中心缓存器、以及通过各自的数据信道分别与该存储控制器连接的多个数据缓存器，且各个数据缓存器共用一个数据控制信道与该中心缓存器连接，其特征在于，该分布式缓存芯片组中的数据缓存器的地址分配方法包括：1)于该存储控制器端，通过命令/地址信道向中心缓存器发送一个地址分配开始信号，且通过所述多个数据信道向各个对应的数据缓存器发送各自的地址参数；2)于该中心缓存器端，通过该数据控制信道将所接收的地址分配开始信号发送予所有数据缓存器，以通知所有数据缓存器准备由各自的数据信道接收地址参数；以及3)于各个数据缓存器端，每个数据缓存器通过各自的数据信道，对应接收该地址参数，并予以锁存。其中，该地址参数由特定数量个地址配置值组成，且各该地址配置值为二进制数，而特定数量的计算公式如下：取N满足这个2^N≥M不等式的最小整数值，其中，N为特定数量，M为该分布式缓存芯片组的数据缓存器的数量。

在本发明的分布式缓存芯片组中的数据缓存器的地址分配方法的一个实施例中，上述步骤1)进一步包括：1-1)于该存储控制器端，预设约定时间以及特定数量；以及1-2)于该存储控制器端，通过命令/地址信道向中心缓存器发送一个地址分配开始信号，同时，计时清零，并开始计时，且通过该多个数据信道向各个对应的数据缓存器发送各自的地址配置值，并令各该数据信道在计时达到所预设的约定时间之前维持对应的地址配置值的发送状态。上述步骤3)进一步包括：3-1)于各个数据缓存器端，每个数据缓存器通过各自的数据信道对应接收该地址配置值，并予以锁存；3-2)于该存储控制器端，当计时达到所预设的约定时间时，停止地址配置值的发送，并将所预设的特定数量减1，且判断减1处理后的特定数量是否为零，若是，则进至步骤3-3)，若否，则返回至步骤1-2)；以及3-3)于各个数据缓存器端，按锁存的地址配置值的先后次序，以最先锁存的地址配置值为最低位，最后锁存的地址配置值为最高位，依次排列而得到各自的地址参数，并结束分配过程。

其中，该约定时间是以确保数据缓存器有足够的时间在接收到地址分配开始信号后接收并锁存其地址配置值而设定的。

在本实施例中，该数据信道具有多根信号线，分别连接其对应的数据缓存器的对应数量个数据管脚。

优选地，上述步骤1-1)进一步包括：由该数据信道的所有信号线中的任一根信号线发送地址配置值。上述步骤3-1)进一步包括：于各数据缓存器端，一旦该数据缓存器端的某一个数据管脚接收到该地址配置值，即将该地址配置值予以锁存。

或者，上述步骤1-1)也可是进一步包括：约定数据缓存器的某一个数据管脚接收该地址配置值，并由该数据信道的所有信号线全部发送相同的地址配置值，以确保数据缓存器中所约定的数据管脚接收到地址配置值。

在本发明的分布式缓存芯片组中的数据缓存器的地址分配方法的另一个实施例中，上述步骤1)进一步包括：1-a)于该存储控制器端，预设特定数量；以及1-b)于该存储控制器端，通过命令/地址信道向中心缓存器发送一个地址分配开始信号，且通过所述多个数据信道向各个对应的数据缓存器发送各自的地址配置值，并令各该数据信道维持对应的地址配置值的发送状态。上述步骤3)进一步包括：3-a)于各个数据缓存器端，每个数据缓存器通过各自的数据信道对应接收该地址配置值，并予以锁存，且向该存储控制器发送锁存完成通知信号；3-b)于该存储控制器端，当接收到所有数据缓存器所发送的锁存完成通知信号后，停止地址配置值的发送，并将所预设的特定数量减1，且判断减1处理后的特定数量是否为零，若是，则进至步骤3-c)，若否，则返回至步骤1-b)；以及3-c)于各个数据缓存器端，按锁存的地址配置值的先后次序，以最先锁存的地址配置值为最低位，最后锁存的地址配置值为最高位，依次排列而得到各自的地址参数，并结束分配过程。其中，该数据信道具有多根信号线，分别连接其对应的数据缓存器的对应数量个数据管脚。优选地，上述步骤1-a)进一步包括：由该数据信道的所有信号线中的任一根信号线发送地址配置值。上述步骤3-a)进一步包括：于各数据缓存器端，一旦该数据缓存器端的某一个数据管脚接收到该地址配置值，即将该地址配置值予以锁存。或者，上述步骤1-a)也可是进一步包括：约定数据缓存器的某一个数据管脚接收该地址配置值，并由该数据信道的所有信号线全部发送相同的地址配置值，以确保数据缓存器中所约定的数据管脚接收到地址配置值。

在本发明的分布式缓存芯片组中的数据缓存器的地址分配方法的再一个实施例中，该数据信道具有多根信号线，分别连接其对应的数据缓存器的对应数量个数据管脚，且上述步骤1)进一步包括：于该存储控制器端，将地址参数的所有地址配置值按一定的排列次序，由每个数据信道中所述特定数量根信号线以一根信号线对应一个地址配置值的方式分别同时发送至数据缓存器。上述3)进一步包括：于各个数据缓存器端，每个数据缓存器通过各自的数据信道对应的数据管脚，对应接收该地址配置值，并按所述排列次序依次将所接收的地址配置值予以锁存，而最终得到各自的地址参数。

以下结合上述技术方案，说明本发明的有益技术效果。相比于现有技术，本发明主要是预先利用存储控制器通过命令/地址信道通知中心缓存器地址分配开始，接着中心缓存器通过共用的数据控制信道通知所有的数据缓存器准备由各自的数据信道接收地址参数，于是每一个数据缓存器通过各自的数据信道从存储控制器接收自己的地址参数并锁存，进而避免现有技术中需要在各个数据缓存器中额外配置若干地址管脚，以分配各自的地址参数，而影响数据缓存器尺寸与整个分布式缓存芯片组尺寸的精简的弊端。

附图说明

图1为本发明的分布式缓存芯片组中的数据缓存器的地址分配方法的操作流程示意图。

图2为由存储控制器控制的分布式缓存芯片组的一实施例的结构示意图。

图3为本发明的分布式缓存芯片组中的数据缓存器的地址分配方法的第一具体实施例的操作流程示意图。

图4为本发明的分布式缓存芯片组中的数据缓存器的地址分配方法的第二具体实施例的操作流程示意图。

图5为本发明的分布式缓存芯片组中的数据缓存器的地址分配方法的第三具体实施例的操作流程示意图。

【主要元件符号说明】

1 存储控制器

2 分布式缓存芯片组

20 中心缓存器

22 数据缓存器

CA 命令/地址信道

DQ[0:7]、DQ[8:15]、DQ[16:23]、数据信道

DQ[24:31]、DQ[32:39]、DQ[40:47]、

DQ[48:55]、DQ[56:63]、DQ[64:71]

DQCTL 数据控制信道

S10～S30、S100～S106、步骤

S100’～S106’、S10’～S30’

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，所属领域的普通技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明亦可通过其他不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图1是本发明的分布式缓存芯片组中的数据缓存器的地址分配方法的操作流程示意图。以下配合图2详细说明本发明的分布式缓存芯片组中的数据缓存器的地址分配方法的具体操作步骤。

如图2所示，本发明的分布式缓存芯片组中的数据缓存器的地址分配方法是应用在由存储控制器1控制的分布式缓存芯片组2中，该分布式缓存芯片组2(不包括SDRAM)至少包括通过一个命令/地址信道(CA)与该存储控制器1连接的中心缓存器20、以及通过各自独立的数据信道(分别是DQ[0:7]、DQ[8:15]、DQ[16:23]、DQ[24:31]、DQ[32:39]、DQ[40:47]、DQ[48:55]、DQ[56:63]、DQ[64:71])分别与该存储控制器1连接的多个数据缓存器22，且各个数据缓存器22共用一个数据控制信道(DQCTL)与该中心缓存器20连接。

首先执行步骤S10，于存储控制器1端，通过命令/地址信道(CA)向中心缓存器20发送一个地址分配开始信号，且通过多个数据信道向各个对应的数据缓存器20发送各自的地址参数。其中，该地址参数由特定数量个地址配置值组成，且各该地址配置值为二进制数，而该特定数量的计算公式如下：取N满足这个2^N≥M不等式的最小整数值，其中，N为特定数量，M为该分布式缓存芯片组的数据缓存器22的数量。接着，进行步骤S20。

在步骤S20中，于中心缓存器20端，通过数据控制信道(DQCTL)将所接收的地址分配开始信号发送予所有数据缓存器22，以通知所有数据缓存器22准备由各自的数据信道接收地址参数。接着，进行步骤S30。

在步骤S30中，于各个数据缓存器22端，每个数据缓存器22通过各自的数据信道，对应接收地址参数，并予以锁存。

以下分几个具体实施例里来进一步说明本发明的分布式缓存芯片组中的数据缓存器的地址分配方法的操作步骤。

第一实施例

优选地，请参阅图3，是显示本发明的分布式缓存芯片组中的数据缓存器的地址分配方法的第一实施例的操作流程示意图。以下配合图2详细说明本发明的分布式缓存芯片组中的数据缓存器的地址分配方法的具体操作步骤。

首先执行步骤S100，于存储控制器1端，预设约定时间以及特定数量。其中，该约定时间是以确保数据缓存器22有足够的时间在接收到地址分配开始信号后接收并锁存其地址配置值而设定的。接着，进行步骤S101。

在步骤S101中，于存储控制器1端，通过命令/地址信道(CA)向中心缓存器20发送一个地址分配开始信号，同时，计时清零，并开始计时，且通过该多个数据信道(分别是DQ[0:7]、DQ[8:15]、DQ[16:23]、DQ[24:31]、DQ[32:39]、DQ[40:47]、DQ[48:55]、DQ[56:63]、DQ[64:71])向各个对应的数据缓存器22发送各自的地址配置值，并令各该数据信道在计时达到所预设的约定时间之前维持对应的地址配置值的发送状态。接着，进行步骤S102。

在步骤S102中，于中心缓存器20端，通过数据控制信道(DQCTL)将所接收的地址分配开始信号发送予所有数据缓存器22，以通知所有数据缓存器22准备由各自的数据信道接收地址配置值。接着，进行步骤S103。

在步骤S103中，于各个数据缓存器22端，每个数据缓存器22对应接收地址配置值，并予以锁存。接着，进行步骤S104。

在步骤S104中，于存储控制器1端，当计时达到所预设的约定时间时，停止地址配置值的发送，并将所预设的特定数量减1。接着，进行步骤S105。

在步骤S105中，判断减1处理后的特定数量是否为零，若是，则进至步骤S106，若否，则返回至步骤S101。

在步骤S106中，于各个数据缓存器端，按锁存的地址配置值的先后次序，以最先锁存的地址配置值为最低位，最后锁存的地址配置值为最高位，依次排列而得到各自的地址参数，并结束分配过程。

在本实施例中，该数据信道具有多根信号线，分别连接其对应的数据缓存器的对应数量个数据管脚，在本实施例中，是以数据信道具有8根信号线(但不以此为限，在其他实施例中，也可是4根或11根等)为例做说明，则在上述步骤S101中，于存储器控制器1端，是由各个数据信道的8根信号线中的任一根信号线发送地址配置值，如此，在上述步骤S103中，于各个数据缓存器22端，一旦各个数据缓存器22端的某一个数据管脚接收到地址配置值，即将该地址配置值予以锁存，亦即，本实施例中，不限定由数据信道的8根信号线中的哪一根信号线负责发送地址配置值，只要确保8根信号线中有一根参与地址配置值的发送即可。

但是，关于数据信号线发送的方式并非以如上实施例所述为限，在其他实施例中，亦可是约定数据缓存器22的某一个数据管脚(如DQ0)接收该地址配置值，如此，因考虑到分布式缓存芯片组和计算机主板有不同的类型，实际的连接关系可能会有交错或互换，不一定是8根信号线(DQ[0]～DQ[7])与8个数据管脚(DQ0～DQ7)按序号一一对接，即信号线DQ[0]连接数据管脚DQ0，信号线DQ[1]连接数据管脚DQ1，……，因此，为确保所约定的数据管脚DQ0能接收到地址配置值，则在上述步骤S101中，数据信道的8根信号线全部发送相同的地址配置值，如此，即使数据管脚DQ0所连接的不是信号线DQ[0]，而是信号线DQ[1]至DQ[7]中的任一个，数据管脚DQ0都能接收到所要的地址配置值。

为更详尽了解应用本实施例的分布式缓存芯片组中的数据缓存器的地址分配方法如何在不需要额外配置地址管脚的前提下，实现对多个数据缓存器的地址分配，以下以数据缓存器数量为9个，数据信道由8根信号线组成，且约定每个数据缓存器的数据信道中的第一个数据管脚DQ0、DQ8、DQ16、DQ24、DQ32、DQ40、DQ48、DQ56、DQ64(如图2所示)作为地址配置值的接收端口为例进行说明。9个数据缓存器需要4位二进制地址(2⁴＞9)，此时将地址参数记作CHIPID[3:0]，如此，则在存储控制器端即预设特定数量为4。首先，于存储控制器端，通过命令/地址信道向中心缓存器发送一个地址分配开始信号并告知现在配置CHIPID[0]，同时，计时清零，并开始计时，且通过该多个数据信道的8根信号线向各个对应的数据缓存器全部发送相同的二进制地址配置值CHIPID[0]来保证数据缓存器的第一个数据管脚会接收到该值，并令各该数据信道在计时达到所预设的约定时间之前维持对应的地址配置值CHIPID[0]的发送状态；接着，于中心缓存器端，通过数据控制信道(DQCTL)将所接收的地址分配开始信号发送予所有数据缓存器，以通知所有数据缓存器准备由各自的数据信道接收地址配置值CHIPID[0]，则各个数据缓存器通过各自第一个数据管脚对应接收地址配置值CHIPID[0]，并予以锁存；然后，于存储控制器端，当计时达到所预设的约定时间时，停止地址配置值CHIPID[0]的发送，并将所预设的特定数量减1，之后，判断减1处理后的特定数量是否为零，若否，则重复上述步骤依次配置地址配置值CHIPID[1]、CHIPID[2]与CHIPID[3]，直至减1处理后的特定数量为零，各个数据缓存器即得到CHIPID[0]至CHIPID[3]的4位二进制地址配置值，按锁存的地址配置值的先后次序，以最先锁存的地址配置值CHIPID[0]为最低位，最后锁存的地址配置值CHIPID[3]为最高位，依次排列而得到各自的地址参数，即按CHIPID[3]、CHIPID[2]、CHIPID[1]与CHIPID[0]排列，例如，应用上述步骤，第8个数据缓存器所锁存的地址配置值先后为CHIPID[0]＝0、CHIPID[1]＝0、CHIPID[2]＝0、CHIPID[3]＝1，则其对应的地址参数即为二进制数1000。如此，应用本发明，即可在节省地址管脚的配置的前提下，顺利完成整个分布式缓存芯片组中所有数据缓存器的地址分配。

此处须予以说明的是，前述实施例以数据缓存器数量为9个，数据信道由8根信号线组成为例作说明，但不以此为限，在下列实施例中，亦可以数据缓存器数量为18个，数据信道由4根信号线组成，且约定每个数据缓存器的数据信道中的第二个数据管脚作为地址配置值的接收端口为例进行说明。18个数据缓存器需要5位二进制地址(2⁵＞18)，此时将地址参数记作CHIPID[4:0]，如此，则在存储控制器端即预设特定数量为5。首先，于存储控制器端，通过命令/地址信道向中心缓存器发送一个地址分配开始信号并告知现在配置CHIPID[0]，同时，计时清零，并开始计时，且通过该多个数据信道的4根信号线向各个对应的数据缓存器全部发送相同的二进制地址配置值CHIPID[0]来保证数据缓存器的第二个数据管脚会接收到该值，并令各该数据信道在计时达到所预设的约定时间之前维持对应的地址配置值CHIPID[0]的发送状态；接着，于中心缓存器端，通过数据控制信道(DQCTL)将所接收的地址分配开始信号发送予所有数据缓存器，以通知所有数据缓存器准备由各自的数据信道接收地址配置值CHIPID[0]，则各个数据缓存器通过各自第二个数据管脚对应接收地址配置值CHIPID[0]，并予以锁存；然后，于存储控制器端，当计时达到所预设的约定时间时，停止地址配置值CHIPID[0]的发送，并将所预设的特定数量减1，之后，判断减1处理后的特定数量是否为零，若否，则重复上述步骤依次配置地址配置值CHIPID[1]、CHIPID[2]、CHIPID[3]与CHIPID[4]，直至减1处理后的特定数量为零，各个数据缓存器即得到CHIPID[0]至CHIPID[4]的5位二进制地址配置值，按锁存的地址配置值的先后次序，以最先锁存的地址配置值CHIPID[0]为最低位，最后锁存的地址配置值CHIPID[4]为最高位，依次排列而得到各自的地址参数，即按CHIPID[4]、CHIPID[3]、CHIPID[2]、CHIPID[1]与CHIPID[0]排列，例如，应用上述步骤，第18个数据缓存器所锁存的地址配置值先后为CHIPID[0]＝0、CHIPID[1]＝1、CHIPID[2]＝0、CHIPID[3]＝0、CHIPID[4]＝1，则其对应的地址参数即为二进制数10010。如此，应用本发明，即可在节省地址管脚的配置的前提下，顺利完成整个分布式缓存芯片组中所有数据缓存器的地址分配。

第二实施例

请参阅图4，是为显示本发明的分布式缓存芯片组中的数据缓存器的地址分配方法的第二实施例的操作流程示意图，其中，与前述实施例的分布式缓存芯片组中的数据缓存器的地址分配方法(如图3所示)相同或近似的步骤是以相同或近似的符号表示，并省略详细的叙述，以使本案的说明更清楚易懂。

第二实施例的分布式缓存芯片组中的数据缓存器的地址分配方法与第一实施例的分布式缓存芯片组中的数据缓存器的地址分配方法最大不同之处在于，第一实施例的分布式缓存芯片组中的数据缓存器的地址分配方法是在存储控制器端，地址配置值的每次发送状态均保留一个约定时间，以确保数据缓存器有足够的时间在接收到地址分配开始信号后接收并锁存其地址配置值(如图3所示的步骤S100、S101以及S104)；而第二实施例的分布式缓存芯片组中的数据缓存器的地址分配方法则不采用约定时间的做法，而是以数据缓存器发送通知信号的方式告知存储器停止前一个地址配置值的发送，开始新的地址配置值发送操作，具体而言，如图4所示，在步骤S100’中，于存储控制器端，只预设特定数量，不预设约定时间，然后，在步骤S101’中，通过命令/地址信道向中心缓存器发送一个地址分配开始信号，且通过多个数据信道向各个对应的数据缓存器发送各自的地址配置值，并令各该数据信道维持对应的地址配置值的发送状态，接着，在步骤S102’中执行同第一实施例的步骤S102同样的操作，告知所有数据缓存器通过各自数据信道接收地址配置值的动作，之后，在步骤S103’中，在各个数据缓存器对应接收并锁存地址配置值之后，向存储控制器发送锁存完成通知信号；则在步骤S104’中，于存储控制器端，当接收到所有数据缓存器所发送的锁存完成通知信号后，停止地址配置值的发送，并将所预设的特定数量减1，后续则采用与第一实施例(如图3所示的步骤S105以及S106)相同的处理方式以进一步判断减1处理后的特定数量是否为零，若是，则按锁存的地址配置值的先后次序，以最先锁存的地址配置值为最低位，最后锁存的地址配置值为最高位，依次排列而得到各自的地址参数，若否，则重复上述步骤继续下一个地址配置值的分配。

第三实施例

请参阅图5，是为显示本发明的分布式缓存芯片组中的数据缓存器的地址分配方法的第三实施例的操作流程示意图，其中，与前述实施例的分布式缓存芯片组中的数据缓存器的地址分配方法(如图3以及图4所示)相同或近似的步骤是以相同或近似的符号表示，并省略详细的叙述，以使本案的说明更清楚易懂。

第三实施例的分布式缓存芯片组中的数据缓存器的地址分配方法与第一实施例的分布式缓存芯片组中的数据缓存器的地址分配方法以及第二实施例的分布式缓存芯片组中的数据缓存器的地址分配方法最大不同之处在于，第一实施例以及第二实施例的分布式缓存芯片组中的数据缓存器的地址分配方法均是以特定数量作为循环次数分配地址，每次只分配一个地址配置值予所有数据缓存器；而第三实施例的分布式缓存芯片组中的数据缓存器的地址分配方法则是一次性将地址参数的所有地址配置值通过数据信道发送给各个数据缓存器，不做循环发送动作，数据信道中的每根信号线对应发送一个地址配置值，具体而言，如图5所示，即在步骤S10’中，于存储控制器端，通过命令/地址信道向中心缓存器发送一个地址分配开始信号，且将地址参数的所有地址配置值按一定的排列次序，由每个数据信道中所述特定数量根信号线以一根信号线对应一个地址配置值的方式分别同时发送至数据缓存器，然后执行步骤S20’，于中心缓存器端，通过数据控制信道将所接收的地址分配开始信号发送予所有数据缓存器，以通知所有数据缓存器准备由各自的数据信道接收地址配置值，最后执行步骤S30’，于各个数据缓存器端，每个数据缓存器通过各自的数据信道对应的数据管脚，对应接收所述地址配置值，并按所述排列次序依次将所接收的地址配置值予以锁存，而最终得到各自的地址参数。

综上所述，本发明主要是预先利用存储控制器通过命令/地址信道通知中心缓存器地址分配开始，接着中心缓存器通过共用的数据控制信道通知所有的数据缓存器准备由各自的数据信道接收地址参数，于是每一个数据缓存器通过各自的数据信道从存储控制器接收自己的地址参数并锁存，如此，即可在省却地址管脚的前提下，完成所有数据缓存器的地址分配，有利于数据缓存器的尺寸，乃至整个分布式缓存芯片组的尺寸的精简。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。因此，本发明的权利保护范围，应如所附的权利要求书的范围所列。

Claims

1.一种分布式缓存芯片组中的数据缓存器的地址分配方法，其应用在由存储控制器控制的分布式缓存芯片组中，所述分布式缓存芯片组至少包括通过一个命令/地址信道与所述存储控制器连接的中心缓存器、以及通过各自的数据信道分别与所述存储控制器连接的多个数据缓存器，且各个数据缓存器共用一个数据控制信道与所述中心缓存器连接，其特征在于，所述分布式缓存芯片组中的数据缓存器的地址分配方法包括：

步骤1)于存储控制器端，通过命令/地址信道向中心缓存器发送一个地址分配开始信号，且通过所述多个数据信道向各个对应的数据缓存器发送各自的地址参数；

步骤2)于中心缓存器端，通过所述数据控制信道将所接收的地址分配开始信号发送予所有数据缓存器，以通知所有数据缓存器准备由各自的数据信道接收地址参数；以及

步骤3)于各个数据缓存器端，每个数据缓存器通过各自的数据信道，对应接收所述地址参数，并予以锁存。

2.根据权利要求1所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述地址参数由特定数量个地址配置值组成，且所述地址配置值为二进制位。

3.根据权利要求2所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述特定数量的计算公式如下：取N满足这个2^N≥M不等式的最小整数值，其中，N为特定数量，M为所述分布式缓存芯片组的数据缓存器的数量。

4.根据权利要求3所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述步骤1)进一步包括：

步骤1-1)于所述存储控制器端，预设约定时间以及特定数量；以及

步骤1-2)于所述存储控制器端，通过命令/地址信道向中心缓存器发送一个地址分配开始信号，同时，计时清零，并开始计时，且通过所述多个数据信道向各个对应的数据缓存器发送各自的地址配置值，并令各该数据信道在计时达到所预设的约定时间之前维持对应的地址配置值的发送状态。

5.根据权利要求4所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述步骤3)进一步包括：

步骤3-1)于各个数据缓存器端，每个数据缓存器通过各自的数据信道对应接收所述地址配置值，并予以锁存；

步骤3-2)于所述存储控制器端，当计时达到所预设的约定时间时，停止地址配置值的发送，并将所预设的特定数量减1，且判断减1处理后的特定数量是否为零，若是，则进至步骤3-3)，若否，则返回至步骤1-2)；以及

步骤3-3)于各个数据缓存器端，按锁存的地址配置值的先后次序，以最先锁存的地址配置值为最低位，最后锁存的地址配置值为最高位，依次排列而得到各自的地址参数，并结束分配过程。

6.根据权利要求5所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述约定时间是以确保数据缓存器有足够的时间在接收到地址分配开始信号后接收并锁存其地址配置值而设定的。

7.根据权利要求5所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述数据信道具有多根信号线，分别连接其对应的数据缓存器的对应数量个数据管脚。

8.根据权利要求7所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述步骤1-1)进一步包括：由所述数据信道的所有信号线中的任一根信号线发送地址配置值。

9.根据权利要求8所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述步骤3-1)进一步包括：于各数据缓存器端，一旦所述数据缓存器端的某一个数据管脚接收到所述地址配置值，即将所述地址配置值予以锁存。

10.根据权利要求7所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述步骤1-1)进一步包括：约定数据缓存器的某一个数据管脚接收所述地址配置值，并由所述数据信道的所有信号线全部发送相同的地址配置值，以确保数据缓存器中所约定的数据管脚接收到地址配置值。

11.根据权利要求3所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述步骤1)进一步包括：

步骤1-a)于所述存储控制器端，预设特定数量；以及

步骤1-b)于所述存储控制器端，通过命令/地址信道向中心缓存器发送一个地址分配开始信号，且通过所述多个数据信道向各个对应的数据缓存器发送各自的地址配置值，并令各该数据信道维持对应的地址配置值的发送状态。

12.根据权利要求11所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述步骤3)进一步包括：

步骤3-a)于各个数据缓存器端，每个数据缓存器通过各自的数据信道对应接收所述地址配置值，并予以锁存，且向所述存储控制器发送锁存完成通知信号；

步骤3-b)于所述存储控制器端，当接收到所有数据缓存器所发送的锁存完成通知信号后，停止地址配置值的发送，并将所预设的特定数量减1，且判断减1处理后的特定数量是否为零，若是，则进至步骤3-c)，若否，则返回至步骤1-b)；以及

步骤3-c)于各个数据缓存器端，按锁存的地址配置值的先后次序，以最先锁存的地址配置值为最低位，最后锁存的地址配置值为最高位，依次排列而得到各自的地址参数，并结束分配过程。

13.根据权利要求12所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述数据信道具有多根信号线，分别连接其对应的数据缓存器的对应数量个数据管脚。

14.根据权利要求13所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述步骤1-a)进一步包括：由所述数据信道的所有信号线中的任一根信号线发送地址配置值。

15.根据权利要求14所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述步骤3-a)进一步包括：于各数据缓存器端，一旦所述数据缓存器端的某一个数据管脚接收到所述地址配置值，即将所述地址配置值予以锁存。

16.根据权利要求13所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述步骤1-a)进一步包括：约定数据缓存器的某一个数据管脚接收所述地址配置值，并由所述数据信道的所有信号线全部发送相同的地址配置值，以确保数据缓存器中所约定的数据管脚接收到地址配置值。

17.根据权利要求3所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述数据信道具有多根信号线，分别连接其对应的数据缓存器的对应数量个数据管脚。

18.根据权利要求17所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述步骤1)进一步包括：于所述存储控制器端，将地址参数的所有地址配置值按一定的排列次序，由每个数据信道中所述特定数量根信号线以一根信号线对应一个地址配置值的方式分别同时发送至数据缓存器。

19.根据权利要求18所述的分布式缓存芯片组中的数据缓存器的地址分配方法，其特征在于，所述步骤3)进一步包括：于各个数据缓存器端，每个数据缓存器通过各自的数据信道对应的数据管脚，对应接收所述地址配置值，并按所述排列次序依次将所接收的地址配置值予以锁存，而最终得到各自的地址参数。