CN102904649A - 系统处理器和系统处理器接收完整数据帧的方法 - Google Patents

Abstract

一种系统处理器和系统处理器接收完整数据帧的方法。所述系统处理器包括：脉宽调制输入模块，将接收的数字波形的多个方波周期中的一个转换成以时钟频率为单位的计数值；处理器逻辑运算单元，根据预定的对应关系确定脉宽调制输入模块转换的计数值所对应的位元。通过采用本发明的系统处理器，可以降低路侧单元或车载单元的成本。

Description

系统处理器和系统处理器接收完整数据帧的方法

技术领域

本发明属于智能交通系统(Intelligent Transportation System，简称ITS)领域，更具体地讲，涉及一种不停车收费(ETC)系统中的路侧单元(RSU)或车载单元(OBU)中的系统处理器以及系统处理器接收完整数据帧的方法。

背景技术

RSU通常安装在高速公路收费站作为路侧基站使用。这种装置由高增益定向束控读写天线和射频控制器组成，可以完成对信号和数据的收发、调制解调、编码解码、加密解密等功能。

OBU是安装在车辆上，用来和路边架设的RSU设备进行通讯的微波设备。目前我国应用的是双片式电子标签，这种设备增加一个智能卡读写器的功能，可以插一张带有电子钱包或者储值帐户的智能卡，从卡上进行扣费交易。

图1中示出目前的ETC中的RSU或OBU接收信号过程的示意图。如图1所示，RSU或OBU中的接收天线阵列101接收外部5.8G的射频模拟信号，随后接收天线阵列101将接收到的射频模拟信号发送给RF前端模块102。RF前端模块102在接收到射频模拟信号之后，将该射频模拟信号转换为数字信号。该数字信号的格式在图4中示出。

图4是显示数字信号的方波周期以及与方波周期对应的位元的示意图。如图4所示，该数字信号包括高电平和低电平。随后，RF前端模块102将转换后的数字信号发送给系统处理器103，由系统处理器103通过相应的解码技术将该数字信号解码为相应的数据位元。

目前ETC系统使用的解码技术多为基于单片机的中断触发和定时器计数的方式。图2是示出路侧单元(RSU)或车载单元(OBU)中的系统处理器103的结构的示意图。如图2所示，系统处理器103包括计时器201、中断控制器202和处理器逻辑运算单元203。例如，中断控制器202感测到接收的数字信号从高电平变为低电平时，产生一次中断，并将中断发送给处理器逻辑运算单元203，此时处理器逻辑运算单元203将该中断发送给计时器201以命令计时器开始计时。随后，在中断控制器202感测到接收的数字信号从低电平变为高电平时，中断控制器202产生又一次中断，并将中断发送给处理器逻辑运算单元203，此时处理器逻辑运算单元203将该中断发送给计时器201以命令计时器重新计时，并将这两次中断之间的计数值发送给处理器逻辑运算单元202。此外，计时器201还需要计算两次计数值之间的差值，并将该差值发送给处理器逻辑运算单元202。

例如，如图4所示，计数器201的第一次计数值为10μs，第二次的计数值为10μs，两次计数值之差为0，因此，处理器逻辑运算单元202可判断该位元表示前导码。而当第一次计数值为4μs，第二次计数值为3μs时，两次计数值之差为-1μs，因此，处理器逻辑运算单元202可判断该位元值是0。

从上述解码方式可以看出，ETC设备程序必须能保证捕捉到原始数据输入时产生的每一次中断，再记录每两次中断之间的定时器计数值，并且还需要计算两次计数值的差值，最后才将这个差值作为一个位元的解码的参考值。一旦有某一个中断丢失，便会造成数据出错而解码失败。在一个数据帧的解码过程中，ETC设备程序需要不断地进出中断异常处理例程再回到解码流程中，这样的进栈和出栈的操作，导致系统运行效率降低。由于效率不高，系统处理器必须要运行在较高的频率下才能完成解码，否则可能会造成在前一个位元解码未完成的时候，下一个数据位又到来了，这样会造成数据丢失而导致解码失败。

系统处理器运行的频率越高，功耗就越大，对于使用电池供电的OBU，必然会缩短OBU的使用寿命。

发明内容

为了解决上述问题，本发明提供了一种系统处理器和系统处理器接收完整数据帧的方法。

根据本发明的一方面，提供了一种系统处理器。该系统处理器包括：脉宽调制输入模块，将接收的数字波形的多个方波周期中的一个转换成以时钟频率为单位的计数值；处理器逻辑运算单元，根据预定的对应关系确定脉宽调制输入模块转换的计数值所对应的位元。

优选地，通过将脉宽调制输入模块所运行的时钟频率与方波周期相乘来得到所述计数值。

优选地，所述预定的对应关系包括：范围为17～23μs的方波周期对应于前导码/后导码，范围为5～9μs的方波周期对应于位元0，范围为9～13μs的方波周期对应于位元1。

根据本发明的另一方面，提供了一种系统处理器接收完整数据帧的方法，所述方法包括：处理器逻辑运算单元从脉宽调制输入模块接收以时钟频率为单位的计数值，其中，脉宽调制输入模块将接收的数字波形的多个方波周期中的一个转换成所述计数值；处理器逻辑运算单元根据预定的对应关系确定接收的计数值所对应的位元；处理器逻辑运算单元存储并组合所述位元。

优选地，通过将脉宽调制输入模块所运行的时钟频率与方波周期相乘来得到所述计数值。

优选地，所述预定的对应关系包括，范围为17～23μs的方波周期对应于前导码/后导码，范围为5～9μs的方波周期对应于位元0，范围为9～13μs的方波周期对应于位元1。

优选地，处理器逻辑运算单元根据预定的对应关系确定接收的计数值所对应的位元的步骤可包括：如果第一次接收到对应于前导码/后导码的计数值，则处理器逻辑运算单元确定接收的计数值对应于前导码。

优选地，处理器逻辑运算单元根据预定的对应关系确定接收的计数值所对应的位元的步骤还可包括：如果在第一次接收到对应于前导码/后导码的计数值之后再次接收到对应于前导码/后导码的计数值，则处理器逻辑运算单元确定接收的计数值对应于后导码。

本发明的有益效果是，由于本发明的系统处理器采用单独的脉宽调制输入模块来实现解码功能，因而对系统处理器的性能要求大大减低。这样可以选择更低端的处理器来实现本发明的系统处理器，从而降低了RSU或OBU的成本。

与现有技术中的系统处理器相比，由于根据本发明的系统处理器采用脉宽调制输入模块来实现解码功能，因此可以运行在更低的频率下来完成解码，这样使系统处理器的功耗更低，进一步延长OBU的使用寿命。而且与现有技术中的基于中断触发和定时器计数的方式相比，本发明的使用方波输入转化为位元序列的技术方案能够实现更高准确性的解码。

附图说明

图1是现有技术中不停车收费(ETC)系统中的路侧单元(RSU)或车载单元(OBU)接收信号过程的示意图。

图2是现有技术的RSU或OBU中的系统处理器的结构的示意图。

图3是本发明实施例的RSU或OBU中的系统处理器的结构的框图。

图4是显示方波周期以及与方波周期对应的位元的示意图。

图5是本发明实施例的系统处理器接收完整数据帧的流程图。

具体实施方式

下面将结合附图用实施例对本发明进一步说明。

如图3所示，该系统处理器包括脉宽调制输入(PWMI)模块301和处理器逻辑运算单元302。

PWMI模块301可以将脉冲输入(即数字波形)中的一个方波周期转换成以时钟频率为单位的计数值。其中，通过将PWMI模块301所运行的频率与方波周期相乘来得到所述计数值。

处理器逻辑运算单元302根据预定的对应关系确定PWMI模块301发送的计数值所对应的位元。

例如，当PWMI模块301运行在32MHz的频率时，PWMI模块301内部的计数器每微秒累加32×1000,000/1000,000＝32次。假设有一个15微秒的周期的方波，经过PWMI模块301处理后，可以得到其计数值为32×15＝480，PWMI模块301将计数值存储在其内部寄存器(未在图中示)中。

在本发明实施例的路侧单元(RSU)或车载单元(OBU)中的系统处理器中，为了增强解码的容错性能，对其方波周期的范围做一些扩充。例如，对于图4中的数字波形，将标准周期为20μs的前导码/后导码的周期取值范围扩展为17～23μs(20μs加正负3μs)，将标准周期为7μs的表示位元0的周期扩展为5～9μs(7μs加正负2)，将标准周期为11μs的表示位元1的周期扩展为9～13μs(11μs加正负2)。

例如，当PWMI模块301运行在32MHz的频率时，处理器逻辑运算单元302可以从PWMI模块301的寄存器中读出PWMI模块301转换后的计数值，并确定转换后的计数值所对应的位元。当计数值范围为544～736(32×17～32×23)时，可确定为前导/后导码；当其值范围为160～287(32×5～32×9-1)时，可确定为位元0；当值范围为288～416(32×9～32×13)时，可确定为位元1。根据上述对应关系，系统处理器可以将方波输入转化为位元序列，并最终还原成原来的数据帧，从而实现解码。

本发明的系统处理器接收完整数据帧的方法包括：处理器逻辑运算单元从PWMI模块301接收以时钟频率为单位的计数值，其中，PWMI模块301将接收的数字波形的多个方波周期中的一个转换成所述计数值；处理理逻辑运算单元302根据预定的对应关系确定接收的计数值所对应的位元；处理器逻辑运算单元302存储并组合所述位元。

下面将参照图5对根据本发明的系统处理器接收完整数据帧的方法进行详细描述。

如图5所示，在步骤S501，处理器逻辑运算单元302从PWMI模块301接收计数值。

在步骤S502，处理器逻辑运算单元302确定接收的计数值是否对应于前导码/后导码。如果确定接收的计数值对应于前导码/后导码，则在步骤S504处理器逻辑运算单元302确定解码过程是否已经开始(即之前是否已经接收过前导码/后导码)。这是因为前导码和后导码的方波周期相同，因此处理器逻辑运算单元302需要确定接收的计数值对应于前导码还是后导码。

如果确定解码过程没有开始，则在步骤S506确定接收的计数值对应于前导码，并且标识解码开始，从而继续接收计数值。

如果在步骤S502处理器逻辑运算单元302确定接收的计数值不对应于前导码/后导码，则在步骤S503处理器逻辑运算单元302确定接收的计数值是否对应于数据位元0或者1。

如果在步骤S503处理器逻辑运算单元302确定接收的计数值对应于数据位元0或者1并且在步骤S505确定解码已经开始，则步骤S507将位元0或1存储并组合。如果在步骤S503处理器逻辑运算单元302确定接收的计数值对应于数据位元0或者1而在步骤S505确定解码没有开始，则继续接收计数值。

如果在步骤S503处理器逻辑运算单元302确定接收的计数值也不对应于数据位元0或者1(例如，接收的计数值是乱码)，则处理器逻辑运算单元302继续接收计数值。

上述过程重复，直到处理器逻辑运算单元302再次接收到对应于前导码/后导码的计数值。例如，当在步骤S502接收到对应于前导码/后导码的计数值并且在步骤S504确定解码已经开始时，在步骤S508处理器逻辑运算单元302确定接收的计数值对应于后导码，因此确定接收到了完整的数据帧，则接收过程结束。

由于本发明的系统处理器采用单独的脉宽调制输入模块来实现解码功能，因而对系统处理器的性能要求大大减低。这样可以选择更低端的处理器来实现本发明的系统处理器，从而降低了RSU或OBU的成本。

与现有技术中的系统处理器相比，由于根据本发明的系统处理器采用脉宽调制输入模块来实现解码功能，因此可以运行在更低的频率下来完成解码，这样使系统处理器的功耗更低，进一步延长OBU的使用寿命。而且与现有技术中的基于中断触发和定时器计数的方式相比，本发明的使用方波输入转化为位元序列的技术方案能够实现更高准确性的解码。

尽管已经参照本发明实施例具体显示和描述了本发明，但是本领域的技术人员应该理解，在不脱离由权利要求限定的本发明的精神和范围的情况下，可以对其进行形式和细节上的各种改变。

Claims (8)

1.一种系统处理器，其特征在于，所述系统处理器包括：

脉宽调制输入模块，将接收的数字波形的多个方波周期中的一个转换成以时钟频率为单位的计数值；

处理器逻辑运算单元，根据预定的对应关系确定脉宽调制输入模块转换的计数值所对应的位元。

2.如权利要求1所述的系统处理器，其特征在于，通过将脉宽调制输入模块所运行的时钟频率与方波周期相乘来得到所述计数值。

3.如权利要求1所述的系统处理器，其特征在于，所述预定的对应关系包括：

范围为17～23μs的方波周期对应于前导码/后导码；

范围为5～9μs的方波周期对应于位元0；

范围为9～13μs的方波周期对应于位元1。

4.一种系统处理器接收完整数据帧的方法，其特征在于，所述方法包括：

处理器逻辑运算单元从脉宽调制输入模块接收以时钟频率为单位的计数值，其中，脉宽调制输入模块将接收的数字波形的多个方波周期中的一个转换成所述计数值；

处理器逻辑运算单元根据预定的对应关系确定接收的计数值所对应的位元；

处理器逻辑运算单元存储并组合所述位元。

5.如权利要求4所述的方法，其特征在于，通过将脉宽调制输入模块所运行的时钟频率与方波周期相乘来得到所述计数值。

6.如权利要求4所述的方法，其特征在于，所述预定的对应关系包括：

范围为17～23μs的方波周期对应于前导码/后导码；

范围为5～9μs的方波周期对应于位元0；

范围为9～13μs的方波周期对应于位元1。

7.如权利要求6所述的方法，其特征在于，处理器逻辑运算单元根据预定的对应关系确定接收的计数值所对应的位元的步骤包括：

如果第一次接收到对应于前导码/后导码的计数值，则处理器逻辑运算单元确定接收的计数值对应于前导码。

8.如权利要求7所述的方法，其特征在于，处理器逻辑运算单元根据预定的对应关系确定接收的计数值所对应的位元的步骤还包括：

如果在第一次接收到对应于前导码/后导码的计数值之后再次接收到对应于前导码/后导码的计数值，则处理器逻辑运算单元确定接收的计数值对应于后导码。

Images