CN102903848B - 一种可寻址纳米尺度分子结制备方法 - Google Patents
一种可寻址纳米尺度分子结制备方法 Download PDFInfo
- Publication number
- CN102903848B CN102903848B CN201210414244.5A CN201210414244A CN102903848B CN 102903848 B CN102903848 B CN 102903848B CN 201210414244 A CN201210414244 A CN 201210414244A CN 102903848 B CN102903848 B CN 102903848B
- Authority
- CN
- China
- Prior art keywords
- film
- piezoelectric ceramic
- nano
- ceramic substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
一种可寻址纳米尺度分子结制备方法，属于纳米材料微细加工及纳米电子器件测试领域。本发明的方法为：首先清洗压电陶瓷基片；在压电陶瓷基片上制备绝缘层薄膜并在中间位置获得微纳米尺度条状凸起；在绝缘层薄膜上制备狭颈状Au电极膜层；将压电陶瓷基片放置在真空室内，再将压电陶瓷基片的两侧分别焊接导线并引出真空室；之后给压电陶瓷基片通电，使Au电极膜层断裂获得纳米尺度间隙的金属电极对；最后在纳米尺度电极间隙中填充有机分子材料获得可寻址的纳米尺度分子结。本发明通过调整压电陶瓷两端的偏压和通电时间获得间隙可控的纳米尺度Au电极对，在间隙中的分子自组装避免了在分子层上沉积上电极时金属分子界面出现的污染和热致烧蚀现象。
Description
技术领域
本发明属于纳米材料微细加工及纳米电子器件测试领域，具体涉及一种可寻址纳米尺度分子结的制备方法。
背景技术
电子通讯和计算机技术的飞速发展，对器件集成度和微纳化的要求越来越高，有机分子由于其光电、磁电等特性和易剪裁、柔性度高及与微电子工艺兼容等优点，在传感、驱动、存储以及智能系统中具有广泛的应用前景，受到研究人员的广泛关注。
在分子尺度上构筑电子器件是未来电子电路超微型化发展的趋势，为了使分子器件得到实际应用，充分了解分子荷电输运机理以及在不同环境(温度、气氛)下的光/电/磁耦合性能是设计和研究的基本准则。尽管近年来人们对有机功能分子的电学特性有了深入的研究，但因其难度和复杂性，至今尚未形成公认的结论。金属-分子-金属器件结构作为分子器件的基本功能单元，实现其在纳米尺度下的原位制备以便进行电学性能测试获得真实有效的实验结果是新器件性能研究需要解决的瓶颈性技术问题。
目前一种可灵活调整金属电极间隙的分子结制备方法是将刻有凹痕的细金丝用胶固定于三点弯曲装置上，浸入待测分子溶液后，在装置中点处通过给压电陶瓷杆通电施拉伸应力使金丝断裂，分子进入此可控纳米间隙自组装形成分子结。此法存在装置较复杂、分子结不稳定等问题，需进一步简化和改进以获得可寻址的纳米尺度分子结，实现分子器件电学特性的变温及光电测试。此外，前述器件在制备后需移入真空测试系统中进行电学特性测试，在运输过程中易受污染和破坏，这些缺点限制了对分子电学性质的微观及本质上的理解，影响了其在纳米器件应用方面的研究。
发明内容
针对现有技术存在的不足，本发明的目的是提供一种实现纳米尺度分子结的制备方法，通过调整压电陶瓷两端的偏压和通电时间获得间隙可控的纳米尺度Au电极对，在间隙中的分子自组装避免了在分子层上沉积上电极时金属分子界面出现的污染和热致烧蚀现象。
本发明的技术方案是这样实现的：一种可寻址纳米尺度分子结制备方法，步骤如下：
步骤1、清洗压电陶瓷基片；
步骤2、在压电陶瓷基片上制备绝缘层薄膜并在中间位置获得微纳米尺度条状凸起结构；
所述在压电陶瓷基片上制备绝缘层薄膜采用等离子体增强化学气相沉积法或反应磁控溅射法实现；绝缘层薄膜的材料为氮化硅或氧化硅或碳化硅，沉积膜厚为50～70nm；
所述在薄膜上获得微纳米尺度条状凸起结构的方法有两种，选择其中任意一种方法均可：第一种方法为：在上述绝缘层薄膜中间位置光刻获得凸起结构图案作牺牲层，经反应离子蚀刻(RIE)同时减薄25～30nm牺牲层和未遮蔽的氮化硅或氧化硅或碳化硅膜层后，去胶得到中间凸起结构；第二种方法为：通过在上述绝缘层薄膜上直接聚焦离子束沉积Al膜后表面氧化生长一层氧化铝薄膜作凸起结构；
步骤3、在所述绝缘层薄膜上制备两头宽中间窄的狭颈状Au电极膜层横，且使其横跨条状凸起结构，方法为：狭颈处的线宽在50～120nm之间的Au电极是通过先在绝缘层薄膜上光刻出带狭颈的图案，再蒸发或溅射沉积金属膜层后去除光刻胶获得；狭颈处的线宽在30～50nm的Au电极通过直接在绝缘层薄膜上聚焦离子束沉积获得；其中，所述光刻包括光学光刻与电子束光刻；
所述的两头宽中间窄的狭颈状Au电极膜层，其中，狭颈处的线宽取值在30～120nm；Au电极膜层厚度的取值为25～30nm；
步骤4、将压电陶瓷基片放置在真空室内，再将压电陶瓷基片的两侧分别焊接导线并引出真空室；之后给压电陶瓷基片通电，使Au电极膜层断裂获得纳米尺度间隙的金属电极对；
Au电极间纳米尺度间隙的形成过程为：在压电陶瓷极化方向施加20～30V的偏压，利用逆向压电效应使压电陶瓷产生机械形变，其上表面的Au电极膜随之拉伸直至断裂，断裂处形成纳米尺度间隙；
步骤5、在纳米尺度电极间隙中填充有机分子材料获得可寻址的纳米尺度分子结；
所述填充有机分子材料的方法有两种，任选其一即可：一种是向真空室中通入目标分子的无水乙醇或四氢呋喃溶液2～3小时，溶液浓度为1～2毫摩尔/升，在纳米裂隙中形成自组装分子层；第二种方法是通过坩埚分子蒸发源蒸发沉积的方法填充目标分子；所述的目标分子为正十二硫醇或1-癸硫醇或正辛硫醇。
本发明的优点：本发明提供了一种可寻址纳米尺度有机分子结的无损制备方法，通过调整压电陶瓷两端的偏压和通电时间获得间隙可控的纳米尺度Au电极对，在间隙中的分子自组装避免了在分子层上沉积上电极时金属分子界面出现的污染和热致烧蚀现象。本发明方法中的绝缘层薄膜既可防止漏电，也可用作电子束抗蚀剂与压电陶瓷基片间的粘附层，以增强电子束抗蚀剂在压电陶瓷片表面的粘附性，解决因粘附性不强造成的电子束刻蚀图形的变形问题。本发明方法中的微纳米尺度条状凸起结构有利于Au膜的拉断以形成稳定的纳米间隙，保证了分子结在测试过程中的可寻址性。本发明方法制备的金属-分子-金属结构的分子结，为研究分子电子器件的荷电输运特性提供了一种简单、有效、低成本的测试平台。相对于常规的机械可控断结法，本发明制备的纳米尺度间距分子结，具有稳定性和可寻址的优点，可用于不同环境下变温、光电及气敏性测试。
附图说明
图1为本发明一种实施方式流程图；
图2为本发明一种实施方式纳米尺度分子结制备过程示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的详细说明。
本发明的一种实施方式给出可寻址纳米尺度分子结制备方法，包括以下步骤：
实例1
在步骤101，清洗压电陶瓷基片。
采用压电应变常数为2.25×10-10m/v的P8-1压电陶瓷(锆钛酸铅)作基片，依次浸入丙酮、无水乙醇和去离子水中分别超声波清洗5～8分钟，洗去压电陶瓷基片上残留的无机物及有机物以确保其具有良好的电荷传输能力，静置以待其自然干燥。
在步骤102，制备栅极及栅极绝缘体。
如图2中标号1所示的过程，制备栅极及栅极绝缘体之前，先在压电陶瓷基片表面反应磁控溅射法沉积厚度为50～70nm的氧化硅薄膜，以单晶硅为靶材，氩气作为工作气体，氧气作反应气体，工艺参数范围为：氧气体积分数0～50％，反应气压0.02～0.07Pa。在氧化硅表面聚焦离子束沉积宽50nm、厚50nm的Al条状凸起结构作栅极，如图2中标号2所示的过程，在其表面氧化生长厚10nm氧化铝薄膜作栅极绝缘体，图2中标号3所示的过程。
在步骤103，制备两头宽中间窄的狭颈状Au电极，且使其横跨条状凸起结构。
在绝缘层薄膜表面聚焦离子束沉积厚25～30nm的两头宽中间窄的狭颈状Au电极横跨栅极及栅极绝缘体，如图2中标号4和标号14所示的过程，该狭颈长200nm、宽50nm，沉积Au膜前先聚焦离子束沉积5～10nm厚的Ti薄膜作粘附层以保证Au电极与绝缘层牢固结合。
在步骤104，将压电陶瓷基片至于真空室内，在Au电极两端和压电陶瓷基片的两侧分别焊接导线，压电陶瓷基片及Au电极上焊有的导线从真空室中引出。在压电陶瓷基片极化方向施加20～30V的偏压，利用逆向压电效应使压电陶瓷基片产生机械形变，在压电陶瓷基片上表面的Au膜随之拉伸直至断裂后断电，Au膜由于其下氧化硅粘附层产生应力变形而无法重新接触，留下约3～5nm的间隙，如图2中标号5所示的过程。
在步骤105，在纳米间隙中组装有机分子形成分子结。向真空室通入1毫摩尔/升的正十二硫醇的四氢呋喃溶液，2～3小时后分子在Au电极间隙中自组装形成分子结，如图2中标号6的所示的过程。
实施例2
在步骤101，清洗压电陶瓷基片。采用压电应变常数为2.25×10-10m/v的P8-1压电陶瓷(锆钛酸铅)作基片，依次浸入丙酮、无水乙醇和去离子水中分别超声波清洗5～8分钟，洗去压电陶瓷基片上残留的无机物及有机物以确保其具有良好的电荷传输能力，静置以待其自然干燥。
在步骤102，制备氮化硅薄膜。如图2中标号1所示的过程，先在压电陶瓷基片表面采用等离子体增强化学气相沉积(PECVD)法沉积厚50～70nm的氮化硅薄膜，工艺参数范围为：压电陶瓷基片温度250～300℃、射频功率150～250W、反应气体流量比m(SiH4)∶m(NH3)＝30∶20mL/min、反应气压2～5Pa。也可通过采用反应磁控溅射法实现，以多晶硅为靶材，工艺参数范围为：基片温度350～450℃、射频功率300～400W、反应气体流量比为m(Ar)∶m(N2)＝30∶15mL/min，反应气压0.1～2Pa。
如图2中标号7所示的过程，在获得的氮化硅薄膜表面旋涂ZEP 520A正性电子束抗蚀剂，以3～5千转/分钟的速度匀胶40～60s，然后前烘120～140s，温度控制在160～180℃，以去除其中的有机溶剂。将其放入电子束刻蚀系统曝光(曝光束流采用300～400pA)后获得带有宽50nm的条形图案，如图2的标号8所示的过程。在乙酸正戊酯溶液(23℃)中显影90s后再在异丙醇溶液(23℃)中定影30s，最后用去离子水进行清洗再放入烘箱中后烘50～70分钟，温度控制在110～120℃。将干燥后得到的突出光刻胶图案作牺牲层，通过反应离子蚀刻使牺牲层和未被遮蔽的氮化硅层减薄25～40nm，如图2中标号9所示的过程，去胶后获得中间凸起的条状氮化硅薄膜，如图2中标号10所示的过程。
在步骤103，制备两头宽中间窄的狭颈状Au电极，且使其横跨条状凸起结构。经步骤102中相同电子束刻蚀工艺获得带有长200nm、宽50nm狭颈的100nm宽条形图案，清洗干燥后在未被光刻胶遮蔽的氮化硅表面蒸发沉积5～10nm厚的Ti薄膜粘附层，然后在其基础上以0.3～0.5nm/s的速率蒸发沉积25～30nm厚的Au膜。Ti膜的沉积使得Au电极与绝缘层更牢固地结合。用丙酮将基片上的电子束抗蚀剂和无关的杂质清洗掉(可借助超声波震荡5～15s)后，再用流动的丙酮、无水乙醇和去离子水依次冲洗，干燥后得到突出的Ti-Au薄膜图案，如图2中标号为11所示的过程和标号为14所示的过程。狭颈状的Au电极也可用光学光刻工艺获得，小尺度的电极则可通过聚焦离子束沉积实现简单、清洁的制备。
在步骤104，将压电陶瓷基片至于真空室内。在Au电极两端和压电陶瓷基片的两侧分别焊接导线，压电陶瓷基片(3-12)及Au电极上焊有的导线从真空室中引出。在压电陶瓷基片极化方向施加20～30V的偏压，利用逆向压电效应使压电陶瓷基片产生机械形变，在压电陶瓷基片上表面的Au膜随之拉伸直至断裂后断电，Au膜由于其下氮化硅粘附层产生应力变形而无法重新接触，留下约3～5nm的间隙，如图2中标号为12所示的过程。
在步骤105，在纳米间隙中组装有机分子形成分子结。向真空室通入2毫摩尔/升的1癸硫醇的四氢呋喃溶液，22～26小时后分子在Au电极间隙中自组装形成分子结，如图2中标号为13所示的过程。
实例3
在步骤101，清洗压电陶瓷基片。采用压电应变常数为2.25×10-10m/v的P8-1压电陶瓷(锆钛酸铅)作基片，依次浸入丙酮、无水乙醇和去离子水中分别超声波清洗5～8分钟，洗去压电陶瓷基片上残留的无机物及有机物以确保其具有良好的电荷传输能力，静置以待其自然干燥。
在步骤102，制备氧化硅薄膜。如图2中标号为1所示的过程，先在压电陶瓷基片表面采用反应磁控溅射法沉积厚度为50～70nm的氧化硅薄膜，以单晶硅为靶材，氩气作为工作气体，氧气作反应气体，工艺参数范围为：氧气体积分数0～50％，反应气压0.02～0.07Pa。也可通过PECVD法获得，工艺参数范围为：基片温度250～260℃、射频功率150W、工作气体氦气流量为250cm3/min，反应气体流量比m(SiH4)∶m(N20)＝40∶250cm3/min、反应气压95～106Pa。
如图2中标号为7所示的过程，在获得的氧化硅薄膜表面旋涂ZEP 520A正性电子束抗蚀剂，以3～5千转/分钟的速度匀胶40～60s，然后前烘120～140s，温度控制在160～180℃，以去除其中的有机溶剂。将其放入电子束刻蚀系统进行曝光(采用300～400pA的曝光束流)后获得带有宽50nm的条形图案，如图2中标号8所示的过程。在乙酸正戊酯溶液(23℃)中显影90s后再在异丙醇溶液(23℃)中定影30s，最后用去离子水进行清洗并放入烘箱中后烘50～70分钟，温度控制在110～120℃。以干燥后得到的突出光刻胶图案作牺牲层，通过反应离子蚀刻使牺牲层和未被遮蔽的氧化硅层减薄25～40nm，如图2中标号为9所示的过程，去胶后获得中间凸起的条状氧化硅薄膜，如图2中标号为10所示的过程。
在步骤103，制备两头宽中间窄的狭颈状Au电极，且使其横跨条状凸起结构。经步骤102中相同电子束刻蚀工艺获得带有长200nm、宽50nm狭颈的100nm宽条形图案，清洗干燥后在未被光刻胶遮蔽的氧化硅表面蒸发沉积5～10nm厚的Ti薄膜粘附层，然后在其基础上以0.3～0.5nm/s的速率蒸发沉积25～30nm厚的Au膜，Ti膜的沉积使得Au电极与绝缘层更牢固地结合。用丙酮将基片上的电子束抗蚀剂和无关的杂质清洗掉(可借助超声波震荡5～15s)后，再用流动的丙酮、无水乙醇和去离子水依次冲洗，干燥后得到突出的Ti-Au薄膜图案，如图2中标号为11所示的过程和标号为14所示的过程。狭颈状的Au电极也可用光学光刻工艺获得，小尺度的Au电极则可通过聚焦离子束沉积实现简单、清洁的制备。
在步骤104，将压电陶瓷基片置于真空室内。在Au电极两端和压电陶瓷基片的两侧分别焊接导线，压电陶瓷基片(3-12)及Au电极上焊有的导线从真空室中引出(可接入相应的测量和控制电路)。
在压电陶瓷基片极化方向施加20～30V的偏压，利用逆向压电效应使压电陶瓷基片产生机械形变，在压电陶瓷基片上表面的Au膜随之拉伸直至断裂后断电，Au膜由于其下氧化硅粘附层产生应力变形而无法重新接触，留下约3～5nm的间隙，如图2中标号12所示的过程。
在步骤105，在纳米间隙中组装有机分子形成分子结。通过给原位制备测试装置中的坩埚分子蒸发源通电加热，使正辛硫醇分子热蒸发沉积在金电极间隙中形成分子结，如图2中标号13所示的过程。
实例4
在步骤101，清洗压电陶瓷基片。采用压电应变常数为2.25×10-10m/v的P8-1压电陶瓷(锆钛酸铅)作基片，依次浸入丙酮、无水乙醇和去离子水中分别超声波清洗5～8分钟，洗去压电陶瓷基片上残留的无机物及有机物以确保其具有良好的电荷传输能力，静置以待其自然干燥。
在步骤102，制备碳化硅薄膜。如图2中标号为1所示的过程，先在压电陶瓷基片表面采用反应磁控溅射法沉积厚度为50～70nm的碳化硅薄膜，以单晶硅为靶材，氩气作为工作气体，甲烷作反应气体，工艺参数范围为：甲烷体积分数40～70％，反应气压0.1-0.5Pa。也可通过PECVD法获得，工艺参数范围为：基片温度150～180℃、射频功率150～200W、工作气体氦气流量为400cm3/min，反应气体流量比m(SiH4)∶m(SiH4)＝80∶20cm3/min、反应气压80～120Pa。
如图2中标号为7所示的过程，在获得的碳化硅薄膜表面旋涂ZEP 520A正性电子束抗蚀剂，旋涂量为0.1～0.2μm，以3～5千转/分钟的速度匀胶40～60s，然后前烘120～140s，温度控制在160～180℃，以去除其中的有机溶剂。将其放入电子束刻蚀系统曝光(采用300～400pA的曝光束流)后获得带有宽50nm的条形图案，如图2中标号为8所示的过程，在乙酸正戊酯溶液(23℃)中显影90s后再在异丙醇溶液(23℃)中定影30s，最后用去离子水进行清洗并放入烘箱中后烘50～70分钟，温度控制在110～120℃。以干燥后得到的突出光刻胶图案作牺牲层，通过反应离子蚀刻使牺牲层和未被遮蔽的碳化硅层减薄25～40nm，如图2中标号为9所示的过程，去胶后获得中间凸起的条状氧化硅薄膜，如图2中标号为10所示的过程。
在步骤103，制备两头宽中间窄的狭颈状Au电极，且使其横跨条状凸起结构。经步骤102中相同电子束刻蚀工艺获得带有长200nm、宽50nm狭颈的100nm宽条形图案，清洗干燥后在未被光刻胶遮蔽的碳化硅表面蒸发沉积5～10nm厚的Ti薄膜粘附层，然后在其基础上以0.3～0.5nm/s的速率蒸发沉积25～30nm厚的Au膜，Ti膜的沉积使得Au电极与绝缘层更牢固地结合。用丙酮将基片上的电子束抗蚀剂和无关的杂质清洗掉(可借助超声波震荡5～15s)后，再用流动的丙酮、无水乙醇和去离子水依次冲洗，干燥后得到突出的Ti-Au薄膜图案，如图2中标号为11和标号为14所示的过程。狭颈状的Au电极也可用光学光刻工艺获得，小尺度的电极则可通过聚焦离子束沉积实现简单、清洁的制备。
在步骤104，将压电陶瓷基片放置于真空室内，在Au电极两端和压电陶瓷基片的两侧分别焊接导线，压电陶瓷基片(3-12)及Au电极上焊有的导线从原位制备测试装置的真空室中引出(可接入相应的测量和控制电路)。
在压电陶瓷基片极化方向施加20～30V的偏压，利用逆向压电效应使压电陶瓷基片产生机械形变，在压电陶瓷基片上表面的Au膜随之拉伸直至断裂后断电，Au膜由于其下碳化硅粘附层产生应力变形而无法重新接触，留下约3～5nm的间隙，如图2中标号为12所示的过程。
在步骤105，在纳米间隙中组装有机分子形成分子结。向真空室通入2毫摩尔/升的十二烷硫醇的四氢呋喃溶液，22～26小时后分子在Au电极间隙中自组装形成分子结(如图2-13)。
利用实施例1～实施例4所制备的微纳米尺度条状长方体凸起结构有利于下一步Au膜的拉断以形成稳定的纳米间隙，保证了分子结在测试过程中的可寻址性。
虽然以上描述了本发明的具体实施方式，但是本领域内的熟练的技术人员应当理解，这些仅是举例说明，可以对这些实施方式做出多种变更或修改，而不背离本发明的原理和实质。本发明的范围仅有所附权利要求书限定。
Claims (5)
1.一种可寻址纳米尺度分子结制备方法，其特征在于：包括以下步骤：
步骤1、清洗压电陶瓷基片；
步骤2、在压电陶瓷基片上制备绝缘层薄膜并在中间位置获得微纳米尺度条状凸起结构；
所述在压电陶瓷基片上制备绝缘层薄膜采用等离子体增强化学气相沉积法或反应磁控溅射法实现；绝缘层薄膜的材料为氮化硅或氧化硅或碳化硅；
所述在薄膜上获得微纳米尺度条状凸起结构的方法有两种，选择其中任意一种方法均可：第一种方法为：在上述绝缘层薄膜中间位置光刻获得凸起结构图案作牺牲层，经反应离子蚀刻同时减薄牺牲层和未遮蔽的氮化硅或氧化硅或碳化硅膜层后，去胶得到中间凸起结构；第二种方法为：通过在上述绝缘层薄膜上直接聚焦离子束沉积Al膜后表面氧化生长一层氧化铝薄膜作凸起结构；
步骤3、在所述绝缘层薄膜上制备两头宽中间窄的狭颈状Au电极膜层，且使其横跨条状凸起结构，方法为：狭颈处的线宽在50～120nm之间的Au电极是通过先在绝缘层薄膜上光刻出带狭颈的图案，再蒸发或溅射沉积金属膜层后去除光刻胶获得；狭颈处的线宽在30～50nm的Au电极通过直接在绝缘层薄膜上聚焦离子束沉积获得；其中，所述光刻包括光学光刻与电子束光刻；
步骤4、将压电陶瓷基片放置在真空室内，再将压电陶瓷基片的两侧分别焊接导线并引出真空室；之后给压电陶瓷基片通电，使Au电极膜层断裂获得纳米尺度间隙的金属电极对；
Au电极间纳米尺度间隙的形成过程为：在压电陶瓷极化方向施加20～30V的偏压，利用逆向压电效应使压电陶瓷产生机械形变，其上表面的Au电极膜随之拉伸直至断裂，断裂处形成纳米尺度间隙；
步骤5、在纳米尺度电极间隙中填充有机分子材料获得可寻址的纳米尺度分子结；
所述填充有机分子材料的方法有两种，任选其一即可：一种是向真空室中通入目标分子的无水乙醇或四氢呋喃溶液2～3小时，溶液浓度为1～2毫摩尔/升，在纳米裂隙中形成自组装分子层；第二种方法是通过坩埚分子蒸发源蒸发沉积的方法填充目标分子。
2.根据权利要求1所述的可寻址纳米尺度分子结制备方法，其特征在于：步骤2所述的绝缘层薄膜的厚为50～70nm。
3.根据权利要求1所述的可寻址纳米尺度分子结制备方法，其特征在于：步骤2所述的同时减薄牺牲层和未遮蔽的氮化硅或氧化硅或碳化硅膜层，减薄的厚度为25～30nm。
4.根据权利要求1所述的可寻址纳米尺度分子结制备方法，其特征在于：步骤3所述的两头宽中间窄的狭颈状Au电极膜层，其中，狭颈处的线宽取值在30～120nm；Au电极膜层厚度的取值为25～30nm。
5.根据权利要求1所述的可寻址纳米尺度分子结制备方法，其特征在于：步骤5所述的目标分子为正十二硫醇或1-癸硫醇或正辛硫醇。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210414244.5A CN102903848B (zh) | 2012-10-24 | 2012-10-24 | 一种可寻址纳米尺度分子结制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210414244.5A CN102903848B (zh) | 2012-10-24 | 2012-10-24 | 一种可寻址纳米尺度分子结制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102903848A CN102903848A (zh) | 2013-01-30 |
| CN102903848B true CN102903848B (zh) | 2015-02-18 |
Family
ID=47575994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210414244.5A Expired - Fee Related CN102903848B (zh) | 2012-10-24 | 2012-10-24 | 一种可寻址纳米尺度分子结制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102903848B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103643305A (zh) * | 2013-12-04 | 2014-03-19 | 北京华进创威电子有限公司 | 一种用于高温气相法晶体生长的TaC坩埚的制备方法 |
| CN106908481A (zh) * | 2017-03-03 | 2017-06-30 | 厦门大学 | 一种步进电机与压电陶瓷联用的机械可控裂结装置 |
| CN113548642A (zh) * | 2021-07-21 | 2021-10-26 | 南开大学 | 一种片上连续可控间隙的石墨烯纳米电极对阵列的制备方法 |
| CN115636389B (zh) * | 2022-10-14 | 2023-07-21 | 南开大学 | 基于压电片可控纳米间隙的单分子结制备方法和应用 |
| CN115980131B (zh) * | 2022-10-25 | 2023-08-01 | 南开大学 | 一种基于柔性材料的平面机械可控裂结方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5751156A (en) * | 1995-06-07 | 1998-05-12 | Yale University | Mechanically controllable break transducer |
| US6737286B2 (en) * | 2001-11-30 | 2004-05-18 | Arizona Board Of Regents | Apparatus and method for fabricating arrays of atomic-scale contacts and gaps between electrodes and applications thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1902311A2 (de) * | 2004-09-08 | 2008-03-26 | Forschungszentrum Karlsruhe GmbH | Gate-kontrollierter atomarer schalter |
-
2012
- 2012-10-24 CN CN201210414244.5A patent/CN102903848B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5751156A (en) * | 1995-06-07 | 1998-05-12 | Yale University | Mechanically controllable break transducer |
| US6737286B2 (en) * | 2001-11-30 | 2004-05-18 | Arizona Board Of Regents | Apparatus and method for fabricating arrays of atomic-scale contacts and gaps between electrodes and applications thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102903848A (zh) | 2013-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102903848B (zh) | 一种可寻址纳米尺度分子结制备方法 | |
| CN101993032B (zh) | 微结构薄膜图形和tft-lcd阵列基板制造方法 | |
| Ha et al. | Highly stable hysteresis-free carbon nanotube thin-film transistors by fluorocarbon polymer encapsulation | |
| TWI225708B (en) | Surface modifying layers for organic thin film transistors | |
| TW200536124A (en) | Transistor, wiring board, display and electronic equipment | |
| CN101540285B (zh) | 碳纳米管薄膜场效应晶体管的制备方法 | |
| CN102420288B (zh) | 一种带介电修饰层的有机场效应晶体管及制备方法 | |
| WO2015007005A1 (zh) | 一种有机单分子层薄膜场效应气体传感器及制备方法 | |
| CN101944860A (zh) | 压电悬臂梁振动能量采集器及其制备方法 | |
| WO2005020343A1 (en) | Method for sealing thin film transistors | |
| CN105810615A (zh) | 通过晶振实现对刻蚀样品原位刻蚀监控的方法及系统 | |
| CN108258116A (zh) | 一种半导体纳米阵列有机场效应晶体管多位存储器及其制备方法 | |
| KR101182522B1 (ko) | 나노 패턴 형성 방법과 그를 이용한 박막트랜지스터 및액정표시장치의 제조 방법 | |
| CN105185910A (zh) | 利用毛笔制备有机半导体单晶微纳线阵列的方法 | |
| CN109940278A (zh) | 采用飞秒激光制作钙钛矿结晶图案化电路微结构的方法 | |
| Dousti et al. | Highly flexible all-solid-state microsupercapacitors for on chip applications using a transfer-free fabrication process | |
| CN104766724B (zh) | 一种基于四氧化三钴纳米结构的微型电容器微制作工艺 | |
| CN104409635B (zh) | 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN109437089A (zh) | 悬臂梁结构的微型电场传感器的制备工艺流程 | |
| CN105742500B (zh) | 场效应晶体管的制备方法及利用其制备的场效应晶体管 | |
| CN103077888B (zh) | 一种用于在单纳米线上制备电极的方法 | |
| CN105910737B (zh) | 一种应力定位传感器及其制作方法、应力定位方法 | |
| JP4700976B2 (ja) | 電界効果型有機トランジスタの製造方法 | |
| JP7249001B2 (ja) | 有機半導体素子、歪みセンサ、振動センサ及び有機半導体素子の製造方法 | |
| CN105551968B (zh) | 定向/无序复合单层碳纳米管为沟道的场效应管及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150218 Termination date: 20151024 |
|
| EXPY | Termination of patent right or utility model |