CN102903802A - 具有dbr型电流阻挡层的led芯片及其制作方法 - Google Patents
具有dbr型电流阻挡层的led芯片及其制作方法 Download PDFInfo
- Publication number
- CN102903802A CN102903802A CN201110212722XA CN201110212722A CN102903802A CN 102903802 A CN102903802 A CN 102903802A CN 201110212722X A CN201110212722X A CN 201110212722XA CN 201110212722 A CN201110212722 A CN 201110212722A CN 102903802 A CN102903802 A CN 102903802A
- Authority
- CN
- China
- Prior art keywords
- led chip
- barrier layer
- current barrier
- pad
- dbr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
本发明提供一种具有DBR型电流阻挡层的LED芯片及其制作方法,所述制作方法是首先提供一蓝宝石衬底,并在蓝宝石衬底的上表面形成发光外延层,然后在该发光外延层的P-pad区蚀刻出具有波浪形侧壁及平整底面的凹槽,接着在该凹槽的表面形成介质型DBR以作为电流阻挡层,且使所述电流阻挡层形成为具有波浪形侧壁及平整底面的凹陷结构;然后在发光外延层及凹陷结构上形成透明导电层,并蚀刻所述透明导电层以使外露出该凹陷结构与N区;最后在凹陷结构上制作出P-pad,在N区上制作出N-pad,以此制作出的LED芯片可以解决现有技术中电流阻挡层与高反光电极之间的粘附性弱,易脱落、以及LED芯片的P电极吸光、电流利用率低等问题。
Description
技术领域
本发明涉及一种LED芯片及其制作方法,特别是涉及一种具有DBR型电流阻挡层的LED芯片及其制作方法。
背景技术
LED芯片的设计及制造中,在LED芯片中的P-pad正下面直接加入电流阻挡层(CBL,current blocking layer)可以将原本由P-pad流入P-GaN层的电流截断,使电流全部先流入透明导电层(TCL,Transparent contact layer),然后再通过透明导电层流入该透明导电层正下方的P-GaN层;当不加电流阻挡层时,电流一部分先由P-pad流入透明导电层再流入透明导电层正下方的P-GaN层,一部分直接流入P-pad正下方的P-GaN层和量子阱发光,P-pad正下方的量子阱发出的光基本上会被P电极挡住,这部分光会被反射或者被吸收,而被反射的部分在芯片内部经过多次反射后也有相当大的一部分会被吸收,最后能射出芯片的少之又少,不加电流阻挡层导致有效发光区的电流密度减少,从而降低了芯片的亮度,而加入电流阻挡层后,直接流入P-pad正下方的P-GaN层的电流被截断,电流全部直接通过透明导电层扩散至有效发光区,从而提高了有效发光区的电流密度,提高了电流的利用率,进而提高了芯片的亮度。
目前,在LED芯片中添加电流阻挡层的实现方式主要有两种:
一种直接在P电极和P-GaN层之间加入高绝缘性的材料将原本由P-pad流入P-GaN层的电流截断,在蓝光LED芯片中常用SiO2作为电流阻挡层的材料,此时在电流阻挡层上直接蒸镀Cr/Au电极或者蒸镀高反光电极,导致如下问题:一、直接蒸镀Cr/Au电极因为Cr对蓝光的反射率很低,致使芯片内部反射至P-pad下的光或被吸收或被反射,而被反射的光在芯片内部经过多次反射之后,相当大的部分被吸收了,能射出LED芯片的很少,从而降低了出光效率;二、目前比较常用的高反光电极一般是Al或者Ag或者相关合金,使用高反光电极时,电流阻挡层与高反光电极之间的粘附性弱,易于脱落。因此,一般只在P电极和P-GaN层之间的一部分区域加入电流阻挡层,另外不加入电流阻挡层的区域使高反光电极与GaN直接接触来增强粘附性,这样部分区域型的电流阻挡层相较全部区域的电流阻挡层提升芯片亮度的效果就很不明显了,且高反光电极与芯片之间的粘附性仍然很差,致使无法量产。
另外一种在LED芯片中添加电流阻挡层的实现方式是先将P-pad下面的量子阱蚀刻掉使P-pad下方不能发光,将高绝缘性的材料作为电流阻挡层铺在蚀刻出来的侧壁和底部起到绝缘作用,然后在电流阻挡层上镀上P电极,通过P-pad边缘下压透明导电层的办法使电流全部先流入透明导电层,然后再通过透明导电层流入透明导电层正下方的P-GaN层。在蓝光LED芯片中常用SiO2作为电流阻挡层的材料,此时在电流阻挡层上直接蒸镀Cr/Au电极或者蒸镀高反光电极,仍会导致如下问题:一、直接蒸镀Cr/Au电极因为Cr对蓝光的反射率很低,致使芯片内部反射至P电极下的光或被吸收或被反射,而被反射的光在芯片内部经过多次反射之后,相当大的部分被吸收了,能射出LED芯片的很少,从而降低了出光效率;二、当使用高反光电极时,为了使高反光电极与蚀刻出来的侧壁和底部之间绝缘,电流阻挡层必须铺满整个蚀刻出来的侧壁和底部,但是电流阻挡层与高反光电极之间的粘附性弱,易于脱落,致使无法量产。
因此,如何提出一种LED芯片及其制作方法,以消除上述粘附性差、P电极吸光、电流利用率低的问题,实已成为本领域从业者欲以解决的问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种,以解决现有技术中电流阻挡层与高反光电极之间的粘附性弱,易脱落、以及LED芯片的P电极吸光、电流利用率低等问题。
为实现上述目的及其他相关目的,本发明提供一种具有DBR型电流阻挡层的LED芯片及其制作方法,其中,所述具有DBR型电流阻挡层的LED芯片的制作方法,其特征在于,所述制作方法至少包括以下步骤:1)提供一蓝宝石衬底,并于所述蓝宝石衬底的上表面形成发光外延层;2)于所述发光外延层上分别定义出P-pad区及N区,交替使用刻蚀气体和钝化气体将所述P-pad区蚀刻成具有波浪形侧壁及平整底面的凹槽;3)于所述凹槽的表面蒸镀出一介质型DBR,使其形成顺应该凹槽形状的电流阻挡层,以使所述电流阻挡层形成为具有平整底面及波浪纹侧壁的凹陷结构;4)于所述发光外延层及凹陷结构上形成透明导电层,并蚀刻所述透明导电层,以使所述凹陷结构及N区外露于所述透明导电层;以及5)于所述凹陷结构上制作出P-pad,以及于所述N区上制作出N-pad。
本发明制作方法的步骤3)中,所述介质型DBR为至少两种透明绝缘性薄膜交替层叠的组合结构,具体地,所述透明绝缘性薄膜为TiO2材料以及SiO2材料,所述交替层叠的组合结构的顶层和底层均为TiO2材料。
本发明制作方法的步骤5)中,所述P-pad的底部接置于所述凹陷结构的平整底面上并与所述波浪形侧壁相咬合。
本发明还提供一种具有DBR型电流阻挡层的LED芯片,其特征在于,所述LED芯片至少包括:蓝宝石衬底;发光外延层,形成于所述蓝宝石衬底的上表面,具有P-pad区及N区,且所述P-pad区具有凹槽,且所述凹槽具有平整底面及波浪纹侧壁,所述N区设置有N-pad;电流阻挡层,形成于所述凹槽的表面上,为一层顺应所述凹槽形状的凹陷结构,且所述凹陷结构具有平整底面及波浪纹侧壁,所述电流阻挡层为介质型DBR,所述凹陷结构上设置有P-pad;以及透明导电层,形成于所述发光外延层及电流阻挡层上,并外露出所述P-pad及N区。
在本发明的LED芯片中,所述介质型DBR为至少两种透明绝缘性薄膜交替层叠的组合结构,具体地,所述透明绝缘性薄膜为TiO2材料以及SiO2材料,所述交替层叠的组合结构的顶层和底层均为TiO2材料。所述P-pad的底部接置于所述凹陷结构的平整底面上并与所述波浪形侧壁相咬合。
如上所述,本发明的LED芯片及其制作方法,具有以下有益技术效果:
一、介质型DBR通常具备非常良好的粘附性,介质型DBR与蓝光波段高反射率金属或者合金之间粘附力很强,保证了蒸镀的电极不会脱落,克服了用SiO2作为电流阻挡层会导致高反光电极易于脱落的缺点。且介质型DBR能铺满整个P电极与发光外延层之间的区域,避免了使用高反光电极时,为了增加粘附性只能在部分区域铺设SiO2的缺点。
二、介质型DBR的绝缘性良好,完全能作为用以截断P电极与发光外延层之间电流的电流阻挡层的作用,提高电流利用率。
三、TiO2和SiO2交替叠合一层或者更多层组成的介质型DBR对蓝光具有极高反射率(>99%)的特性,有效地减少了Cr/Au电极对蓝光的吸收,从而提高了芯片的出光效率。
四、波浪形的侧壁能将射向侧壁被介质型DBR反射的光向四面八方各个方向进行反射,克服了平滑的侧壁配合介质型DBR时形成直向型反射镜使绝大部分的反射光因为沿着量子阱所处平面的方向反射而大量被吸收的缺点。
五、波浪形的侧壁使铺设在侧壁的介质型DBR也呈现波浪形,而波浪形的介质型DBR因为较高的粗糙度较平面型的介质型DBR对高反射率金属具有更高的粘附性,从而在一定程度上克服了高反光电极粘附性弱的缺点。
附图说明
图1至图5显示为本发明的制作方法中依据各步骤呈现的LED芯片截面结构示意图。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式,熟悉此技术的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上表面”、“下表面”、“左”、“右”、“中间”、“二”及“一”等的用语,亦仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本发明可实施的范畴。
请参阅图1至图5,显示为本发明的中依据各步骤呈现的LED芯片截面结构示意图。如图所示,本发明提供一种具有DBR型电流阻挡层的LED芯片的制作方法,所述制作方法至少包括以下步骤:
如图1所示,首先执行步骤1,提供一蓝宝石衬底11,并于所述蓝宝石衬底11的上表面形成发光外延层12。接着执行步骤2。
如图1及图2所示,在步骤2中,于所述发光外延层12上分别定义出P-pad区(图示中箭头P所示之区域)及N区(图示中箭头N所示之区域),交替使用刻蚀气体和钝化气体将所述P-pad区蚀刻成具有平整底面1211及波浪形侧壁1212的凹槽121。所述凹槽121的波浪形侧壁1212能将射向侧壁被高反光电极反射的光向四面八方各个方向漫反射,进而克服了现有技术中平滑的侧壁配合高反光电极时,形成直向型反射镜使相当大部分的反射光因为沿着量子阱所处平面的方向反射而大量被吸收的缺点。接着执行步骤3。
如图3所示,在步骤3中,于所述凹槽121的表面蒸镀一介质型DBR(分布式布拉格反射镜,Distributed Bragg Reflector),使所述介质型DBR形成顺应该凹槽121形状的电流阻挡层13(CBL,current blocking layer),以使所述电流阻挡层13形成为具有平整底面1311及波浪纹侧壁1312的凹陷结构131。于本实施例中,所述介质型DBR为至少两种透明绝缘性薄膜交替层叠的组合结构,即所述介质型DBR是由两种或多种折射率不同的透明绝缘性薄膜交替叠合形成在较宽的波段范围内拥有高达98%以上正向反射率的直向型反射镜,具体地,所述透明绝缘性薄膜为TiO2材料以及SiO2材料或者其他两种或者多种折射率不同的透明绝缘薄膜,处于最上层和最下层的绝缘介质薄膜都选用粘附性很强的材料,例如所述交替层叠的组合结构的顶层和底层均为TiO2材料。所述介质型DBR可以覆盖蓝光和绿光波段反射率高达99%以上。接着执行步骤4。
如图4所示,在步骤4中,于所述发光外延层12及凹陷结构131上形成透明导电层14(TCL,Transparent contact layer),并蚀刻所述透明导电层14,以使所述凹陷结构131及N区外露于所述透明导电层14,以便于后续的制程中在所述凹陷结构131上形成P-pad,在所述N区上制作N-pad。接着执行步骤5。
如图5所示,在步骤5中,于所述凹陷结构131上制作出P-pad15,以及于所述N区上制作出N-pad16,如此,即制作出了具有DBR型电流阻挡层13的LED芯片1。于本实施例中,经蚀刻出的P-pad15的底部接置于所述凹陷结构131的平整底面1311上并与所述波浪纹侧壁1312相咬合,如此便可将所述P-pad15牢固地设置于所述P-pad区,进而解决了现有技术中电极容易脱落的问题。
本发明还提供一种具有DBR型电流阻挡层的LED芯片,所述LED芯片1至少包括:蓝宝石衬底11,发光外延层12,电流阻挡层(CBL,current blocking layer)13,以及透明导电层(TCL,Transparent contact layer)14。
为便于理解,敬请再参阅图1至图5,如图所示,所述发光外延层12形成于所述蓝宝石衬底11的上表面,具有P-pad区(图示中箭头P所示之区域)及N区(图示中箭头N所示之区域),且所述P-pad区上具有凹槽121,且所述凹槽121具有平整底面及波浪纹侧壁,所述N区设置有N-pad16。所述P-pad15的底部接置于所述凹陷结构131的平整底面1311上并与所述波浪形侧壁1312相咬合。所述凹槽121的波浪形侧壁能1212将射向侧壁被高反光电极反射的光向四面八方各个方向漫反射,进而克服了现有技术中平滑的侧壁配合高反光电极时,形成直向型反射镜使相当大部分的反射光因为沿着量子阱所处平面的方向反射而大量被吸收的缺点。
所述电流阻挡层13形成于所述凹槽121的表面上,为一层顺应所述凹槽121形状的凹陷结构131,且所述凹陷结构131具有平整底面1311及波浪纹侧壁1312,所述电流阻挡层13为介质型DBR,所述凹陷结构131上设置有P-pad15。于本实施例中,所述介质型DBR为至少两种透明绝缘性薄膜交替层叠的组合结构,即所述介质型DBR是由两种或多种折射率不同的透明绝缘性薄膜交替叠合形成在较宽的波段范围内拥有高达98%以上正向反射率的直向型反射镜,具体地,所述透明绝缘性薄膜为TiO2材料以及SiO2材料或者其他两种或者多种折射率不同的透明绝缘薄膜,处于最上层和最下层的绝缘介质薄膜都选用粘附性很强的材料,例如所述交替层叠的组合结构的顶层和底层均为TiO2材料。所述介质型DBR可以覆盖蓝光和绿光波段反射率高达99%以上。
所述透明导电层14形成于所述发光外延层12及电流阻挡层13上,并外露出所述P-pad15及N区。
本发明的具有DBR型电流阻挡层的LED芯片及其制作方法,采用具备粘附性的介质型DBR作为电流阻挡层,不但保证了在蒸镀电极使电极不会脱落,而且质型DBR的绝缘性良好,能完全截断P-pad与P-GaN之间电流,提高了电流利用率;而且,本发明利用质型DBR对蓝光具有极高反射率(>99%)的特性,有效地减少了Cr/Au电极对蓝光的吸收,从而提高了芯片的出光效率;再者,波浪形的侧壁能将射向侧壁被介质型DBR反射的光向四面八方各个方向进行反射,克服了平滑的侧壁配合介质型DBR时形成直向型反射镜使绝大部分的反射光因为沿着量子阱所处平面的方向反射而大量被吸收的缺点,更优的是,波浪形的侧壁使铺设在侧壁的介质型DBR也呈现波浪形,而波浪形的介质型DBR因为较高的粗糙度较平面型的介质型DBR对高反射率金属具有更高的粘附性,从而在一定程度上克服了高反光电极粘附性弱的缺点。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种具有DBR型电流阻挡层的LED芯片的制作方法,其特征在于,所述制作方法至少包括以下步骤:
1)提供一蓝宝石衬底,并于所述蓝宝石衬底的上表面形成发光外延层;
2)于所述发光外延层上分别定义出P-pad区及N区,交替使用刻蚀气体和钝化气体将所述P-pad区蚀刻成具有波浪形侧壁及平整底面的凹槽;
3)于所述凹槽的表面蒸镀出一介质型DBR,使其形成顺应该凹槽形状的电流阻挡层,以使所述电流阻挡层形成为具有平整底面及波浪纹侧壁的凹陷结构;
4)于所述发光外延层及凹陷结构上形成透明导电层,并蚀刻所述透明导电层,以使所述凹陷结构及N区外露于所述透明导电层;以及
5)于所述凹陷结构上制作出P-pad,以及于所述N区上制作出N-pad。
2.根据权利要求1所述的具有DBR型电流阻挡层的LED芯片的制作方法,其特征在于:于所述步骤3)中,所述介质型DBR为至少两种透明绝缘性薄膜交替层叠的组合结构。
3.根据权利要求2所述的具有DBR型电流阻挡层的LED芯片的制作方法,其特征在于:所述透明绝缘性薄膜为TiO2材料以及SiO2材料。
4.根据权利要求3所述的具有DBR型电流阻挡层的LED芯片的制作方法,其特征在于:所述交替层叠的组合结构的顶层和底层均为TiO2材料。
5.根据权利要求1所述的具有DBR型电流阻挡层的LED芯片的制作方法,其特征在于:于所述步骤5)中,所述P-pad的底部接置于所述凹陷结构的平整底面上并与所述波浪形侧壁相咬合。
6.一种具有DBR型电流阻挡层的LED芯片,其特征在于,所述LED芯片至少包括:
蓝宝石衬底;
发光外延层,形成于所述蓝宝石衬底的上表面,具有P-pad区及N区,且所述P-pad区具有凹槽,且所述凹槽具有平整底面及波浪纹侧壁,所述N区设置有N-pad;
电流阻挡层,形成于所述凹槽的表面上,为一层顺应所述凹槽形状的凹陷结构,且所述凹陷结构具有平整底面及波浪纹侧壁,所述电流阻挡层为介质型DBR,所述凹陷结构上设置有P-pad;以及
透明导电层,形成于所述发光外延层及电流阻挡层上,并外露出所述P-pad及N区。
7.根据权利要求6所述的具有DBR型电流阻挡层的LED芯片,其特征在于:所述介质型DBR为至少两种透明绝缘性薄膜交替层叠的组合结构。
8.根据权利要求7所述的具有DBR型电流阻挡层的LED芯片,其特征在于:所述透明绝缘性薄膜为TiO2材料以及SiO2材料。
9.根据权利要求8所述的具有DBR型电流阻挡层的LED芯片,其特征在于:所述交替层叠的组合结构的顶层和底层均为TiO2材料。
10.根据权利要求6所述的具有DBR型电流阻挡层的LED芯片,其特征在于:所述P-pad的底部接置于所述凹陷结构的平整底面上并与所述波浪形侧壁相咬合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110212722.XA CN102903802B (zh) | 2011-07-28 | 2011-07-28 | 具有dbr型电流阻挡层的led芯片及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110212722.XA CN102903802B (zh) | 2011-07-28 | 2011-07-28 | 具有dbr型电流阻挡层的led芯片及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102903802A true CN102903802A (zh) | 2013-01-30 |
CN102903802B CN102903802B (zh) | 2015-09-16 |
Family
ID=47575955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110212722.XA Expired - Fee Related CN102903802B (zh) | 2011-07-28 | 2011-07-28 | 具有dbr型电流阻挡层的led芯片及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102903802B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104218129A (zh) * | 2014-09-24 | 2014-12-17 | 杭州士兰明芯科技有限公司 | Led衬底结构及其制作方法 |
CN105932120A (zh) * | 2016-06-15 | 2016-09-07 | 佛山市国星半导体技术有限公司 | 一种具有侧壁dbr的led芯片的制造方法 |
CN108879325A (zh) * | 2018-07-05 | 2018-11-23 | 扬州乾照光电有限公司 | 一种vcsel阵列芯片及制作方法 |
DE102018111324A1 (de) * | 2018-05-11 | 2019-11-14 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101154792A (zh) * | 2006-09-28 | 2008-04-02 | 富士施乐株式会社 | 表面发射型半导体阵列装置 |
CN101431141A (zh) * | 2007-09-14 | 2009-05-13 | 夏普株式会社 | 氮化物半导体发光器件 |
US20110049472A1 (en) * | 2007-10-29 | 2011-03-03 | Seoul Opto Device Co., Ltd. | Light emitting diode |
CN102074634A (zh) * | 2009-10-22 | 2011-05-25 | Lg伊诺特有限公司 | 发光器件和发光器件封装 |
-
2011
- 2011-07-28 CN CN201110212722.XA patent/CN102903802B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101154792A (zh) * | 2006-09-28 | 2008-04-02 | 富士施乐株式会社 | 表面发射型半导体阵列装置 |
CN101431141A (zh) * | 2007-09-14 | 2009-05-13 | 夏普株式会社 | 氮化物半导体发光器件 |
US20110049472A1 (en) * | 2007-10-29 | 2011-03-03 | Seoul Opto Device Co., Ltd. | Light emitting diode |
CN102074634A (zh) * | 2009-10-22 | 2011-05-25 | Lg伊诺特有限公司 | 发光器件和发光器件封装 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104218129A (zh) * | 2014-09-24 | 2014-12-17 | 杭州士兰明芯科技有限公司 | Led衬底结构及其制作方法 |
CN105932120A (zh) * | 2016-06-15 | 2016-09-07 | 佛山市国星半导体技术有限公司 | 一种具有侧壁dbr的led芯片的制造方法 |
DE102018111324A1 (de) * | 2018-05-11 | 2019-11-14 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
US11374152B2 (en) | 2018-05-11 | 2022-06-28 | Osram Oled Gmbh | Optoelectronic semiconductor chip |
CN108879325A (zh) * | 2018-07-05 | 2018-11-23 | 扬州乾照光电有限公司 | 一种vcsel阵列芯片及制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102903802B (zh) | 2015-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101438423B (zh) | 发光二极管的低光损失电极结构 | |
CN105378951B (zh) | 高度反射倒装芯片led管芯 | |
KR101240011B1 (ko) | 반도체 발광 소자 및 이것을 이용하는 조명 장치 | |
CN106784233B (zh) | 发光二极管及其制造方法 | |
CN102110754B (zh) | 发光二极管 | |
JP5929714B2 (ja) | 半導体発光素子 | |
CN110085716A (zh) | 半导体发光器件 | |
JP2007258276A (ja) | 半導体発光素子 | |
CN102969414A (zh) | 半导体发光元件 | |
TWI416766B (zh) | 具有高度發光效率之發光二極體 | |
CN112164742A (zh) | 一种发光二极管 | |
TWI601312B (zh) | 光電半導體晶片 | |
CN102810609A (zh) | 一种紫外半导体发光器件及其制造方法 | |
JP2006120913A (ja) | 半導体発光素子 | |
CN107068826A (zh) | 高光出射效率的led芯片及其制备方法 | |
TWI636582B (zh) | 發光裝置 | |
JP2006339656A (ja) | 発光ダイオード | |
CN101840985A (zh) | 具有双反射层的氮化镓基垂直发光二极管及其制备方法 | |
CN212725355U (zh) | Uvc-led倒装芯片 | |
CN206610823U (zh) | 功率型氮化镓基发光二极管芯片 | |
CN104868028B (zh) | 发光二极管芯片 | |
CN102903802A (zh) | 具有dbr型电流阻挡层的led芯片及其制作方法 | |
CN104576857A (zh) | 一种高反射层倒装led芯片结构及其制作方法 | |
CN106159043A (zh) | 倒装led芯片及其形成方法 | |
CN106159057A (zh) | Led芯片及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150916 Termination date: 20190728 |
|
CF01 | Termination of patent right due to non-payment of annual fee |