CN102881637A - 半导体电路后段工艺系统与方法 - Google Patents
半导体电路后段工艺系统与方法 Download PDFInfo
- Publication number
- CN102881637A CN102881637A CN2012102980537A CN201210298053A CN102881637A CN 102881637 A CN102881637 A CN 102881637A CN 2012102980537 A CN2012102980537 A CN 2012102980537A CN 201210298053 A CN201210298053 A CN 201210298053A CN 102881637 A CN102881637 A CN 102881637A
- Authority
- CN
- China
- Prior art keywords
- adhesion coating
- metal adhesion
- via hole
- metal
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 139
- 239000002184 metal Substances 0.000 claims abstract description 139
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 21
- 238000001816 cooling Methods 0.000 claims abstract description 12
- 239000011248 coating agent Substances 0.000 claims description 91
- 238000000576 coating method Methods 0.000 claims description 91
- 238000000059 patterning Methods 0.000 claims description 31
- 230000008021 deposition Effects 0.000 claims description 20
- 239000013078 crystal Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000001125 extrusion Methods 0.000 abstract 1
- 239000010936 titanium Substances 0.000 description 27
- 229910052719 titanium Inorganic materials 0.000 description 26
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 22
- 229910052782 aluminium Inorganic materials 0.000 description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 20
- 239000004411 aluminium Substances 0.000 description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 13
- 238000003475 lamination Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 150000003608 titanium Chemical class 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001000 micrograph Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910000906 Bronze Inorganic materials 0.000 description 2
- 239000010974 bronze Substances 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 125000002915 carbonyl group Chemical group [*:2]C([*:1])=O 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种在半导体后段工艺中形成过孔的方法，包括沉积图案化过孔内部的第一金属粘着层的一部分，接着冷却步骤。在所述冷却步骤之后，再形成第一金属粘着层的剩余部分，并形成所述图案化过孔内部的第二金属粘着层。形成所述第一金属粘着层的剩余部分的工艺可参考芯片负载-去负载-负载（load,unload,load LUL）工艺。经由使用负载-去负载-负载（LUL）工艺，工艺中芯片温度可降低，并降低在过孔界面的铝突出现象。
Description
本申请是申请号为200710192773.4，申请日为2007年11月20日，发明名称为“半导体电路后段工艺系统与方法”的中国发明专利申请的分案申请。
技术领域
本发明涉及半导体制造领域，以及特别在于降低半导体后段工艺技术中，过孔的金属熔化突出的制造失败上。
背景技术
半导体晶圆的制造必须历经一工艺流程。该流程包括诸如蚀刻和光刻等所有不同的半导体晶圆工艺步骤。在传统的制造流程上会包括300-400步骤，其中每一步骤都会影响该半导体晶圆上单芯片的最终电路结构的形成。在传统的制造流程上会区分为两类主要的次工艺。第一种主要的次工艺可称为前段工艺(front end of line,FEOL)，以及第二种主要的次工艺可称为后段工艺(back end of line,BEOL)。
传统的前端工艺由晶圆的激光标记开始，和接下来浅沟槽隔离的形成、形成P阱和N阱的离子注入、多晶硅的蚀刻，以及诸如晶体管结构的漏极和源极等多种区域的离子注入。
后段工艺可包括金属线路的形成，以及在晶圆上不同层的金属线路间过孔接点（via contacts）的形成。而通常有两层或更多金属层包括金属互相线路。过孔作用在两层金属层之间。后段工艺是前段工艺各层上的装置与芯片上其他电路和芯片外装置的连结。
各金属层传统上由物理气相沉积工艺所形成。典型的物理气相沉积工艺包括下列金属的沉积。一般来说，这些金属导线层包括,铝（Al）或铝铜(AlCu)，以及钛（Ti）与氮化钛（TiN）。举例来说，首先在沉积钛层与氮化钛之后接着沉积铝层，然后再沉积钛层与一层氮化钛层。
其次，过孔会被在较低金属层图案化，之后会在该较低的金属层上方形成其他金属层。依照惯例，过孔的形成，首先在图案化的过孔内形成金属粘着层，然后在该金属粘着层内形成钨插塞（tungsten plug）。该金属粘着层通常包括在图案化的过孔内的钛金属层，以及由该钛层组成的氮化钛层。该钛层通常形成于第一沉积室（CH1），而该氮化钛层通常形成于第二沉积室（CH2）。该钛粘着层可使用物理气相沉积法形成，或更具体地是使用离子化金属等离子体物理气相沉积（Ionized Metal Plasma IMP PVD）。该氮化钛粘着层可使用有机金属化学气相沉积法（Metal Organic ChemicalVapor Deposition MOCVD）形成。
可理解的是该金属粘着层的形成必须在高温下进行，因此会使该晶圆承受高温。举例来说，在常见工艺中，第一沉积室（CH1）的温度可高达摄氏200°C，而在第二沉积室（CH2）温度更可高达摄氏450°C。不幸地，在金属层中的铝会在温度约600°C时熔化。而此种连续的加热工艺会实质上造成该晶圆温度超过铝的熔点，并造成铝突出到该过孔。这样的情况会增加该过孔电阻和导致装置功能产生问题甚至是故障。
解决此问题方法之一是通过削薄粘着层中的钛层厚度以降低钛层沉积的热循环次数；然而，此方法并不理想，因为要借着降低钛层厚度，以降低热循环次数，也会降低可靠度。
发明内容
根据本发明的一方面，提供了一种在半导体后段工艺中形成半导体晶圆的过孔的方法，包括：图案化过孔，用以形成所述过孔；在所述图案化的过孔内形成第一金属粘着层的一部分，所述第一金属粘着层的一部分的厚度为所述第一金属粘着层的厚度的一半；冷却所述晶圆；在所述图案化的过孔内形成所述第一金属粘着层的剩余部分，所述第一金属粘着层的剩余部分的厚度为所述第一金属粘着层的厚度的一半；以及在所述图案化的过孔内的所述第一金属粘着层上形成第二金属粘着层。
根据本发明的另一方面，提供了一种在半导体后段工艺中形成半导体晶圆过孔的方法，包括：形成第一金属层；图案化过孔，用以形成所述过孔；形成第一金属粘着层的一部分，其位于所述图案化的过孔内，所述第一金属粘着层的一部分的厚度为所述第一金属粘着层的厚度的一半；冷却所述晶圆；形成所述第一金属粘着层的剩余部分，其位于所述图案化的过孔内，所述第一金属粘着层的一部分的厚度为所述第一金属粘着层的厚度的一半；以及形成第二金属粘着层，其位于所述图案化的过孔内的所述第一金属粘着层内部；形成金属插塞，其位于所述图案化的过孔内的所述第一以及第二金属粘着层内部。
过孔粘着层后段工艺，包括形成金属粘着层（例如：钛层）的第一部分，其位于图案化过孔内，以及从沉积室移出该晶圆，以及将该晶圆移入冷却室进行冷却步骤。然后，该晶圆会被移回沉积室以进行金属粘着层的剩余部分的形成。然后，该晶圆会被移至另一沉积室以进行第二金属粘着层（例如：氮化钛层）的形成，其位于该图案化的过孔内。此工艺可参考芯片负载-去负载-负载（LUL）工艺。通过使用LUL工艺可使晶圆的热处理达最小化，并降低过孔界面的铝突出现象。
本发明上述或其他特征、观点和具体实施例，将在具体实施方式中详尽描述。
附图说明
为了更全面了解本发明以及其优点，这里将具体实施方式与相对应的附图说明如下：
图1是说明示范的包括半导体晶圆上的单芯片的半导体电路的图示包括；
图2是更详细说明图1电路内部分连接过孔的图示；
图3是透射电子显微镜图像（TEM），其说明常见的过孔形成工艺中的铝突出现象；以及
图4是流程图，其说明本发明在过孔形成过程中沉积金属粘着层的实施方法。
具体实施方式
图1是用以说明半导体电路100的实施例的图示，其中该半导体电路100包括半导体晶圆上的单芯片。在图1的实施例中，半导体电路100是存储电路，其包括主要存储部分120以及周边部分122。主要存储部分120包括形成存储电路100的结构，至于周边部分122则包括内连线(interconnects)和控制电路系统（control circuitry）。其中控制电路系统是主要存储部分120和控制电路的联系装置，而内连线是控制和存取主要存储部分120之用。
可理解的是关于本发明所描述的系统和方法的存储电路（例如：电路100），其发明内涵不仅限于存储电路。更确切的说，在此所描述的系统和方法可应用于任何后段工艺，不论其相关电路类型的差异。此外，在图1的实施例说明中有两个金属层108和110，而本发明所描述的系统和方法可延伸至具有更少或更多金属层的电路，而本实施例仅针对两层金属层的系统加以说明。
电路100包括使用各种公知的半导体工艺技术构建的数个层。例如，电路100包括使用前段工艺技术制造的元件层124，以及使用后段工艺技术制造的内线路层126。
元件层124可包括数个次层。这些次层可包括阱102，其可包括硅阱和许多经离子注入的区域，例如漏极和源极。该半导体阱和离子注入区域可采用公知的半导体技术形成。然后，在阱102的上形成一层字/位线层104。字/位线层104可包括各种内连线，例如：使用公知的半导体技术形成的字线和位线。然后储存层106可形成在字/位线层104上方。
内连线层126可包括数个金属层，如实施例说明的第一金属层108和第二金属层110。第一金属层108和第二金属层110可包括金属接点（例如：金属接点128和130）和内连线过孔（例如：过孔112，114和116），以连结所示的金属接点130和128。另外，过孔（例如：过孔118，121，123，125）也可包括在连结金属接点128和元件层124内的各种金属层。
图2是更详尽说明内连线层126的一部分的图示。图2说明在内连线层126中金属层一108周围的过孔112的一部分。过孔112被局限在上方金属接点130和下方金属接点128之间。如图2中所示，金属接点（例如；金属接点128）可包括多个金属层。而这些金属层可包括钛层206、氮化钛层210和铝层208。
可理解的是在图2的实施例中金属层128包括钛层206、氮化钛层210和铝层208，其他金属层也可被另外包括进去，或取代图2所说明的这些金属层。举例来说，铝层208可被铝铜层取代。
此外，过孔112可包括金属粘着层214和216以及钨插塞212。诚如上述解释，金属粘着层216可包括使用有机金属化学气相沉积法生长的氮化钛层，而金属粘着层214可包括使用离子化金属等离子体物理气相沉积法长成的钛层。在常见用于形成金属粘着层214和216的工艺中，在过孔界面会有铝层208的突出现象,此现象尤以部分连接过孔(Un-landing VIA)较之完全连接(landing VIA)过孔更为严重。在图3中说明。图3是透射电子显微镜影像，用以说明在过孔112的下缘部分304的铝层突出现象。在图3透射电子显微镜影像中过孔112上缘部分302并未受影响；然而，下缘部分304的铝层突出会增加通过过孔112连结的电阻并降低可靠度。
在图3说明的突出现象的发生起因于影响金属粘着层214和216的沉积所需要的温度循环（例如：温度和时间），并会实质上造成铝层208的熔化。
图4是说明形成过孔（例如：过孔112）的工艺的图示，关于其系统和方法的一实施例描述于此。首先，在步骤402，第一金属层（金属层）可被形成。该金属层可实质地包括多个金属层，如图2所说明的金属接点128。因此，在步骤402可包括钛层、氮化钛层、铝层、第二钛层和第二氮化钛层的形成。举例来说，这些金属层可经由物理气相沉积法，或更具体地由离子化金属等离子体物理气相沉积法来形成。
在步骤404中，过孔（例如：过孔112）会被图案化，以及在步骤406中，该晶圆会被除气（degassed）。在步骤408中，该晶圆会被移入前清洁室（PC II），在步骤410中，该晶圆会由前清洁室移出，并移入冷却室（CHA）。
在步骤412中，该晶圆会从冷却室（CH A）中被移出，并移入第一金属粘着层沉积室（CH1），例如：钛层214会在图案化的过孔内形成；然而，只形成该金属层的一部分。然后，在步骤414中，该晶圆从第一金属粘着层沉积室（CH1）中被移出，并移回冷却室或移回至该负载室，该晶圆被再次冷却。因为钛会吸收氧气，所以当晶圆暴露在大气中时不会产生天然氧化物的问题。然后，在步骤416中，该晶圆移回至第一金属粘着层沉积室中（CH1），且形成该粘着层的剩余部分。此种负载、去负载、负载工艺，可降低整体晶圆的热效应和避免铝突出现象。
该钛层可采用离子化金属等离子体物理气相沉积法形成。举例来说，对于一层厚度为400埃的钛层而言，可以先形成厚度为200埃的钛层，再形成另一厚度为200埃的钛层。因此，钛层的厚度可以维持在400埃，而不会过度施压于（Stressing）该晶圆。每一个在第一金属粘着层沉积室（CH1）形成该第一金属粘着层的一部分与剩余部分的步骤会维持在约100°C到300°C，优选为200°C约10秒到50秒，优选为49秒。然而，可以理解的是，经由实施例所提供的条件范围和温度需视其不同情况而定。
然后，在步骤418中，该晶圆会被移至另一沉积室（CH2或CH3）用于第二金属粘着层的形成，例如：氮化钛层216。该第二金属粘着层可采用有机金属化学气相沉积法来形成。该沉积室（CH2或CH3）工艺的温度约300°C到450°C，优选为450°C而时间约50秒到200秒，优选为100～177秒。
在步骤420中，该晶圆会被移出并移入第二冷却室（CH B）。然后，在步骤422中，钨插塞可被形成在图案化的过孔内。然后，在步骤424中，钨插塞会被研磨，例如：使用化学机械研磨法（CMP），以及在步骤426中，该第二金属层会被形成。该第二金属层会实质地包括多个金属层，如第二图说明的金属接点130。因此，在步骤402中，会包括钛层、一层氮化钛层，铝层，第二钛层和第二氮化钛层的形成。而这些金属层可经由物理气相沉积法，或更具体地由离子化金属等离子体物理气相沉积法来形成。
因此，通过实施图4的工艺，可避免铝层突出现象，而仍然可以维持钛层厚度，并可增进装置稳定性和降低故障率。
参考前述优选实施例以及其他详细说明范例，本发明内容已公开如上，应该了解的是，上述范例仅作为例示之用，非用于限制本发明的范围。本领域技术人员应可对上述范例进行更改或组合，但其内容仍应属于本发明的范畴，并受到下述权利要求的限制。
Claims (27)
1.一种在半导体后段工艺中形成半导体晶圆的过孔的方法，包括：
图案化过孔，用以形成所述过孔；
在所述图案化的过孔内形成第一金属粘着层的一部分，所述第一金属粘着层的一部分的厚度为所述第一金属粘着层的厚度的一半；
冷却所述晶圆；
在所述图案化的过孔内形成所述第一金属粘着层的剩余部分，所述第一金属粘着层的剩余部分的厚度为所述第一金属粘着层的厚度的一半；以及
在所述图案化的过孔内的所述第一金属粘着层上形成第二金属粘着层。
2.如权利要求1所述的方法，在所述形成第一金属粘着层的一部分的步骤前，还包括清洁所述晶圆的步骤。
3.如权利要求2所述的方法，在所述清洁所述晶圆的步骤之后，且在所述形成所述第一金属粘着层的一部分的步骤之前，还包括冷却所述晶圆的步骤。
4.如权利要求1所述的方法，在所述形成第二金属粘着层的步骤之后，还包括冷却所述晶圆的步骤。
5.如权利要求1所述的方法，其中所述形成第一金属粘着层的一部分的步骤，包括沉积所述第一金属粘着层的一部分于所述图案化的过孔内。
6.如权利要求5所述的方法，其中沉积所述第一金属粘着层的一部分的步骤使用物理气相沉积法。
7.如权利要求1所述的方法，其中形成所述第一金属粘着层的剩余部分的步骤，包括沉积所述第一金属粘着层的剩余部分于所述图案化的过孔内。
8.如权利要求7所述的方法，其中沉积所述第一金属粘着层的剩余部分的步骤使用物理气相沉积法。
9.如权利要求1所述的方法，其中形成所述第二金属粘着层的步骤，包括沉积所述第二金属粘着层于所述图案化的过孔内。
10.如权利要求9所述的方法，其中沉积所述第二金属粘着层的步骤使用有机金属化学气相沉积法。
11.如权利要求1所述的方法，还包括在所述图案化的过孔内所述第一以及第二金属粘着层内部形成金属插塞的步骤。
12.一种在半导体后段工艺中形成半导体晶圆过孔的方法，包括：
形成第一金属层；
图案化过孔，用以形成所述过孔；
形成第一金属粘着层的一部分，其位于所述图案化的过孔内，所述第一金属粘着层的一部分的厚度为所述第一金属粘着层的厚度的一半；
冷却所述晶圆；
形成所述第一金属粘着层的剩余部分，其位于所述图案化的过孔内，所述第一金属粘着层的一部分的厚度为所述第一金属粘着层的厚度的一半；以及
形成第二金属粘着层，其位于所述图案化的过孔内的所述第一金属粘着层内部；
形成金属插塞，其位于所述图案化的过孔内的所述第一以及第二金属粘着层内部。
13.如权利要求12所述的方法，在所述形成第一金属粘着层的一部分的步骤前，还包括清洁所述晶圆的步骤。
14.如权利要求13所述的方法，在所述清洁所述晶圆的步骤之后，且在所述形成所述第一金属粘着层的一部分的步骤之前，还包括冷却所述晶圆的步骤。
15.如权利要求12所述的方法，在所述形成第二金属粘着层的步骤之后，还包括冷却所述晶圆的步骤。
16.如权利要求12所述的方法，其中所述形成第一金属粘着层的第一部分的步骤，包括沉积所述第一金属粘着层的一部分于所述图案化的过孔内的步骤。
17.如权利要求16所述的方法，其中沉积所述第一金属粘着层的一部分的步骤使用物理气相沉积法。
18.如权利要求12所述的方法，其中形成所述第一金属粘着层的剩余部分的步骤，包括沉积所述第一金属粘着层的剩余部分于所述图案化的过孔内。
19.如权利要求18所述的方法，其中沉积所述第一金属粘着层的剩余部分使用物理气相沉积法。
20.如权利要求12所述的方法，其中形成所述第二金属粘着层的步骤，包括沉积所述第二金属粘着层于所述图案化的过孔内。
21.如权利要求20所述的方法，其中沉积所述第二金属粘着层的步骤，使用有机金属化学气相沉积法。
22.如权利要求12所述的方法，其中形成所述第一金属粘着层的一部分包括加热所述晶圆至摄氏100～300°C。
23.如权利要求22所述的方法，其中形成所述第一金属粘着层的一部分包括加热所述晶圆10～50秒。
24.如权利要求12所述的方法，其中形成所述第一金属粘着层的剩余部分包括加热所述晶圆至摄氏100～300°C。
25.如权利要求24所述的方法，其中形成所述第一金属粘着层的剩余部分包括加热所述晶圆10～50秒。
26.如权利要求12所述的方法，其中形成所述第二金属粘着层包括加热所述晶圆至摄氏350～450°C。
27.如权利要求26所述的方法，其中形成所述第二金属粘着层包括加热所述晶圆50～200秒。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/562,834 US20080119044A1 (en) | 2006-11-22 | 2006-11-22 | Systems and methods for back end of line processing of semiconductor circuits |
| US11/562,834 | 2006-11-22 | ||
| US11/847,135 US8003519B2 (en) | 2006-11-22 | 2007-08-29 | Systems and methods for back end of line processing of semiconductor circuits |
| US11/847,135 | 2007-08-29 | ||
| CNA2007101927734A CN101188211A (zh) | 2006-11-22 | 2007-11-20 | 半导体电路后段工艺系统与方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101927734A Division CN101188211A (zh) | 2006-11-22 | 2007-11-20 | 半导体电路后段工艺系统与方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102881637A true CN102881637A (zh) | 2013-01-16 |
| CN102881637B CN102881637B (zh) | 2015-10-21 |
Family
ID=39417441
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210298053.7A Expired - Fee Related CN102881637B (zh) | 2006-11-22 | 2007-11-20 | 半导体电路后段工艺系统与方法 |
| CNA2007101927734A Pending CN101188211A (zh) | 2006-11-22 | 2007-11-20 | 半导体电路后段工艺系统与方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101927734A Pending CN101188211A (zh) | 2006-11-22 | 2007-11-20 | 半导体电路后段工艺系统与方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20080119044A1 (zh) |
| CN (2) | CN102881637B (zh) |
| TW (1) | TWI349331B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080119044A1 (en) * | 2006-11-22 | 2008-05-22 | Macronix International Co., Ltd. | Systems and methods for back end of line processing of semiconductor circuits |
| WO2018004537A1 (en) * | 2016-06-28 | 2018-01-04 | Intel Corporation | Integration of single crystalline transistors in back end of line (beol) |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960010056B1 (ko) * | 1992-12-10 | 1996-07-25 | 삼성전자 주식회사 | 반도체장치 및 그 제조 방법 |
| US5420072A (en) * | 1994-02-04 | 1995-05-30 | Motorola, Inc. | Method for forming a conductive interconnect in an integrated circuit |
| US5691571A (en) * | 1994-12-28 | 1997-11-25 | Nec Corporation | Semiconductor device having fine contact hole with high aspect ratio |
| US5599739A (en) * | 1994-12-30 | 1997-02-04 | Lucent Technologies Inc. | Barrier layer treatments for tungsten plug |
| US6077782A (en) * | 1997-02-28 | 2000-06-20 | Texas Instruments Incorporated | Method to improve the texture of aluminum metallization |
| US6037258A (en) * | 1999-05-07 | 2000-03-14 | Taiwan Semiconductor Manufacturing Company | Method of forming a smooth copper seed layer for a copper damascene structure |
| JP2001267269A (ja) * | 2000-03-22 | 2001-09-28 | Nec Kansai Ltd | スパッタ方法及びそれを用いた半導体装置の製造方法 |
| US6673716B1 (en) * | 2001-01-30 | 2004-01-06 | Novellus Systems, Inc. | Control of the deposition temperature to reduce the via and contact resistance of Ti and TiN deposited using ionized PVD techniques |
| KR100564605B1 (ko) * | 2004-01-14 | 2006-03-28 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR100459717B1 (ko) * | 2002-08-23 | 2004-12-03 | 삼성전자주식회사 | 반도체 소자의 금속 콘택 형성 방법 |
| US6821886B1 (en) * | 2003-09-05 | 2004-11-23 | Chartered Semiconductor Manufacturing Ltd. | IMP TiN barrier metal process |
| KR100574317B1 (ko) * | 2004-02-19 | 2006-04-26 | 삼성전자주식회사 | 게이트 구조물, 이를 갖는 반도체 장치 및 그 형성 방법 |
| US20080119044A1 (en) * | 2006-11-22 | 2008-05-22 | Macronix International Co., Ltd. | Systems and methods for back end of line processing of semiconductor circuits |
-
2006
- 2006-11-22 US US11/562,834 patent/US20080119044A1/en not_active Abandoned
-
2007
- 2007-08-29 US US11/847,135 patent/US8003519B2/en not_active Expired - Fee Related
- 2007-11-20 CN CN201210298053.7A patent/CN102881637B/zh not_active Expired - Fee Related
- 2007-11-20 CN CNA2007101927734A patent/CN101188211A/zh active Pending
- 2007-11-21 TW TW096144129A patent/TWI349331B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US20080119042A1 (en) | 2008-05-22 |
| US20080119044A1 (en) | 2008-05-22 |
| CN101188211A (zh) | 2008-05-28 |
| TW200824043A (en) | 2008-06-01 |
| US8003519B2 (en) | 2011-08-23 |
| TWI349331B (en) | 2011-09-21 |
| CN102881637B (zh) | 2015-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7981761B2 (en) | Method of manufacturing semiconductor device having MIM capacitor | |
| KR100328901B1 (ko) | ＢＥＯＬ 배선 제조를 위하여 작은 콘택트 비아에 행해지는 높은 양산 능력의 Ａｌ-Ｃｕ 박막 스퍼터링 공정 | |
| US5963827A (en) | Method for producing via contacts in a semiconductor device | |
| US10727119B2 (en) | Process integration approach of selective tungsten via fill | |
| US10002834B2 (en) | Method and apparatus for protecting metal interconnect from halogen based precursors | |
| CN100463186C (zh) | 用于半导体元件的电容器及其制造方法 | |
| US5911857A (en) | Method for forming metal wiring of semiconductor devices | |
| CN102881637B (zh) | 半导体电路后段工艺系统与方法 | |
| US20190348369A1 (en) | Method and apparatus for protecting metal interconnect from halogen based precursors | |
| US7279416B2 (en) | Methods of forming a conductive structure in an integrated circuit device | |
| JP4571836B2 (ja) | 半導体装置およびその製造方法 | |
| CN101764084A (zh) | 铜阻挡层-籽晶层薄膜制备的方法 | |
| CN109994424B (zh) | 用于28纳米及以下技术节点的接触孔结构中氮化钛膜的形成方法 | |
| US20050101148A1 (en) | Method for preventing an increase in contact hole width during contact formation | |
| US20200168450A1 (en) | Method for fabricating interconnect of semiconductor device | |
| US20040245635A1 (en) | Methods for forming contacts in semiconductor devices having local silicide regions and semiconductor devices formed thereby | |
| US6528414B1 (en) | Methods for forming wiring line structures in semiconductor devices | |
| US6943109B2 (en) | Method of manufacturing a semiconductor element | |
| CN101217129B (zh) | 一种层间电容器的形成方法 | |
| KR100826986B1 (ko) | 반도체 소자의 제조방법 | |
| US20020013049A1 (en) | Process for forming a conducting structure layer that can reduce metal etching residue | |
| KR100711920B1 (ko) | 반도체 소자의 금속 배선 및 그의 형성 방법 | |
| KR100464652B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| US7172961B2 (en) | Method of fabricating an interconnect structure having reduced internal stress | |
| JP2001274113A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20151021 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |