CN102880552B - 面向多核多线程处理器的混合地址映射方法 - Google Patents

Abstract

本发明公开了一种面向多核多线程处理器的混合地址映射方法，其实施步骤如下：1)将访存地址由高位到低位依次映射为<row，col_high，bank，rank，channel，col_low，byte>，列地址的低位用于存放Cache行突发访问地址和突发访问内字地址；2)根据映射的访存地址中的排地址进行位运算获取新的访存地址，并根据新的访存地址执行访问SDRAM。本发明能够离散访存中的排分布，同时将地址空间相邻的逻辑页映射到多个体上，实现流水化访问不同排、体的物理页面，具有体冲突概率低、适用范围广的优点。

Description

面向多核多线程处理器的混合地址映射方法

技术领域

本发明涉及多核微处理器存储系统的地址映射方法，具体涉及一种面向多核处理器中线程数较多、多基址流并发访问的存储系统地址映射方法。

背景技术

目前主流的片外存储器使用DDR2和DDR3存储器(后文统称DDR)，都是基于SDRAM(同步动态随机存储器)搭建。DDR外部存储器通过双列直插(Dual In-line Memory Module，简称DIMM)的DDR SDRAM组成，每个DDR内存条DDR SDRAM是一个由排(rank)、体(bank)、行(row)和列(column，简称col)索引的四维的存储结构。存储控制器一般以先进先出的顺序向SDRAM传递访存指令，这种按程序顺序调度的方法实现简单，但由于存储体竞争，对同一存储体的连续访问必须等待前一个访问完成才能进行，存储器带宽利用率较低。

优化访存地址映射方式是片外存储带宽优化的一个重要方法。传统的面向单rank的基本地址映射方法有：〈bank,row,column〉(简称B-R-C)、〈row,bank,column〉(简称R-B-C)和〈bank,row_low,column_low,row_high,column_high〉(简称B-R_L-C_L-R_H-C_H)。B-R-C是最常用的地址映射方式，适合访问的空间局部性很强的应用；R-B-C映射方式中row可以很长，而且顺序访问的相邻row被分到不同bank上，适合访问大量顺序数据的应用；B-R_L-C_L-R_H-C_H方式常用于图形处理和流应用。

在当前的处理器存储系统中，扩展rank是扩展片外存储容量的主要方式。几种基于R-B-C地址映射的常用映射方式：

(1)页交叉映射方式，排地址在地址位的高位，地址位从高到底为<rank,row,bank,col,byte>。

(2)排交叉映射方式，排地址位在行地址与体地址之间，地址位从高到底为<row,rank,bank,col,byte>，由于排地址比较低，这种映射可以将一个基址流中的访存操作分配到不同排地址的不同体的行上，不同排的不同体的负载基本均衡。

(3)基于异或的页交叉映射方式，地址位从高到底为<rank,row,row_low⊕bank,col,byte>，该映射保留了页交叉映射的优点，同时又将地址空间相邻的逻辑页映射到多个体上，降低了页冲突概率，访问不同体的物理页面可以流水化。另外，美国密歇根技术大学的Jun Shao提出了一种位反地址映射方式。

以上方法可以将一个基址流中的访存操作映射到不同通道、不同排的不同体中，但是对于多个线程分别执行多个基址流的情况并不适合。由于基地址一般位于地址的高位，若使用页交叉方式，由于排地址在最高位，因此所有的基址流的地址的排相同的概率很高，而体地址虽然紧跟行地址之后，目前DDR存储器每个通道支持的体数一般为8个，体的位宽为3，对于128线程的处理器来说，每个线程执行一条基址流，平均有16个基址流的地址会同时映射到同一个体。若使用排交叉方式，由于目前DDR存储器每个通道支持的排数一般为2～4个，因此平均有32～64个基址流的地址会同时映射到同一个排，而且同样会发生多个基址流的地址同时映射到同一个体的情况。若使用基于异或的页交叉映射，尽管通过异或操作(⊕)可以离散体，但是由于排地址固定在最高位，因此与页交叉映射方式一样，该映射方式下所有的基址流的地址的排相同的概率很高。

发明内容

本发明要解决的技术问题是提供一种能够离散访存中的排分布，同时将地址空间相邻的逻辑页映射到多个体上，实现流水化访问不同排、体的物理页面、体冲突概率低、适用范围广的面向多核多线程处理器的混合地址映射方法。

为了解决上述技术问题，本发明采用的技术方案为：

一种面向多核多线程处理器的混合地址映射方法，其实施步骤如下：

1)将访存地址由高位到低位依次映射为

<row,col_high,bank,rank,channel,col_low,byte>

其中，row代表行地址，col_high代表列地址的高位，bank代表体地址，rank代表排地址，channel代表通道地址，col_low代表列地址的低位，byte代表字节索引地址，所述列地址的低位用于存放Cache行突发访问地址和突发访问内字地址；

2)根据映射得到的访存地址中的排地址进行位运算获取新的访存地址，并根据所述新的访存地址执行访问SDRAM。

作为本发明上述技术方案的进一步改进：

所述步骤2)的详细步骤包括：

A1)在映射得到的访存地址选择一部分行地址、排地址和列地址的低位构建循环字段；所述选择一部分行地址具体是指从行地址的低位方向选择一部分行地址；

A2)将所述循环字段左移一个排地址的位宽后填回到所述循环字段在所述映射的访存地址中原先所处的位置，并根据替换后的访存地址执行访问SDRAM。

或者，所述步骤2)的详细步骤包括：

B1)从行地址中分别截取部分地址作为第一部分行地址和第二部分行地址；所述第一部分行地址位于行地址的高位侧；所述第二部分行地址位于行地址的低位侧；

B2)将所述第一部分行地址和体地址进行异或运算获取新的体地址，将所述第二部分行地址和排地址进行异或运算获取新的排地址；

B3)将新的体地址和新的排地址替换原映射的访存地址中的排地址，并根据替换后的访存地址执行访问SDRAM。

所述步骤B2)中进行异或运算获取新的体地址的函数表达式为：

a'_bank+i＝a_bank+i⊕(CB_it·a_b)⊕(CB_it+1·a_b+1)...⊕(CB_it+t-1·a_b+t-1)

其中，a'_bank+i表示进行异或运算获得的新的体地址；i∈[0，M-1]，M为体地址的位宽，⊕为逻辑异或操作，·为逻辑与操作，t为第一部分行地址的宽度，a_bank为体地址在访存地址中的起始位，a_bank+i为体地址在访存地址中的第i位；a_b为第一部分行地址在访存地址中的起始位，a_b+i为第一部分行地址在访存地址中的第i位；CB为配置体地址异或操作的寄存器，CB的位宽为M*t，CB_it～CB_it+t-1用于配置体地址中a_bank+i位的异或。

步骤B2)中进行异或运算获取新的排地址的函数表达式为：

a'_rank+i＝a_rank+i⊕(CR_is·a_r)⊕(CR_is+1·a_r+1)...⊕(CR_is+s-1·a_r+s-1)

其中，a'_rank+i表示进行异或运算获得的新的排地址；i∈[0，N-1]N为排地址的位宽，⊕为逻辑异或操作，·为逻辑与操作，s为第二部分行地址的宽度；a_rank为排地址在访存地址中的起始位，a_rank+i为排地址在访存地址中的第i位；a_r为第二部分行地址在访存地址中的起始位，a_r+i为第二部分行地址在访存地址中的第i位；CR为配置排地址异或操作的寄存器，CR的位宽为N*s，CR_is～CR_is+s-1用于配置排地址中a_rank+i位的异或。

本发明具有下述优点：

1、本发明根据所述映射的访存地址中的内容对所述排地址进行位运算得到新的排地址，然后将新的排地址替换原映射的访存地址中的排地址，并根据替换后的访存地址执行访问SDRAM，不仅支持多通道、多排的外部存储器组织方式，而且根据访问具有一定空间局部性的特性，能够离散访存中的排分布，同时将地址空间相邻的逻辑页映射到多个体上，实现流水化访问不同排、体的物理页面，具有体冲突概率低、适用范围广的优点；

2、本发明通过对访存地址的映射，对同一逻辑页面的访问依然落在同一物理页面，而不会被映射到不同物理页面，不会破坏存储访问的空间局部性。

附图说明

图1为本发明实施例一的存储系统基本地址映射方式示意图。

图2为本发明实施例一中获取新的访存地址的原理示意图。

图3为本发明实施例二中获取新的访存地址的原理示意图。

图4为128线程stream程序的执行过程中使用现有技术页交叉映射方式时通道0的排体访问比率分布情况示意图。

图5为128线程stream程序的执行过程中使用现有技术排交叉地址映射方式时通道0的排体访问比率分布情况示意图。

图6为128线程stream程序的执行过程中现有技术基于异或的页交叉映射方式时通道0的排体访问比率分布情况示意图。

图7为128线程stream程序的执行过程中使用本发明实施例一时通道0的排体访问比率分布情况示意图。

图8为128线程stream程序的执行过程中使用本发明实施例二的映射方式时通道0的排体访问比率分布情况示意图。

具体实施方式

实施例一：

本实施例面向多核多线程处理器的混合地址映射方法的实施步骤如下：

1)将访存地址由高位到低位依次映射为如图1所示的

<row,col_high,bank,rank,channel,col_low,byte>

其中，row代表行地址，col_high代表列地址的高位，bank代表体地址，rank代表排地址，channel代表通道地址，col_low代表列地址的低位，byte代表字节索引地址，列地址的低位用于存放Cache行突发访问地址(Cacheline burst地址)和突发访问内字地址(burst内字地址)；

2)根据映射得到的访存地址中的排地址进行位运算获取新的访存地址，并根据新的访存地址执行访问SDRAM。

突发访问方式可以从外部存储器中获得多个连续的Cacheline数据，存储控制器中的burst方式能够提高访存带宽。Cacheline Burst地址和Burst内字地址放在低位，能够保证Burst访问能够命中同一个通道、同一体同一行，充分利用活跃页的活跃时间，减少页的开启和关闭次数。为了将存储空间均匀分配到各个通道，通道地址的位置仅高于列地址的低位的位置，使多个通道并行工作。为了平衡同一通道内各排的负载，排地址的位置仅高于通道地址以提高同一通道的存储器数据总线的使用效率；为了均衡每一个排内部的各体的负载平衡，体地址尽量位于较低的地址位，仅高于排地址的位置以形成低位交叉存取，达到提高系统随机访问利用存储器带宽的能力的目的；行地址的位置比列地址的高位等其它部分的地址位高，用于实现快速页访问。因此，本实施例通过将访问SDRAM的地址由高位到低位依次映射为<row,col_high,bank,rank,channel,col_low,byte>，针对当前多核多线程处理器线程数目逐渐增加的特点，能够从全局的角度将多线程程序的多基址流访存地址进行离散，将各个线程的访存较为公平地映射到每个通道的各个排的不同体中，避免对同一个体的访存冲突，能够解决现有的存储系统地址映射方法不能有效缓解多线程程序多基址流同时映射到同一个通道、同一个rank的同一个bank导致bank冲突越来越频繁的问题。

本实施例中，步骤2)的详细步骤包括：

A1)在映射得到的访存地址选择一部分行地址、排地址和列地址的低位构建循环字段；

A2)将循环字段左移一个排地址的位宽后填回到循环字段在映射的访存地址中原先所处的位置，并根据替换后的访存地址执行访问SDRAM。

步骤A1)中选择一部分行地址具体是指从行地址的低位方向选择一部分行地址。

本实施例为一种循环左移地址映射方式。如图2所示，在每一次访问SDRAM之前，首先从每次访问SDRAM的访存地址中选择出<row_low,rank,col_low>构成循环字段，将访存地址中的循环字段左移一个rank的位宽后填回到循环字段原先所处的位置，然后再根据循环字段左移后的访存地址执行访问SDRAM。本实施例在对循环字段执行左移的过程中通过row_low,rank,col_low参与循环左移操作，bank和channel保持不变，最终执行访问SDRAM的实际访存地址为经过rank循环左移映射后的地址，通过rank循环左移操作能够将连续的访问映射到离散的存储器rank中。

实施例二：

本实施例面向多核多线程处理器的混合地址映射方法的实施步骤与实施例一基本相同，其主要区别点为步骤2)，步骤2)的详细步骤包括：

B1)从行地址中分别截取部分地址作为第一部分行地址和第二部分行地址；

B2)将第一部分行地址和体地址进行异或运算获取新的体地址，将第二部分行地址和排地址进行异或运算获取新的排地址；

B3)将新的体地址和新的排地址替换原映射的访存地址中的排地址，并根据替换后的访存地址执行访问SDRAM。

本实施例中，第一部分行地址位于行地址的高位侧；第二部分行地址位于行地址的低位侧。本实施例为一种rank与bank联合可配多位异或地址映射方式，步骤B2)中进行异或运算获取新的体地址的函数表达式为：

a'_bank+i＝a_bank+i⊕(CB_it·a_b)⊕(CB_it+1·a_b+1)...⊕(CB_it+t-1·a_b+t-1)

其中，a'_bank+i表示进行异或运算获得的新的体地址；i∈[0，M-1]，M为体地址的位宽，⊕为逻辑异或操作，i为逻辑与操作，t为第一部分行地址的宽度，a_bank为体地址在访存地址中的起始位，a_bank+i为体地址在访存地址中的第i位；a_b为第一部分行地址在访存地址中的起始位，a_b+i为第一部分行地址在访存地址中的第i位；CB为配置体地址异或操作的寄存器，CB的位宽为M*t，CB_it～CB_it+t-1用于配置体地址中a_bank+i位的异或。对于变换前体地址的每一位，可以选择使用第一部分行地址中的任意一位与之异或，CB₀～CB_t-1用于配置体地址中a_bank位的异或，CB_t～CB_2t-1用于配置体地址中a_bank+1位的异或，以此类推，CB_it～CB_it+t-1用于配置体地址中a_bank+i位的异或，因此CB的位宽为M*t。举例说明，假设t为8，从row中选出的8位行地址信息用row1[7:0]表示,CB₀～CB₇用于配置a_bank位的异或：若CB[7:0]为8`b0000_0001，CB的第0位为1表示使用row1[0]参与异或，因此a'<sub>bank</sub>＝row1[0]⊕a<sub>bank</sub>；若CB[7:0]为8`b0000_0010,CB的第1位为1表示使用row1[1]参与异或，因此a'_bank＝row1[1]⊕a_bank。

本实施例中，步骤B2)中进行异或运算获取新的排地址的函数表达式为：

a'_rank+i＝a_rank+i⊕(CR_is·a_r)⊕(CR_is+1·a_r+1)...⊕(CR_is+s-1·a_r+s-1)

其中，a'_rank+i表示进行异或运算获得的新的排地址；i∈[0，N-1]，N为排地址的位宽，⊕为逻辑异或操作，·为逻辑与操作，s为第二部分行地址的宽度；a_rank为排地址在访存地址中的起始位，a_rank+i为排地址在访存地址中的第i位；a_r为第二部分行地址在访存地址中的起始位，a_r+i为第二部分行地址在访存地址中的第i位；CR为配置排地址异或操作的寄存器，CR的位宽为N*s，CR_is～CR_is+s-1用于配置排地址中a_rank+i位的异或。对于变换前排地址的每一位，可以选择使用第二部分行地址中的任意一位与之异或，CR₀～CR_s-1用于配置排地址中a_rank位的异或，CR_s～CR_2s-1用于配置排地址中a_rank+1位的异或，以此类推，CR_is～CR_is+s-1用于配置排地址中a_rank+i位的异或，因此CR的位宽为N*s。举例说明，假设s为12，从row中选出的12位行地址信息用row2[11:0]表示，CR₀～CR₁₁用于配置a_rank位的异或：若CR[11:0]为12`b0000_0000_0001,CR的第0位为1表示使用row2[0]参与异或，因此a'<sub>rank</sub>＝row2[0]⊕a<sub>rank</sub>；若CR[11:0]为12`b0000_0001_0000,CR的第4位为1表示使用row2[4]参与异或，因此a'_rank＝row2[4]⊕a_rank。

本实施例中，排地址的位宽为N位，体地址的位宽为M位，从行地址中取出t位，在CB配置信息的控制下，与原体地址进行异或操作，产生新的体地址；从行地址中取出s位，在CR配置信息的控制下，与原排地址进行异或操作，产生新的排地址。参数t、s、CB和CR可以根据实际需要进行配置。

在128线程stream程序的执行过程中对通道0中的体被激活的情况进行统计，被激活bank的分布情况间接反映了地址映射的情况。实验中设置stream程序128条基址流的偏移地址位宽不超过<col,byte>的总位宽，各基址流的基址仅在行地址的低位(row_low)不同，每个通道具有4个排，每个排具有8个体。下文通过比较采用循环左移地址映射方式(实施例一)、rank与bank联合可配多位异或地址映射方式(实施例二)和现有技术的页交叉映射方式、rank交叉映射、基于异或的页交叉映射方式时bank被访问的比率的分布情况。

如图4所示，使用页交叉映射方式时，由于排地址在最高位，而试验中各基址流的基址仅在行地址的低位不同，所以所有基址流的访存地址的排地址相同。另外实验中128条基址流的偏移地址位宽不超过<col,byte>的总位宽，所以所有基址流的访存地址的体地址也相同，因此最终每个通道的所有访存地址全部映射到了同一排(rank0)的同一体(bank0)中。

如图5所示，使用rank交叉地址映射方式时，也没有能够将访存地址均匀映射到4个排中，因为试验中各基址流的基址仅在行地址的低位不同，偏移地址位宽不超过<col,byte>的总位宽，因此所有基址流的访存地址中的排地址仍然相同，排交叉映射没有发挥作用。

如图6所示，使用基于异或的页交叉映射方式时，由于各基址流的基址在行地址的低位不同，因此使用将row_low和bank进行异或操作的映射方式能够有效地离散体，但是由于排在高位没有进行映射，因此该映射方式同样没有离散对排的访问，从图中可见，所有的访存地址均匀映射到同一个排(rank0)的多个体(bank0～bank7)中。

如图7所示，使用实施例一的循环左移地址映射方式时，由于实施例一将访存地址均匀映射到各个排中，因为各基址流访存序列中col_low的变化频度高，通过移位使排访问离散化，所有的访存地址被均匀映射到不同排(rank0～rank3)的同一体(bank0)中；由于该方法中体不参与循环移位，因此对离散体没有效果，通道中所有的访存都访问同一体(bank0)。

如图8所示，使用实施例二的使用rank与bank联合可配多位异或地址映射方式时，由于实施例二通过合理配置s、t、CB和CR，各基址流地址中基址变化的部分参与生成新的排地址和体地址的计算，通道中的访存地址比较均匀地映射到各排(rank0～rank3)的不同体(bank0～bank7)中。实施例二通过配置寄存器进行选择，可以根据不用应用的特点灵活选择何种地址映射方式，保持了映射方式的灵活性，能够从全局的角度将多线程程序的多基址流访存地址进行离散，能够将各个线程的访存较为公平地映射到SDRAM每个通道的各排(rank)的不同体(bank)中。

综上所述，上述实施例一和实施例二均能够将所有的访存地址均匀映射到各个排中，能够降低排访问冲突，减少体访问冲突的概率；其中尤其实施例二还能够进一步将所有的访存地址均匀映射到各个排的不同体中，进一步降低同一排中的体访问冲突。

以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.一种面向多核多线程处理器的混合地址映射方法，其特征在于其实施步骤如下：

1)将访存地址由高位到低位依次映射为

<row,col_high,bank,rank,channel,col_low,byte>

其中，row代表行地址，col_high代表列地址的高位，bank代表体地址，rank代表排地址，channel代表通道地址，col_low代表列地址的低位，byte代表字节索引地址，所述列地址的低位用于存放Cache行突发访问地址和突发访问内字地址；

2)根据映射得到的访存地址中的排地址进行位运算获取新的访存地址，并根据新的访存地址执行访问SDRAM。

2.根据权利要求1所述的面向多核多线程处理器的混合地址映射方法，其特征在于，所述步骤2)的详细步骤包括：

A1)在映射得到的访存地址选择一部分行地址、排地址和列地址的低位构建循环字段；所述选择一部分行地址具体是指从行地址的低位方向选择一部分行地址；

A2)将所述循环字段左移一个排地址的位宽后填回到所述循环字段在所述映射的访存地址中原先所处的位置，并根据替换后的访存地址执行访问SDRAM。

3.根据权利要求1所述的面向多核多线程处理器的混合地址映射方法，其特征在于，所述步骤2)的详细步骤包括：

B1)从行地址中分别截取部分地址作为第一部分行地址和第二部分行地址；所述第一部分行地址位于行地址的高位侧；所述第二部分行地址位于行地址的低位侧；

B2)将所述第一部分行地址和体地址进行异或运算获取新的体地址，将所述第二部分行地址和排地址进行异或运算获取新的排地址；

B3)将新的体地址和新的排地址替换原映射的访存地址中的排地址，并根据替换后的访存地址执行访问SDRAM。

4.根据权利要求3所述的面向多核多线程处理器的混合地址映射方法，其特征在于，所述步骤B2)中进行异或运算获取新的体地址的函数表达式为：

a'_bank+i＝a_bank+i⊕(CB_it·a_b)⊕(CB_it+1·a_b+1)...⊕(CB_it+t-1·a_b+t-1)

其中，a'_bank+i表示进行异或运算获得的新的体地址；i∈[0,M-1]，M为体地址的位宽，⊕为逻辑异或操作，·为逻辑与操作，t为第一部分行地址的宽度，a_bank为体地址在访存地址中的起始位，a_bank+i为体地址在访存地址中的第i位；a_b为第一部分行地址在访存地址中的起始位，a_b+i为第一部分行地址在访存地址中的第i位；CB为配置体地址异或操作的寄存器，CB的位宽为M*t，CB_it～CB_it+t-1用于配置体地址中a_bank+i位的异或。

5.根据权利要求4所述的面向多核多线程处理器的混合地址映射方法，其特征在于，所述步骤B2)中进行异或运算获取新的排地址的函数表达式为：

a'_rank+i＝a_rank+i⊕(CR_is·a_r)⊕(CR_is+1·a_r+1)...⊕(CR_is+s-1·a_r+s-1)

其中，a'_rank+i表示进行异或运算获得的新的排地址；i∈[0,N-1]，N为排地址的位宽，⊕为逻辑异或操作，·为逻辑与操作，s为第二部分行地址的宽度；a_rank为排地址在访存地址中的起始位，a_rank+i为排地址在访存地址中的第i位；a_r为第二部分行地址在访存地址中的起始位，a_r+i为第二部分行地址在访存地址中的第i位；CR为配置排地址异或操作的寄存器，CR的位宽为N*s，CR_is～CR_is+s-1用于配置排地址中a_rank+i位的异或。