CN102857245A - 提供对iso脉冲的抗扰性的lin接收机 - Google Patents

提供对iso脉冲的抗扰性的lin接收机 Download PDF

Info

Publication number
CN102857245A
CN102857245A CN2011101898691A CN201110189869A CN102857245A CN 102857245 A CN102857245 A CN 102857245A CN 2011101898691 A CN2011101898691 A CN 2011101898691A CN 201110189869 A CN201110189869 A CN 201110189869A CN 102857245 A CN102857245 A CN 102857245A
Authority
CN
China
Prior art keywords
signal
circuit
filtering
input signal
lin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101898691A
Other languages
English (en)
Other versions
CN102857245B (zh
Inventor
曾妮
林大松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Shenzhen R&D Co Ltd
Original Assignee
STMicroelectronics Shenzhen R&D Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Shenzhen R&D Co Ltd filed Critical STMicroelectronics Shenzhen R&D Co Ltd
Priority to CN201110189869.1A priority Critical patent/CN102857245B/zh
Priority to US13/423,585 priority patent/US8625725B2/en
Priority to US13/483,796 priority patent/US8686762B2/en
Publication of CN102857245A publication Critical patent/CN102857245A/zh
Application granted granted Critical
Publication of CN102857245B publication Critical patent/CN102857245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)

Abstract

公开了一种提供对ISO脉冲的抗扰性的LIN接收机电路。接收机电路包括滤波电路、第一比较器和驱动器块，该滤波电路接收输入信号并产生经滤波的信号，该第一比较器将经滤波的信号与阈值电压进行比较，该驱动器块产生接收机输出信号。接收机电路还包括输入比较器、信号调整电路以及限幅电路。输入比较器检测输入信号上的低电压，并且信号调整电路将经滤波的信号向特定值驱动以缩短在第一比较器的输出处的短时脉冲波形干扰的长度。同时，限幅电路检测并去除短时脉冲波形干扰以产生限幅器输出信号。限幅器输出信号由驱动器块接收，驱动器块输出接收机输出信号，其中接收机输出信号不包含短时脉冲波形干扰并且延迟不超过7.5μs，从而提供对ISO脉冲的抗扰性。

Description

提供对ISO脉冲的抗扰性的LIN接收机
技术领域
本发明总体上涉及局域互联网(LIN)电路，并且更具体地涉及提供对中断源输出(ISO)脉冲的抗扰性的LIN接收机。
背景技术
局域互联网(LIN)通常实现用于在该网络内通信的发射机和接收机。接收机电路易于受输入信号上的干扰的影响，该干扰会导致错误的接收机输出。具体而言，接收机易于受射频(RF)脉冲和ISO脉冲的影响，导致在接收机输出信号上出现错误的低状态。在试图对错误的接收机输出进行减缓的过程中，已经根据一致性(conformance)测试和适当发射规则设计了已知的接收机电路来提供对RF脉冲的抗扰性。然而，这些已知的接收机电路仍易于受ISO脉冲的影响。由此，存在对如下LIN接收机电路的需求，该LIN接收机电路产生对在接收机的输入信号上出现的ISO脉冲的影响具有抗扰性的输出信号。
发明内容
本公开提供一种提供对ISO脉冲的抗扰性的LIN接收机电路。在一个实施例中，LIN接收机包括比较器电路，操作用于将经滤波的输入信号与第一迟滞阈值或第二迟滞阈值进行比较，并输出迟滞信号，如果所述经滤波的信号小于或等于所述第一迟滞阈值则所述迟滞信号具有第一状态，并且如果所述经滤波的信号大于或等于所述第二迟滞阈值则所述迟滞信号具有第二状态；操作用于检测未经滤波的输入信号的低瞬态电压的电路，其中所述低瞬态电压将在所述迟滞信号上产生持续第一时间长度的有效短时脉冲波形干扰(glitch)；电压调整电路，操作用于响应于所述低瞬态电压的检测来调整所述经滤波的信号的电压，以将所述有效短时脉冲波形干扰缩短为比所述第一时间长度小的第二时间长度；以及限幅器(deglitcher)电路，操作用于从所述迟滞信号检测并去除所述缩短的有效短时脉冲波形干扰，并且生成输出信号。
在另一个实施例中，LIN接收机电路包括比较器电路，接收输入信号和第一参考电压，并输出比较器信号，指示所述输入信号上的低瞬态电压的存在；电压调整电路，接收所述比较器信号和第二参考电压，并且当所述比较器信号指示在所述输入信号上存在所述低瞬态电压时，输出调整电流，当所述经滤波的输入信号小于所述第二参考电压时，所述调整电流将经滤波的输入信号向所述第二参考电压驱动；迟滞电路，将所述经滤波的输入信号与第一迟滞阈值或第二迟滞阈值进行比较，并产生迟滞信号，如果所述经滤波的输入信号小于或等于所述第一迟滞阈值则所述迟滞信号具有第一状态，并且如果所述经滤波的输入信号大于或等于所述第二迟滞阈值则所述迟滞信号具有第二状态，其中作为所述低瞬态电压的结果，所述迟滞信号将具有有效短时脉冲波形干扰，并且其中当所述经滤波的输入信号小于所述第二参考电压时，通过所述调整电流将所述经滤波的输入信号向所述第二参考电压驱动，缩短所述迟滞信号上的所述有效短时脉冲波形干扰的长度；以及限幅器电路，接收所述迟滞信号和所述比较器信号，并通过去除所述缩短的有效短时脉冲波形干扰来产生输出信号。
本公开还提供一种方法，该方法包括：对输入信号进行滤波以产生经滤波的信号；将所述经滤波的信号与第一迟滞值或第二迟滞值进行比较；输出迟滞信号，如果所述经滤波的信号小于或等于所述第一迟滞值则所述迟滞信号具有第一状态，并且如果所述经滤波的信号大于或等于所述第二迟滞值则所述迟滞信号具有第二状态；检测所述输入信号上的低瞬态电压，其中所述低瞬态电压将在所述迟滞信号上产生持续第一时间长度的有效短时脉冲波形干扰；响应于所述低瞬态电压的检测，调整所述经滤波的信号的电压，以将所述有效短时脉冲波形干扰缩短为比所述第一时间长度小的第二时间长度；检测所述迟滞信号上的所述缩短的有效短时脉冲波形干扰；以及从所述迟滞信号去除所述缩短的有效短时脉冲波形干扰，以产生输出信号。
从以下结合附图阅读的实施例的具体描述中，本公开的前述以及其它特征和优势将变得更加显而易见。具体描述和附图只是用于说明本公开，而不是限制本发明的范围，本发明的范围由所附权利要求及其等同方案来限定。
附图说明
在未按比例绘制的附图中通过示例的方式说明实施例，其中类似的参考标号指示相似部分，并且其中：
图1A、图1B、图1C和图1D图示了用于测试对注入的RF脉冲和ISO脉冲具有抗扰性的电路的示例性配置、LIN总线的示例性实施例以及对应的定时参数和电压电平；
图2A、图2B、图2C和图2D分别图示了ISO脉冲ISO1、ISO2a、ISO3a和ISO3b的波形；
图3图示了常规的LIN接收机电路；
图4A、图4B和图4C图示了对应于由图3所示的常规LIN接收机电路接收到的输入信号的波形；
图5图示了本公开的LIN接收机电路的示例性实施例；
图6A和图6B分别图示了图5中提供的延迟电路的详细视图以及对应于在延迟电路处接收到的输入信号的波形；
图7示出了在图5中所示的接收机电路中提供的调整电路的详细视图；
图8A和图8B图示了具有调整电路的图5所示公开的LIN接收机电路的各个组件的波形和不具有调整电路的图5所示公开的LIN接收机电路的各个组件的波形的比较；
图9示出了在图5中所示的接收机电路中提供的限幅电路(deglitching circuitry)的详细视图；
图10A、图10B和图10C图示了示例性电路状况，以展示图9中所示的限幅电路的操作；
图11示出了图3中提供的LIN接收机电路的仿真结果，该LIN接收机电路具有当输入信号处于隐性(recessive)状态时出现在该输入信号上的ISO1脉冲；
图12示出了图5中提供的LIN接收机电路的仿真结果，该LIN接收机电路具有当输入信号处于隐性状态时出现在该输入信号上的ISO1脉冲；
图13示出了图3中提供的LIN接收机电路的仿真结果，该LIN接收机电路具有当输入信号处于显性(dominant)状态、隐性状态以及在隐性状态和显性状态之间转变时出现在该输入信号上的ISO3b脉冲；以及
图14示出了图5中提供的LIN接收机电路的仿真结果，该LIN接收机电路具有当输入信号处于显性状态、隐性状态以及在隐性状态和显性状态之间转变时出现在该输入信号上的ISO3b脉冲。
具体实施方式
在14V的电源电压VBAT下，针对RF脉冲和ISO脉冲二者的抗扰性来测试这里讨论的接收机电路。在图1A中示出了示例性测试配置100。测试配置100包括待测试的接收机电路102，其中接收机电路102在LIN总线103处与电阻器Ri、电容器C和中断源104串联连接。电阻器Ri是中断源104的内部电阻器，电容器C是连接到LIN总线103的耦合电容器。在示例性实施例中，LIN总线103可以是根据由LIN Consortium在2006年11月24日发行的LINSpecification Package Revision 2.1(通过参考将其内容并入于此)描述和图示的LIN。由此，在图1B中更详细地图示了LIN总线103的例子，并且在图1C中图示了与示例性LIN总线103相关联的示例性波形和信号。
图1A所示的测试配置100设计为在LIN总线103处引入中断脉冲(RF或ISO)。中断源104提供该脉冲以注入到(LIN总线103处的)接收机电路102中，其中该脉冲可以是RF脉冲或者ISO脉冲。RF脉冲处于1MHz到1000MHz的范围内，并且ISO脉冲可以是ISO1脉冲、ISO2a脉冲、ISO3a脉冲和ISO3b脉冲。这些脉冲在相应的图2A、图2B、图2C和图2D中更详细地示出并简述如下。一般而言，测试配置100通过将ISO脉冲或RF脉冲注入到LIN总线103中来操作。正如下面所说明的那样，LIN总线103向接收机电路102提供输入信号LIN_bus，并且接收机电路102产生接收机输出信号RXD。然后分析接收机电路102的输出信号RXD以确定接收机电路102是否对由LIN总线103处的中断源104所提供的中断脉冲具有抗扰性。
如上所述，在图1B中示出了LIN总线103的例子。LIN总线103提供在诸如车载(automotive)网络之类的网络中的发射机电路(未示出)与接收机电路102之间的连接。图1C图示了图1B所示的LIN总线103的定时参数，其中TXD是从发射机电路(同样，未示出)接收到的输入信号，而LIN_bus是发射机电路的漏极开路输出，这也适用于提供给接收机电路102的LIN输入信号。对于比特的正确发射和接收，假设在接收机的比特采样时间tBit(在一个实施例中，tBit＝50μs)处具有正确电压电平(显性或隐性)的情况下LIN_bus信号是可用的。在图1D中图示了LIN_bus信号的显性状态和隐性状态，其中VSUP表示对于LIN 103内的电子组件的内部电压电源。应理解到，内部电源VSUP可以与电源电压VBAT不同。这可能是总线上的保护滤波器元件和动态电压变化的结果。另外，根据先前通过参考并入的LIN规范封装修订版2.1中提供的规范来设计示例性LIN电路103，以便满足适当一致性测试。
图2A图示了示例性ISO1脉冲201以及描述其参数的图表202。正如在随后描述中将得以显而易见的那样，当输入信号LIN_bus处于隐性状态时，ISO1脉冲201是负脉冲，该负脉冲造成接收机产生RXD上的错误的低输出。
图2B图示了示例性ISO2a脉冲203以及描述其参数的图表204。当输入信号LIN_bus从隐性状态转变为显性状态时，ISO2a脉冲203是正脉冲，该正脉冲造成接收机产生RXD上的过早的低输出。
图2C图示了示例性ISO3a脉冲205以及描述其参数的图表206。ISO3a脉冲205是负脉冲，该负脉冲具有可能过快以致于无法被检测到的下降沿。然而，其上升沿较慢，所以它对LIN_bus信号作为正脉冲(类似于ISO2a脉冲)产生了影响。由此，当输入信号LIN_bus从隐性状态转变成显性状态时ISO3a脉冲205使得接收机产生RXD上的过早的低输出。ISO3a脉冲205比图2A和图2B所示的ISO1脉冲和ISO2a脉冲窄，并且有时可以通过内部滤波器去除。然而，这些内部滤波器可能对于高幅度ISO3a脉冲是无效的。图2C还提供另一波形207，该波形207示出了图表206中所示的tr、td和Us参数。
图2D图示了示例性ISO3b脉冲208以及描述其参数的图表209。ISO3b脉冲208是正脉冲，该正脉冲具有可能过快以致于无法被检测到的上升沿。然而，其下降沿较慢，所以它对LIN_bus信号作为负脉冲(类似于ISO1脉冲)产生了影响。由此，当输入信号LIN_bus处于隐性状态时，ISO3b脉冲208造成接收机产生RXD上的错误的低输出。类似于ISO3a脉冲，ISO3b脉冲208比ISO1脉冲和ISO2a脉冲窄，并且有时可以通过内部滤波器去除。然而，这些内部滤波器可能对于高幅度ISO3b脉冲是无效的。图2D还提供另一波形210，该波形210示出了图表209中所示的tr、td和Us参数。
由接收机电路102产生的输出信号RXD的分析包括用于评定接收机电路102对ISO脉冲的抗扰性的两个规则：破坏和功能。如果满足破坏规则和功能规则二者，则接收机电路102提供对ISO脉冲的充分抗扰性。破坏通常根据连接到LIN总线103的器件的电压持续时段来评定。由于ISO脉冲和RF脉冲可能造成LIN总线103处的急剧电压波动，所以与之耦合的器件应能够处理这些波动而不破坏LIN_bus信号。尽管对其他器件的破坏可能与LIN总线103上出现的ISO脉冲和RF脉冲以及所产生的接收机电路输出信号RXD有关，但可以独立于功能规则来评定该破坏。因此，为展示对ISO脉冲和RF脉冲的抗扰性的目的，将这里公开的接收机电路理解为满足破坏规则，并且根据功能规则来评定这里公开的接收机电路的接收机输出信号RXD。
功能的评定是双重的。首先，不具有注入脉冲的接收机输出信号RXD和具有注入脉冲的接收机输出信号RXD(这里也称为中断的RXD信号)之间的时间差应小于7.5μs。换言之，当ISO脉冲注入时，接收机电路102的输出信号RXD不应延迟超过7.5μs。其次，中断的RXD信号的电压电平不应被错误触发，意味着短时脉冲波形干扰(glitch)不应存在于输出信号RXD上。如果这两个条件都满足，则功能评定是成功的。应认识到，尽管后续图可能没有图示图1A所示的测试配置，但测试配置可以应用于接收机电路的各种实施例以便提供适当的抗扰性测试。
图3图示了耦合到上拉电路302和数据总线LIN输入管脚303的常规LIN接收机电路300，其中接收机电路300由电池电源VBAT供电。接收机300对应于图1A中的接收机电路102并且包括接收自数据总线输入管脚303的LIN输入信号LIN_bus、提供经滤波的LIN信号LIN_filter的RC滤波器304、产生逻辑输出信号RXI的迟滞(hysteresis)比较器306以及提供接收机输出信号RXD的驱动器块308。
RC滤波器304包括电阻器R1和电容器C1。RC滤波器304从输入管脚303接收LIN输入信号LIN_bus，并将该信号进行滤波以在迟滞比较器306的输入处产生经滤波的输入信号LIN_filter。
迟滞比较器306在第一输入处从RC滤波器304接收经滤波的输入信号LIN_filter，将其与在第二输入处接收到的阈值电压Vth进行比较，并产生逻辑输出信号RXI。图3所示的阈值电压Vth代表高阈值电压Vth(high)或低阈值电压Vth(low)。本领域普通技术人员应理解到，比较器电路可以转换成以下迟滞电路，该迟滞电路设计成使得输入(例如Vth)可以为两个不同值之一(例如Vth(high)或Vth(low))。迟滞比较器306提供具有较高阈值电压Vth(high)和较低阈值电压Vth(low)的迟滞功能。当输入信号LIN_bus变为显性状态时，经滤波的输入信号LIN_filter下降为低于或等于Vth(low)的电压，并且比较器输出信号RXI变低。当输入信号LIN_bus变为隐性状态时，经滤波的输入信号LIN_filter上升为高于或等于Vth(high)的电压，并且比较器输出信号RXI变高。下面结合图4A、图4B和图4C进一步说明上述内容。
驱动器块308从迟滞比较器306接收逻辑输出信号RXI并产生接收机输出信号RXD。驱动器块308用作接收机电路300的驱动器级并且包括非(NOT)门310和晶体管312，晶体管312提供接收机输出信号RXD的漏极开路(open-drain)输出。驱动器块308耦合到上拉电路302，其中上拉电路302包括上拉电阻器314和外部电压电源316，上拉电阻器314将输出信号RXD强制在漏极开路处，外部电压电源316起到在内部逻辑电源电压与外部逻辑电源电压之间的电平移位的作用。当RXI信号为高时，晶体管312的栅极截止，意味着晶体管312截止并且RXD等于外部电压电源316。当RXI信号为低时，晶体管312的栅极导通，并且晶体管312将RXD信号拉至接地。
RC滤波器304和迟滞比较器306为图3所示的接收机300提供对射频(RF)脉冲注入的适当抗扰性；然而，如下所述，电路300易受ISO脉冲(例如ISO1、ISO3b等)的损害。当ISO脉冲注入到LIN输入管脚303中时，输入信号LIN_bus通常被驱动为较低电压值，一般低于接地(见图4B和图4C)。如果当输入信号LIN_bus处于显性状态时出现ISO脉冲，则经滤波的输入信号LIN_filter处于Vth(low)阈值电压或低于Vth(low)阈值电压，因此比较器输出信号RXI已经为低并且ISO脉冲一般不会影响接收机输出信号RXD。然而，如果当输入信号LIN_bus处于隐性状态(见图4B)或者处于隐性状态和显性状态之间的转变(即，当LIN_bus信号从隐性状态落入显性状态时出现ISO脉冲并且正确的比较器输出信号RXI仍为高——见图4C)中时出现ISO脉冲，则ISO脉冲使得经滤波的输入信号LIN_filter过早地下降到较低阈值电压Vth(low)以下，从而使得逻辑输出信号RXI错误地变低，导致过早的低接收机输出信号RXD。在接收机输出信号RXD和逻辑输出信号RXI上出现的错误的低状态(或者其中出现过早低状态的时间段)是所考虑的短时脉冲波形干扰。
图4A、图4B和图4C提供用于图示上述公开内容，其中图4A图示了不具有任何注入的ISO脉冲的接收机电路300的操作，图4B图示了具有出现在输入信号LIN_bus处于隐性状态时的注入的ISO脉冲的接收机电路300的操作，而图4C图示了具有出现在输入信号LIN_bus处于隐性状态和显性状态之间的转变中时的注入的ISO脉冲的接收机电路300的操作。图4A示出了示例性LIN_bus波形402、示例性LIN_filter波形404和示例性RXI/RXD波形406。在图3所示实施例中，RXI信号和RXD信号具有相同波形并因此在图4A、图4B和图4C中被示出为单个RXI/RXD波形。当输入信号LIN_bus波形402改变时，经滤波的输入信号LIN_filter波形404也改变。如上所述，迟滞比较器306提供迟滞功能，其中当经滤波的输入信号LIN_filter波形404大于或等于较高阈值电压Vth(high)时RXI/RXD波形406变高，并且当经滤波的输入信号LIN_filter波形404低于或等于较低阈值电压Vth(low)时RXI/RXD波形406变低。
图4B图示了示例性输入信号LIN_bus波形408，其具有当输入信号LIN_bus处于隐性状态时出现的ISO脉冲410。通过在LIN_filter信号412再次上升到高阈值电压Vth(high)以上之前，将LIN_filter信号412驱动到低阈值电压Vth(low)以下，从而将ISO脉冲410反映在LIN_filter信号波形412中。当ISO脉冲410将LIN_filter信号412驱动到低阈值电压Vth(low)以下时，导致在一个时间段内RXI/RXD波形416的不准确的低输出414(即，短时脉冲波形干扰)。由于短时脉冲波形干扰410存在于RXD波形416上，所以接收机电路300不能实现功能条件中的至少一个。如此，图3所示的接收机电路300无法提供对当输入信号LIN_bus处于隐性状态时出现的对ISO脉冲的抗扰性。
图4C图示了示例性输入信号LIN_bus波形418，其具有当输入信号LIN_bus从隐性状态转变到显性状态时出现的ISO脉冲420。通过在点424处将LIN_filter信号过早地驱动到低阈值电压Vth(low)以下，从而将ISO脉冲420反映在LIN_filter信号波形422中。如在对应RXI/RXD波形426中所示，低阈值电压Vth(low)的过早达到造成RXI/RXD信号过早地变低。再次参照LIN_filter信号波形422，在ISO脉冲420出现之后，LIN_filter信号波形422再次上升以达到它预期的信号路径(即，将另外出现的信号路径具有不存在于输入信号LIN_bus上的ISO脉冲)，其中它在点428处达到低电压阈值Vth(low)。因此，正确的RXI/RXD信号将在点428处而不是在点424处变低。如此，RXI/RXD波形426在时间段T’包含在点424和点426之间的错误(过早)的低状态430。由于短时脉冲波形干扰430存在于RXD波形426上，所以接收机电路300同样不能达到功能条件中的至少一个。如此，图3所示的接收机电路300无法提供对当输入信号LIN_bus从隐性状态转变到显性状态时出现的ISO脉冲的抗扰性。
本公开提供一种LIN接收机电路，该LIN接收机电路提供对ISO脉冲的抗扰性。图5图示了根据本公开的LIN接收机电路500的示例性实施例，其中接收机电路500耦合到上拉电路502和数据总线LIN输入管脚503(这里也称为LIN输入管脚或输入管脚)。所公开的接收机电路500包括的电路类似于包括图3所示的和以上所述的接收机300的电路。例如，所公开的接收机电路500由电池电源VBAT供电，从LIN总线503接收LIN输入信号LIN_bus，并且包括RC滤波器504、迟滞比较器506和驱动器块508，该RC滤波器504接收LIN输入信号LIN_bus并产生经滤波的LIN信号LIN_filter，迟滞比较器506接收LIN_filter信号、将其与阈值电压Vth进行比较并产生逻辑输出信号RXI，驱动器块508产生接收机输出信号RXD。RC滤波器504类似于如上所述的RC滤波器304那样操作。
迟滞比较器506类似于如上所述的比较器306地操作。如此，迟滞比较器506提供具有较高阈值电压Vth(high)和较低阈值电压Vth(low)的迟滞功能，其中较高阈值电压Vth(high)和较低阈值电压Vth(low)在图5中表示为Vth。尽管较高阈值电压Vth(high)和较低阈值电压Vth(low)可以根据各种设计优选项而变化，但在图5中所示的示例性实施例中，较高阈值电压Vth(high)等于0.55*VBAT，较低阈值电压Vth(low)等于0.45*VBAT。因此，当经滤波的LIN信号LIN_filter等于或大于Vth(high)时，逻辑输出信号RXI变高。相反，当经滤波的LIN信号LIN_filter小于或等于Vth(low)时，逻辑输出信号RXI变低。应理解到，这里对阈值电压Vth(high)和Vth(low)分配的值是示例，阈值电压Vth(high)和Vth(low)并不限于这里公开的示例值。
驱动器块508类似于如上所述的输出块308地操作。如此，驱动器块508用作接收机电路500的驱动器级，并且包括NOT门509和提供接收机输出信号RXD的漏极开路输出的晶体管510。驱动器块508耦合到上拉电路502，其中上拉电路502包括上拉电阻器511和外部电压电源512，上拉电阻器511将输出信号RXD强制在漏极开路处，外部电压电源512起到在内部逻辑电源电压和外部逻辑电源电压之间的电平移位的作用。在图5所示的示例性实施例中，外部电压电源512可以为大约3V-5V，从而起到在电压电源VBAT与接收接收机输出信号RXD的外部电路(未示出)之间的电平移位器的作用。应理解到，外部电压电源512处的电压是示例值，并且该示例性电压值不旨在限制本公开的范围。
除了上述电路之外，图5所示的接收机电路500还包括输入比较器514、信号调整电路516和限幅电路518。通常，输入比较器514确定何时将LIN管脚503驱动到低电压值(可能通过ISO脉冲)。响应于该确定，信号调整电路516可以将LIN_filter信号驱动到比LIN_bus处的电压大的特定值，由此缩短在RXI信号上输出错误值(即短时脉冲波形干扰)的时间长度。同时，限幅电路518检测RXI上的短时脉冲波形干扰，并产生限幅器输出信号RXO。限幅器输出信号RXO由驱动器块508接收，驱动器块508输出接收机输出信号RXD。为了满足ISO抗扰性测试的功能条件，接收机输出信号RXD不包含短时脉冲波形干扰并且时间移位(即，延迟)不超过7.5μs。如此，本公开的LIN接收机电路500提供对ISO脉冲和RF脉冲二者的抗扰性。
输入比较器514操作用于通过确定输入管脚503处的电压何时下降到预定电压Vin以下而检测ISO脉冲的存在。预定电压Vin可以设定为特定的低电压值(例如负值)，使得当LIN_bus下降到预定电压值Vin以下时推断ISO脉冲已出现。如图5所示，输入比较器514从输入管脚503接收LIN输入信号LIN_bus，并将LIN输入信号LIN_bus与预定电压值Vin比较。然后输入比较器514产生逻辑输出信号MD，指示LIN_bus是否大于预定电压值Vin。例如，对于Vin＝-2.5V，输入比较器514将LIN_bus与-2.5V进行比较。如果LIN_bus＞-2.5V，则MD＝0，如果LIN_bus＜-2.5V，则MD＝1。应认识到，在输入比较器514处提供的预定电压值Vin可以根据各种因素来选择。例如，预定电压值Vin可以设定为特定值以便满足一致性测试中电池/接地移位的要求。
信号调整电路516操作用于当输入比较器514检测到ISO脉冲的存在时将LIN_filter(在至迟滞比较器506的第一输入处)的电压驱动为特定电压。一般而言，该强制的电压值(VREF，如下所述)选择为大于在至输入比较器514的输入处连接的预定电压值Vin。例如，根据前面的例子，如果Vin＝-2.5V，则LIN_filter可以被强制为0.5*VBAT，其中VBAT＝14V。实质上，通过将LIN_filter处的电压强制为较大值，减少了LIN_filter信号恢复或者更确切地说是等于高阈值电压Vth(high)(从而在RXI上产生正确的高状态)所需的时间量。在这个示例中，代替从-2.5V恢复到Vth(high)，LIN_filter信号有效地从0.5*VBAT恢复到Vth(high)。实际上，LIN_filter信号的调整消除了LIN_filter信号从-2.5V恢复到0.5*VBAT将耗费的时间。如此，信号调整电路516有效地缩短了作为ISO脉冲的结果在逻辑输出信号RXI上出现错误的时间长度。具体而言，选择强制电压值VREF使得它有效地缩短RXI上的错误以便如下更具体说明的那样通过限幅电路518检测并去除错误，从而错误不出现在限幅器输出信号RXO或接收机输出信号RXD上。
信号调整电路516包括延迟电路520，该延迟电路520接收输入比较器输出信号MD并向调整电路522提供使能信号EN_MP。在一些实施例中，如果使能信号EN_MP的上升沿没有延迟大于1.0μs的时间段，则通过1MHz-1000MHz范围内的RF脉冲可以偶然地触发调整电路522。因此，在图6A和图6B所示的示例性实施例中，延迟电路520包括用于将使能信号EN_MP的上升沿延迟大约1.2μs的第一信号延迟电路610。附加地，由于信号调整电路516对RC滤波器504的输出处的经滤波的信号LIN_filter敏感，所以使能信号EN_MP的下降沿以足以允许经滤波的信号LIN_filter稳定的时间量而被延迟。如此，延迟电路520还包括用于将使能信号EN_MP的下降沿延迟大约3.0μs的第二信号延迟电路620(本实施例假设LIN_filter信号在小于3.0μs时稳定)。第一信号延迟电路610和第二信号延迟电路620的输出是至或(OR)门630的输入，该OR门630产生使能信号EN_MP。
图6B图示了根据图6A所示的延迟电路520的示例性LIN_bus输入信号640、示例性输入比较器输出信号MD 642和示例性使能信号EN_MP 644的波形。图6B中的波形被提供作为示例性波形用于图示图6A中提供的延迟电路520的效果。当LIN_bus输入信号640低于在输入比较器514的输入处提供的预定电压值Vin时(图6B中点645处所示)，输入比较器输出信号MD 642变高，并且第一信号延迟电路610将使能信号EN_MP 644的上升沿延迟1.2μs。当LIN_bus输入信号640上升到预定电压值Vin以上时(图6B中点650处所示)，输入比较器输出信号MD 642变低，并且第二信号延迟电路620将使能信号EN_MP 644的下降沿延迟3μs。本领域普通技术人员应理解到，这里提供的延迟时间是提供用于图示和描述本公开的示例性时间，并且该延迟时间可以根据若干因素变化，该若干因素包括但不限于ISO脉冲的时间宽度参数、RF脉冲的频率以及电路内组件之间信号延迟时间。
图7提供图5所示的调整电路522的更详细图示。调整电路522操作用于接收可以应用于经滤波的输入信号LIN_filter的(a)来自延迟电路520的使能信号EN_MP、以及(b)参考电压VREF(上面已简要提及)。当使能信号EN_MP低时，调整电路522并未激活，并因而不对经滤波的输入信号LIN_filter产生任何调整。附加地，如果在使能信号EN_MP变高时经滤波的输入信号LIN_filter大于参考电压VREF，则不对经滤波的输入信号LIN_filter进行调整。然而，如果使能信号EN_MP变高且经滤波的输入信号LIN_filter小于参考电压VREF，则通过晶体管M4和二极管D2的电流使得参考电压VREF施加到经滤波的输入信号LIN_filter。相应地，调整电路522将经滤波的输入信号LIN_filter强制为调整或者“上拉”到参考电压VREF的值。下面结合图8A和图8B中提供的波形更详细地描述调整电路522的效果。
图8A和图8B部分地提供用于图示当ISO脉冲出现在输入信号LIN_bus处于隐性状态时调整电路522对经滤波的输入信号LIN_filter和对应的RXI信号的效果。图8A图示了具有在隐性状态期间注入的ISO1脉冲804的示例性输入信号LIN_bus波形802、对应的输入比较器输出信号MD波形806、使能信号EN_MP波形808、对应的经滤波的输入信号LIN_filter波形810和对应的RXI信号波形812。图8A中提供的波形被设计用于图示接收机电路500在没有调整电路522的情况下将如何操作。图8B图示了与图8A相同的波形，但图8B中的波形对应于图5所示的本公开的LIN接收机电路500，并因而图示调整电路522的效果。
在图8A和图8B二者中，当输入信号LIN_bus波形802下降到预定电压值Vin以下时，输入比较器输出信号MD变高(实质上以信号通知ISO脉冲的存在)，并且然后一旦输入信号LIN_bus波形802超过Vin，输入比较器输出信号MD再次变低。根据上述讨论，当MD波形806变高时，使能信号EN_MP波形808在第一延迟D1后变高。当MD变低时，使能信号EN_MP波形808在第二延迟D2后变低。
如前所述，图8A所示的波形对应于不具有调整电路522的LIN接收机的示例性实施例。因此，经滤波的输入信号LIN_filter波形810(图8A所示)不被调整并且RXI信号波形812产生出现在时间段T上的短时脉冲波形干扰814，其中例如T＝3.8μs。由于图8B所示的波形对应于具有调整电路522的本公开的LIN接收机电路500，所以当使能信号EN_MP波形808变高时，经滤波的输入信号LIN_filter波形810(图8B所示)被调整。当使能信号EN_MP波形808变高时，经滤波的输入信号LIN_filter波形810小于参考电压值VREF。因此，调整电路522将经滤波的输入信号LIN_filter驱动为参考电压值VREF，如参考标号816处所示。通过调整经滤波的输入信号LIN_filter，也调整了从经滤波的输入信号LIN_filter下降到Vth(low)以下并且RXI随后变低的点(参见参考标号818)以及经滤波的输入信号LIN_filter上升到Vth(high)以上并且RXI随后变高的点(参见参考标号820)出现的时间。当在使能信号EN_MP变高的情况下参考电压值VREF大于LIN_filter处的电压时，则出现在点818和点820之间的时间长度缩短。相应地，在RXI波形812上出现的短时脉冲波形干扰814的长度也缩短为时间段P，其中P＜T＝3.8μs。如图8B所示，调整电路522有效地缩短了在RXI信号812上出现的短时脉冲波形干扰814的长度。
如上所述，在所公开的LIN接收机电路500中的迟滞比较器506类似于图3中提供的迟滞比较器306的操作。迟滞比较器506接收经滤波的输入信号LIN_filter、将其与阈值电压Vth进行比较并产生逻辑输出信号RXI。逻辑输出信号RXI然后由限幅电路518接收，其中限幅电路518操作用于检测由ISO脉冲在RXI信号上产生的短时脉冲波形干扰，并产生限幅器输出信号RXO。一般而言，当限幅电路518检测到在RXI信号上的短时脉冲波形干扰时，限幅电路518通过将RXI信号的下降沿以足以有效去除RXI上的错误低输出(即，短时脉冲波形干扰)的时间量进行延迟，来从RXI信号去除短时脉冲波形干扰。下面结合图9、图10A、图10B和图10C提供对限幅电路518的详细描述。
图9提供对在图5所示接收机电路500中提供的限幅电路518的详细图示。限幅电路518接收输入信号ENABLE、RXI和MD，其中ENABLE是用于限幅电路518的使能信号，RXI是迟滞比较器506输出信号，MD是输入比较器514输出信号。限幅电路518输出限幅器输出信号RXO，其中限幅器输出信号RXO可以是原始的RXI信号(如果在RXI上不存在短时脉冲波形干扰)或者经延迟的RXI信号RXI_delay(如果在RXI上检测到短时脉冲波形干扰)。
在延迟电路902处接收RXI信号，其中延迟电路902将RXI信号的下降沿延迟3.8μs以产生RXI_delay信号，如图10A所示。由延迟电路902提供的延迟时间设计为如下时间量，该时间量足以使得RXI_delay信号具有以下下降沿，该下降沿被延迟足够时间来补偿作为ISO脉冲的结果在RXI信号上出现的错误低输出(这在下面结合图10B进一步讨论)。根据上述以及结合图8B所图示的实施例，信号调整电路516将在RXI上出现的短时脉冲波形干扰的长度缩短为时间段P，其中P＜T＝3.8μs；因此，在本实施例中，延迟电路902的延迟时间设定为3.8μs。由于接收机输出信号RXD等于限幅器输出信号RXO，并且限幅器输出信号RXO可以等于RXI_delay信号，所以应认识到，由延迟电路902提供的延迟时间在一些情况下可以引起RXD信号的直接延迟。因此，为了满足用于确定ISO脉冲抗扰性的功能规则的输出信号RXD延迟时间条件，由延迟电路902提供的延迟时间不应大于7.5μs。应认识到，由延迟电路902提供的3.8μs延迟被提供作为足以补偿在RXI信号上出现的短时脉冲波形干扰的示例性时间量。相应地，在一些实施例中，延迟电路902可以提供小于大约7.5μs的其它延迟时间(只要该延迟时间保持足够用于短时脉冲波形干扰补偿)。
在触发器904的输入管脚处也接收RXI信号，其中触发器904的操作以及因此限幅电路518由ENABLE信号启动。触发器904在其时钟管脚处接收输入比较器输出信号MD，并产生信号EN_GLITCH。EN_GLITCH信号被在MUX 906处接收并用于选择适当的限幅器输出信号RXO。默认为RXO＝RXI。因此，如果EN_GLITCH＝0，则MUX 906选择RXO＝RXI，并且如果EN_GLITCH＝1，则MUX 906选择RXO＝RXI_delay。一般而言，当限幅电路518启动时，在a)RXI为高以及b)输入比较器输出信号MD变高时，EN_GLITCH信号变高。附加地，当a)RXI信号的随后上升沿出现(例如，在短时脉冲波形干扰的末端处)或者b)RXI_delay信号的随后下降沿出现时，EN_GLITCH变低。应认识到，当RXI为低时，输入信号LIN_bus处于显性状态或者从显性状态转变为隐性状态。当这种情况发生时，ISO脉冲使得LIN_bus信号下降，但将不会导致在RXI上的短时脉冲波形干扰，因为RXI已经为低。因此，本公开的电路500不涉及这种情形。下面根据图10A、图10B和图10C所示的示例性电路条件进一步描述图9所示的限幅电路518的操作。
图10A图示了由图9所示的延迟电路902产生的示例性RXI信号和对应的RXI_delay信号。如图10A所示，RXI_delay信号具有在与RXI信号的上升沿1004基本相同的时间处出现的上升沿1002，并且具有在RXI信号的下降沿1008后3.8μs出现的下降沿1006。如上面所述，RXI_delay信号的经延迟的下降沿1006设计成超过在RXI信号上出现的任何短时脉冲波形干扰的时间长度P。尽管在图10B和图10C中没有明确指出，但应理解到，RXI_delay信号的下降沿关于其相应的RXI信号的下降沿被延迟3.8μs。
图10B针对其中在输入信号的隐性状态期间出现ISO脉冲的例子(类似于图8B所示的条件)图示了示例性RXI信号、对应的RXI_delay信号、示例性输入比较器输出信号MD、对应的EN_GLITCH信号以及限幅器输出信号RXO。如图10B所示，RXI信号具有出现在时间段P(其中P＜3.8μs)上的短时脉冲波形干扰1010(即，错误的低状态)。在图10B所示例子中，EN_GLITCH信号具有在与MD信号的上升沿1014基本相同的时间处出现的上升沿1012以及在与RXI信号的上升沿1018(在短时脉冲波形干扰1010的末端处)基本相同的时间处出现的下降沿1016。当EN_GLITCH为低时，RXO＝RXI，并且当EN_GLITCH为高时，RXO＝RXI_delay。如图10B所示，由于RXI_delay信号的下降沿延迟3.8μs并且短时脉冲波形干扰1010的长度P短于3.8μs，所以短时脉冲波形干扰1010并不显现在RXI_delay信号中。因此，在短时脉冲波形干扰1010存在于RXI上的时间期间，EN_GLITCH信号为高，并且RXO＝RXI_delay。如此，限幅器输出信号RXO实质上提供经滤波或经限幅的RXI信号版本。因此，如图10B所示，所公开的接收机电路500提供对在输入信号LIN_bus的隐性状态期间出现的ISO脉冲的抗扰性。
图10C图示了其中在输入信号LIN_bus从隐性状态转变为显性状态的时间段期间出现ISO脉冲的例子。在该例子中，图10C图示了示例性LIN_bus信号波形1020、对应的MD信号波形1022、调整电路使能信号EN_MP波形1024、LIN_filter波形1026、RXI信号波形1028、对应的RXI_delay信号波形1030、EN_GLITCH信号波形1032以及限幅器输出信号RXO波形1034。LIN_bus信号具有示例性ISO脉冲1036，使得MD信号变高，并且使得在第一延迟之后，EN_MP信号变高。通过使得LIN_filter信号过早下降(这导致在RXI信号波形1028上的过早的下降沿1038)，而将脉冲1036反映在LIN_filter信号波形1026上。根据图9，当MD信号变高时，EN_GLITCH信号也变高，因为此时RXI也为高。EN_GLITCH信号波形1032保持为高，直到a)RXI信号变高、或者b)RXI_delay信号变低为止；因此当RXI_delay信号波形1030在下降沿1040处变低时，EN_GLITCH信号波形1032在下降沿1042处变低。如图10C所示，当EN_GLITCH信号波形1032为低时，RXO波形1034等于RXI，并且当EN_GLITCH信号波形1032为高时，RXO波形1034等于RXI_delay。
在图10C所示的实施例中，调整电路522在点1044处将LIN_filter信号波形1026强制为VREF。然而，由于VREF小于Vth(high)，所以RXI信号波形1028保持为低。因此，RXI信号波形1028包含在其下降沿1038处出现的过早的低状态，其中该过早的低状态是错误低状态，该错误的低状态的起始点在下降沿1038处，并且其结束点在没有由调整电路522引起的上升沿的情况下难以检测。然而，由于过早的低状态的开始通常是已知的，所以当MD信号变高时EN_GLITCH信号波形1032变高，并且RXO信号等于RXI_delay，直到RXI_delay信号波形1030的下降沿1040出现为止。在本例子中，正确的输出信号RXO的延迟等于3.8μs-T’，其中T’是过早低状态的长度。换言之，T’等于以下两个点之间的时间量，其中一个点是由ISO脉冲1036将经滤波的LIN_filter信号驱动到Vth(low)以下的点，另一个点是如果不出现ISO脉冲1036则经滤波的LIN_filter信号将下降到Vth(low)以下的点。在其中ISO脉冲1036不引起短时脉冲波形干扰(即，T’＝0)的情形中，正确的RXO信号可以延迟的最长时间段将为3.8μs。这种情形例如可以包括以下情形，其中ISO脉冲1036使得LIN_filter信号达到Vth(low)、同时如果不存在ISO脉冲则LIN_filter信号将达到Vth(low)。由于这种最差情况的情形导致3.8μs的延迟，并且3.8μs小于7.5μs延迟限制，所以所公开的接收机电路500也提供对当输入信号LIN_bus从隐性状态转变为显性状态时出现的ISO脉冲的抗扰性。
再次参照图5，一旦从限幅电路518接收到限幅器输出信号RXO，驱动器块508就输出接收机输出信号RXD。当RXO＝1时，晶体管510的栅极截止，意味着晶体管510截止并且RXD等于外部电压电源512。当RXO＝0时，晶体管510的栅极导通并且晶体管510将RXD拉至接地。根据上述内容，接收机输出信号RXD满足用于确定对ISO脉冲的抗扰性的破坏规则和功能规则。如前所述，认为接收机电路500满足破坏评定。由于接收机输出信号RXD不包含错误低状态并且不延迟超过7.5μs，所以也满足功能评定。如此，本公开的接收机电路500提供对ISO脉冲的充分的抗扰性。
图11-图14提供图示图3中提供的接收机电路300以及图5中提供的本公开的接收机电路500的操作的仿真结果。图11示出了当输入信号LIN_bus处于隐性状态时在输入信号LIN_bus上出现ISO1脉冲1102情况下的、图3中电路300的仿真结果1100。在该仿真(以及图12所示的仿真)中，ISO1脉冲的幅度设定为-100V，这是ISO1脉冲的最差情况的情形。根据上述公开，仿真结果1100表明图3中的接收机电路300在RXD信号上产生错误的低输出1104，并因而对在输入信号LIN_bus的隐性状态期间出现的ISO1脉冲不具有抗扰性。
图12示出了图5中提供的所公开的接收机电路500的仿真结果1200，该接收机电路具有当输入信号LIN_bus处于隐性状态时在输入信号LIN_bus上出现的ISO1脉冲1202。该仿真的条件类似于图11中提供的条件，以便可以比较各仿真中的输出信号RXD。图12中提供的仿真结果1200表明图5中的接收机电路500在RXD信号上不产生错误的低状态，并且不将RXD信号延迟超过7.5μs。因此，接收机电路500对在输入信号LIN_bus的隐性状态期间出现的ISO1脉冲具有抗扰性。
图13示出了图3中提供的LIN接收机电路300的仿真结果1300，该LIN接收机电路具有当输入信号LIN_bus处于显性状态、隐性状态以及在隐性状态与显性状态之间的转变中时在输入信号LIN_bus上出现的ISO3b脉冲1302。在该仿真(以及图14所示的仿真)中，ISO3b脉冲的幅度设定为+100V，这是ISO3b脉冲的最差情况的情形。如仿真结果1300所示，ISO3b脉冲1302的出现导致在输出信号RXD上的错误的低状态1304。如此，图3中提供的接收机电路300无法提供对在输入信号LIN_bus上出现的ISO3b脉冲1302的抗扰性。
图14示出了图5中提供的LIN接收机电路500的仿真结果1400，该LIN接收机电路具有当输入信号LIN_bus处于显性状态、隐性状态以及在隐性状态与显性状态之间的转变中时在输入信号LIN_bus上出现的ISO3b脉冲1402。该仿真的条件类似于图13中提供的条件，以便可以比较各仿真中的输出信号RXD。图14中提供的仿真结果1400表明图5中的接收机电路500在RXD信号上不产生错误的低状态，并且不将RXD信号延迟超过7.5μs。因此，接收机电路500对在输入信号LIN_bus上出现的ISO3b脉冲具有抗扰性。
应认识到，这里公开的接收机电路包含可以在不脱离下面提供的权利要求中所阐述的本公开的精神和范围的情况下进行改变或者变更的若干方面。

Claims (26)

1.一种电路，包括：
比较器电路，操作用于将经滤波的输入信号与第一迟滞阈值或第二迟滞阈值进行比较，并输出迟滞信号，如果所述经滤波的信号小于或等于所述第一迟滞阈值则所述迟滞信号具有第一状态，并且如果所述经滤波的信号大于或等于所述第二迟滞阈值则所述迟滞信号具有第二状态；
操作用于检测未经滤波的输入信号的低瞬态电压的电路，其中所述低瞬态电压将在所述迟滞信号上产生持续第一时间长度的有效短时脉冲波形干扰；
电压调整电路，操作用于响应于所述低瞬态电压的检测来调整所述经滤波的信号的电压，以将所述有效短时脉冲波形干扰缩短为比所述第一时间长度小的第二时间长度；以及
限幅器电路，操作用于从所述迟滞信号检测并去除所述缩短的有效短时脉冲波形干扰，并且生成输出信号。
2.根据权利要求1所述的电路，其中所述限幅器电路包括延迟电路，所述延迟电路操作用于接收所述迟滞信号并输出经延迟的信号，所述经延迟的信号具有在所述迟滞信号的下降沿之后的经延迟的第一下降沿，其中所述第一下降沿被按照比所述第一时间长度小的第三时间长度进行延迟。
3.根据权利要求2所述的电路，其中所述第三时间长度大于或等于所述第二时间长度。
4.根据权利要求2所述的电路，其中所述限幅器电路还包括输出电路，所述输出电路操作用于当未检测到所述缩短的有效短时脉冲波形干扰时，输出所述迟滞信号作为所述输出信号，并且当检测到所述缩短的有效短时脉冲波形干扰时，输出所述经延迟的信号作为所述输出信号。
5.根据权利要求1所述的电路，其中所述电路还包括滤波器，所述滤波器用于接收所述未经滤波的输入信号并产生所述经滤波的输入信号。
6.根据权利要求1所述的电路，其中所述用于检测低瞬态电压的电路包括比较器，所述比较器操作用于接收所述未经滤波的输入信号，并将所述未经滤波的输入信号与第一参考电压进行比较。
7.根据权利要求1所述的电路，其中所述电压调整电路包括调整电路，所述调整电路操作用于接收第二参考电压和指示所述低瞬态电压的检测的使能信号，其中当检测到所述低瞬态电压时，所述调整电路将所述经滤波的输入信号向所述第二参考电压驱动，并且所述经滤波的输入信号小于所述第二参考电压。
8.根据权利要求1所述的电路，其中所述低瞬态电压指示影响所述未经滤波的输入信号的中断源输出脉冲。
9.根据权利要求1所述的电路，其中所述有效短时脉冲波形干扰是所述迟滞信号上的错误的第二状态。
10.根据权利要求1所述的电路，其中所述电路是局域互联网中的接收机电路。
11.一种接收机电路，包括：
比较器电路，接收输入信号和第一参考电压，并输出指示所述输入信号上存在低瞬态电压的比较器信号；
电压调整电路，接收所述比较器信号和第二参考电压，并且当所述比较器信号指示在所述输入信号上存在所述低瞬态电压时，输出调整电流，当所述经滤波的输入信号小于所述第二参考电压时，所述调整电流将经滤波的输入信号向所述第二参考电压驱动；
迟滞电路，将所述经滤波的输入信号与第一迟滞阈值或第二迟滞阈值进行比较，并产生迟滞信号，如果所述经滤波的输入信号小于或等于所述第一迟滞阈值则所述迟滞信号具有第一状态，并且如果所述经滤波的输入信号大于或等于所述第二迟滞阈值则所述迟滞信号具有第二状态，其中作为所述低瞬态电压的结果，所述迟滞信号将具有有效短时脉冲波形干扰，并且当所述经滤波的输入信号小于所述第二参考电压时，通过所述调整电流将所述经滤波的输入信号向所述第二参考电压驱动，缩短所述迟滞信号上的所述有效短时脉冲波形干扰的长度；以及
限幅器电路，接收所述迟滞信号和所述比较器信号，并通过去除所述缩短的有效短时脉冲波形干扰来产生输出信号。
12.根据权利要求11所述的接收机电路，其中所述低瞬态电压指示影响所述输入信号的中断源输出脉冲。
13.根据权利要求11所述的接收机电路，其中所述迟滞信号上的所述有效短时脉冲波形干扰是错误的第二状态。
14.根据权利要求11所述的接收机电路，还包括驱动器级，所述驱动器级从所述限幅器电路接收所述输出信号，并输出接收机电路输出信号。
15.根据权利要求11所述的接收机电路，还包括滤波器电路，所述滤波器电路接收所述输入信号，并产生所述经滤波的输入信号。
16.根据权利要求11所述的接收机电路，其中所述接收机电路包括局域互联网中的接收机。
17.根据权利要求11所述的接收机电路，其中当所述比较器信号不指示所述输入信号上存在所述低瞬态电压时，所述输出信号等于所述迟滞信号，当所述比较器信号指示所述输入信号上存在所述低瞬态电压并且所述迟滞信号为所述第一状态时，所述输出信号等于具有经延迟的下降沿的所述迟滞信号。
18.根据权利要求17所述的接收机电路，其中所述经延迟的下降沿被按照大于或等于所述缩短的有效短时脉冲波形干扰的时间量进行延迟。
19.根据权利要求17所述的接收机电路，其中所述经延迟的下降沿被按照小于所述有效短时脉冲波形干扰的时间量进行延迟。
20.一种方法，包括：
对输入信号进行滤波以产生经滤波的信号；
将所述经滤波的信号与第一迟滞值或第二迟滞值进行比较；
输出迟滞信号，如果所述经滤波的信号小于或等于所述第一迟滞值则所述迟滞信号具有第一状态，并且如果所述经滤波的信号大于或等于所述第二迟滞值则所述迟滞信号具有第二状态；
检测所述输入信号上的低瞬态电压，其中所述低瞬态电压将在所述迟滞信号上产生持续第一时间长度的有效短时脉冲波形干扰；
响应于所述低瞬态电压的检测，调整所述经滤波的信号的电压，以将所述有效短时脉冲波形干扰缩短为比所述第一时间长度小的第二时间长度；
检测所述迟滞信号上的所述缩短的有效短时脉冲波形干扰；以及
从所述迟滞信号去除所述缩短的有效短时脉冲波形干扰，以产生输出信号。
21.根据权利要求20所述的方法，其中调整所述经滤波的信号的电压还包括：如果所述经滤波的信号小于所述参考电压，则将所述经滤波的信号电压向所述参考电压调整。
22.根据权利要求20所述的方法，其中去除所述迟滞信号上的所述缩短的有效短时脉冲波形干扰包括：
输出经校正的信号，所述经校正的信号具有第一下降沿，所述第一下降沿在所述迟滞信号的下降沿之后被按照比所述第一时间长度小的第三时间长度进行延迟。
23.根据权利要求22所述的方法，其中所述第三时间长度大于或等于所述第二时间长度。
24.根据权利要求20所述的方法，其中所述低瞬态电压指示影响所述输入信号的中断源输出脉冲。
25.根据权利要求20所述的方法，其中所述有效短时脉冲波形干扰是所述迟滞信号的错误的第二状态。
26.根据权利要求20所述的方法，其中所述接收机电路包括局域互联网中的接收机。
CN201110189869.1A 2011-06-30 2011-06-30 提供对iso脉冲的抗扰性的lin接收机 Active CN102857245B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110189869.1A CN102857245B (zh) 2011-06-30 2011-06-30 提供对iso脉冲的抗扰性的lin接收机
US13/423,585 US8625725B2 (en) 2011-06-30 2012-03-19 LIN receiver providing immunity against ISO pulses
US13/483,796 US8686762B2 (en) 2011-06-30 2012-05-30 Half open-loop-controlled LIN transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110189869.1A CN102857245B (zh) 2011-06-30 2011-06-30 提供对iso脉冲的抗扰性的lin接收机

Publications (2)

Publication Number Publication Date
CN102857245A true CN102857245A (zh) 2013-01-02
CN102857245B CN102857245B (zh) 2015-04-15

Family

ID=47390654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110189869.1A Active CN102857245B (zh) 2011-06-30 2011-06-30 提供对iso脉冲的抗扰性的lin接收机

Country Status (2)

Country Link
US (1) US8625725B2 (zh)
CN (1) CN102857245B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346774A (zh) * 2013-07-16 2013-10-09 中国科学院上海微系统与信息技术研究所 一种电流模驱动型的抗电磁干扰lin驱动器
CN103607337A (zh) * 2013-12-04 2014-02-26 中国科学院上海微系统与信息技术研究所 一种总线信号接收器
CN106372605A (zh) * 2016-08-31 2017-02-01 北京集创北方科技股份有限公司 被动式电容指纹识别系统的降噪方法和装置
CN115567069A (zh) * 2022-11-22 2023-01-03 苏州纳芯微电子股份有限公司 局域互联网络接收器电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686762B2 (en) * 2011-06-30 2014-04-01 Stmicroelectronics (Shenzhen) R&D Co. Ltd. Half open-loop-controlled LIN transmitter
US9541991B2 (en) * 2012-12-14 2017-01-10 Intel Corporation Method and apparatus for managing computing system power
US9166646B1 (en) * 2014-08-25 2015-10-20 Nxp B.V. Transceiver circuit and method for operating a transceiver circuit
GB2608396A (en) * 2021-06-29 2023-01-04 Nordic Semiconductor Asa Sampling signals

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697316A (zh) * 2000-03-04 2005-11-16 高通股份有限公司 通信系统的发射机结构
US20090222603A1 (en) * 2004-11-16 2009-09-03 Koninklijke Philips Electronics N.V. Bus communication system
CN202364205U (zh) * 2011-06-30 2012-08-01 意法半导体研发(深圳)有限公司 接收机电路和设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100991911B1 (ko) 2008-04-16 2010-11-04 매그나칩 반도체 유한회사 비휘발성 메모리 장치
US8854082B2 (en) * 2010-12-29 2014-10-07 Stmicroelectronics, Inc. Deglitcher with programmable hysteresis

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697316A (zh) * 2000-03-04 2005-11-16 高通股份有限公司 通信系统的发射机结构
US20090222603A1 (en) * 2004-11-16 2009-09-03 Koninklijke Philips Electronics N.V. Bus communication system
CN202364205U (zh) * 2011-06-30 2012-08-01 意法半导体研发(深圳)有限公司 接收机电路和设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
郭锋等: "带内干扰抑制的超宽带脉冲设计", 《光子学报》, 30 September 2006 (2006-09-30) *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346774A (zh) * 2013-07-16 2013-10-09 中国科学院上海微系统与信息技术研究所 一种电流模驱动型的抗电磁干扰lin驱动器
CN103346774B (zh) * 2013-07-16 2016-04-06 中国科学院上海微系统与信息技术研究所 一种电流模驱动型的抗电磁干扰lin驱动器
CN103607337A (zh) * 2013-12-04 2014-02-26 中国科学院上海微系统与信息技术研究所 一种总线信号接收器
CN103607337B (zh) * 2013-12-04 2017-01-25 中国科学院上海微系统与信息技术研究所 一种总线信号接收器
CN106372605A (zh) * 2016-08-31 2017-02-01 北京集创北方科技股份有限公司 被动式电容指纹识别系统的降噪方法和装置
CN106372605B (zh) * 2016-08-31 2019-10-15 北京集创北方科技股份有限公司 被动式电容指纹识别系统的降噪方法和装置
CN115567069A (zh) * 2022-11-22 2023-01-03 苏州纳芯微电子股份有限公司 局域互联网络接收器电路

Also Published As

Publication number Publication date
CN102857245B (zh) 2015-04-15
US8625725B2 (en) 2014-01-07
US20130003805A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
CN102857245B (zh) 提供对iso脉冲的抗扰性的lin接收机
US7778349B2 (en) Method and transmission apparatus for transmitting a bivalent signal
US8199858B2 (en) OOB (out of band) detection circuit and serial ATA system
US7509446B2 (en) IIC bus communication system capable of suppressing freeze of IIC bus communication due to a noise and method for controlling IIC bus communication
EP2584471A1 (en) Method and terminal for selecting internal circuit according to USB interface status
TWI496374B (zh) 基於電荷注射及洩流之過度電性應力（ｅｏｓ）保護裝置、方法及系統
US10666320B2 (en) Ringing suppression circuit
US10693451B2 (en) Ringing suppressor circuit
CN202364205U (zh) 接收机电路和设备
US8013648B1 (en) Output slew-rate controlled interface and method for controlling the output slew-rate of an interface
JP2019096960A (ja) 伝送装置及び伝送方法
US9588859B2 (en) Detecting circuit and related circuit detecting method
US20150205341A1 (en) Bus energy consumption reduction apparatus and method
CN114884487B (zh) 控制压摆率的电路、i2c总线系统及其控制方法
US20180364667A1 (en) Motor driver with multipurpose pin
TW202008718A (zh) 信號介面系統及其資料傳送方法
US11228313B2 (en) Signal transmission circuit
US20140301502A1 (en) Pulse Signal Outputting Apparatus
EP3386107B1 (en) Data processing circuits
US9030228B1 (en) Intelligent current drive for bus lines
CN219554952U (zh) 一种pwm通信接口电路
EP2400398A1 (en) Single-wire interface and interfacing method for connecting a digital device
US20230369970A1 (en) Voltage generator and voltage generating method thereof
US20040113651A1 (en) Termination control device, and universal serial bus system
US11356236B2 (en) Bidirectional re-driver for half-duplex interfaces

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 5 / F East B501, South B502, North B503, 6th floor, block B, TCL Industrial Research Institute building, No. 006, Gaoxin South 1st Road, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: STMicroelectronics (Shenzhen) R&D Co.,Ltd.

Address before: 518057, 4/5 building, B block, South SKYWORTH building, South Zone, Shenzhen hi tech Zone, Nanshan District science and Technology Park, Guangdong, China

Patentee before: STMicroelectronics (Shenzhen) R&D Co.,Ltd.

CP02 Change in the address of a patent holder