CN102842614B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN102842614B CN102842614B CN201110165241.8A CN201110165241A CN102842614B CN 102842614 B CN102842614 B CN 102842614B CN 201110165241 A CN201110165241 A CN 201110165241A CN 102842614 B CN102842614 B CN 102842614B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- substrate
- layer
- active region
- dielectric isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000002955 isolation Methods 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000000463 material Substances 0.000 claims abstract description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 239000012212 insulator Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000004044 response Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 239000011435 rock Substances 0.000 description 2
- -1 silicon dioxide Chemical compound 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 239000002635 aromatic organic solvent Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 description 1
- 229960001231 choline Drugs 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910001867 inorganic solvent Inorganic materials 0.000 description 1
- 239000003049 inorganic solvent Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Abstract
本发明公开了一种半导体器件及其制造方法，包括：在衬底上形成有绝缘隔离层；在所述绝缘隔离层中形成有绝缘隔离层沟槽；在所述绝缘隔离层沟槽中形成有有源区层；在所述有源区层中和其上形成半导体器件结构；其特征在于，所述有源区层的载流子迁移率高于所述衬底的载流子迁移率。依照本发明的半导体器件及其制造方法，使用了不同于衬底材料的有源区，提高了沟道区载流子迁移率，从而大幅提高了器件的响应速度，增强了器件的性能。此外，不同于已有的STI制造工序，本发明先形成STI后填充形成有源区，避免了STI中出现孔洞的问题，提高了器件的可靠性。
Description
技术领域
本发明涉及一种半导体器件及其制造方法，特别是涉及一种被STI包围的Ge膜作为沟道的半导体器件及其制造方法。
背景技术
随着半导体器件尺寸持续缩小，增强沟道载流子的迁移率成为非常重要的技术。在衬底应力层的设计中不同的材料的特性不同，例如晶格常数、介电常数、禁带宽度、特别是载流子迁移率等等，如下表1所示。
表1
由表1可见，在上述这些可能的衬底材料中，Ge具有最高的空穴迁移率以及较高的电子迁移率，使用Ge作为半导体器件的衬底将大大增强载流子迁移率，因而能制造更快的大规模集成电路(LSIC)。
此外，由表1可见，Ge还具有与Si材料相近的晶格常数，因此Ge能较容易地集成在半导体工艺中常用的Si衬底上，使得无需对于工艺做出很大改进就能制造性能更佳的半导体器件，提升了性能的同时还降低了成本。
半导体器件及其集成电路设计中，对于制作在衬底中的多个器件之间的绝缘隔离，往往采用浅沟槽隔离(STI)。已知的STI的制备方法包括先在衬底中蚀刻出沟槽，然后采用化学气相沉积(CVD)等方法向形成的沟槽中沉积例如为氧化物的绝缘膜。随着器件尺寸缩小，相应的STI的深宽比也越来越大，氧化物绝缘膜的台阶覆盖性越来越差，也即在较窄的沟槽上边缘氧化物绝缘膜可能较早接合而其下方的沟槽尚未完全填充，这使得STI中存在孔洞或空隙，使得器件绝缘性能降低，可靠性变差。
总而言之，当前的STI包围的Si沟道的半导体器件性能较低可靠性较差，需要进一步提高沟道区载流子迁移率以及消除STI孔洞，以提高半导体器件电学性能和可靠性。
发明内容
因此，本发明的目的在于进一步提高沟道区载流子迁移率以及消除STI孔洞，以提高半导体器件电学性能和可靠性。
本发明提供了一种半导体器件，包括：衬底、形成在衬底上的绝缘隔离层、形成在所述绝缘隔离层中的有源区层，其特征在于，所述有源区层的载流子迁移率高于所述衬底的载流子迁移率。
其中，所述衬底为硅，所述有源区层为外延生长的锗，所述绝缘隔离层为氧化硅。其中，所述有源区层上形成有栅极绝缘层和栅极材料层构成的栅极堆叠，所述栅极堆叠两侧的有源区层内形成有源漏区，所述源漏区上形成有源漏接触。其中，所述栅极材料层为多晶硅、金属、金属氮化物及其组合。其中，所述栅极绝缘层为高k材料，且所述栅极绝缘层不含所述衬底和/或所述有源区层的氧化物。其中，所述衬底和所述绝缘隔离层之间还具有衬垫层。其中，所述衬底层为氮化硅或氧化硅。
本发明还提供了一种半导体器件的制造方法，包括：在衬底上形成绝缘隔离层；在所述绝缘隔离层中形成绝缘隔离层沟槽；在所述绝缘隔离层沟槽中形成有源区层；在所述有源区层中和其上形成半导体器件结构；其特征在于，所述有源区层的载流子迁移率高于所述衬底的载流子迁移率。
其中，所述衬底为硅，所述有源区层为锗。其中，在形成绝缘隔离层之后还包括在衬底上形成衬垫层。其中，所述衬底层为氮化硅或氧化硅。其中，通过HDP、LPCVD或SACVD方法在所述衬底上沉积氧化硅以形成所述绝缘隔离层。其中，在所述绝缘隔离层上形成掩模图形，以该掩模图形为掩模蚀刻所述绝缘隔离层以形成所述绝缘隔离层沟槽，直至露出衬底。其中，过蚀刻所述绝缘隔离层直至蚀刻衬底的上表面。其中，所述掩模图形由光刻胶或硬掩模层构成。其中，通过RPCVD、UHVCVD或MBE方法在所述绝缘隔离层沟槽中外延沉积锗。其中，所述外延沉积的温度范围为250℃至600℃。其中，所述半导体器件结构包括：所述有源区层上沉积有栅极绝缘层和栅极材料层构成的栅极堆叠，所述栅极堆叠两侧的有源区层内离子注入形成有源漏区，所述源漏区上沉积有源漏接触。其中，所述栅极材料层为多晶硅、金属、金属氮化物及其组合。其中，所述栅极绝缘层为高k材料，且所述栅极绝缘层与所述有源区层之间不含所述衬底和/或所述有源区层的氧化物。
依照本发明的半导体器件及其制造方法，使用了不同于衬底材料的有源区，提高了沟道区载流子迁移率，从而大幅提高了器件的响应速度，增强了器件的性能。此外，不同于已有的STI制造工序，本发明先形成STI后填充形成有源区，避免了STI中出现孔洞的问题，提高了器件的可靠性。
本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1A、2A、3A、4A、5A分别显示了依照本发明的半导体器件制作方法各步骤的剖面示意图；以及
图1B、2B、3B、4B、5B分别显示了依照本发明的半导体器件制作方法各步骤的顶面示意图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了STI包围Ge沟道的半导体器件及其制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或工艺步骤。这些修饰除非特别说明并非暗示所修饰器件结构或工艺步骤的空间、次序或层级关系。
首先，参照图1A及图1B，在衬底上形成衬垫层和绝缘隔离层。衬底10可以是体Si、绝缘层上Si(SOI)等常用的半导体硅基衬底，或者体Ge、绝缘体上Ge(GeOI)，也可以是SiGe、GaAs、GaN等化合物半导体衬底，还可以是蓝宝石、SiC、AlN等绝缘衬底，衬底的选择依据其上要制作的具体半导体器件的电学性能需要而设定。在本发明中，实施例所举的半导体器件例如为场效应晶体管(MOSFET)，因此从与其他工艺兼容以及成本控制的角度考虑，优选体硅或SOI作为衬底10的材料。在衬底10上通过CVD等常规工艺沉积形成衬垫层20，其材质可以是氧化物、氮化物或氮氧化物，具体例如氮化硅(Si3N4或SiNx，其中x为1～2)或氧化硅(SiO或SiO2)。衬垫层20用于稍后刻蚀的停止层，以保护衬底10，其厚度依照刻蚀工艺需要而设定。随后在衬垫层20上沉积形成绝缘隔离层30，其材质例如为氧化硅、特别是二氧化硅，沉积方式可以是低压化学气相沉积(LPCVD)、次常压化学气相沉积(SACVD)、高密度等离子化学气相沉积(HDP)等等，选择合适的压力及温度以控制均匀性、台阶覆盖性和沉积速度。绝缘隔离层30用作衬底10上多个半导体器件之间的绝缘隔离，也即传统的STI的填充物，其厚度依照绝缘隔离需要而设定。值得注意的是，虽然附图1A的剖面图以及附图1B的顶视图中，衬底10、衬垫层20以及绝缘隔离层30面积相等，但是实际制造中也可以依照版图设计而仅在有源区或晶片(wafer)的中心区附近形成上述基础结构，以下各步骤均相似，不再赘述。
其次，参照图2A及图2B，在绝缘隔离层上形成掩模图形。在绝缘隔离层30上形成掩模层并图案化该掩模层以形成掩模图形40。掩模层可以是光刻胶，通过例如旋涂等方式涂敷至绝缘隔离层30上，然后通过曝光、显影等光刻步骤形成光刻胶的掩模图形40。掩模层也可以是例如氮化硅的硬掩模层，在其上形成光刻胶软掩模后刻蚀形成硬掩模图形40。如附图2B所示，掩模图形40与将要形成的有源区互补，也即掩模图形围绕有源区而留有暴露绝缘隔离层30的掩模图形开口41，掩模图形40下方的绝缘隔离层30的部分将用于稍后形成STI，因此掩模图形40的宽度依照STI宽度需要而设定。
再次，参照附图3A及3B，以掩模图形为掩模刻蚀形成绝缘隔离层沟槽。形成掩模图形40及其掩模图形开口41之后，对暴露在掩模图形开口41内的部分绝缘隔离层30以及衬垫层20进行蚀刻，形成绝缘隔离层沟槽42。绝缘隔离层留下的其余部分用作器件的绝缘隔离结构，也即相当于现有技术的STI。绝缘隔离层30为氧化硅时，可以采用稀的氢氟酸来湿法蚀刻，也可以采用例如碳氟基、SF6或NF3的等离子体(还可掺有O2、HBr、Cl2等)干法蚀刻。蚀刻直至露出衬底10为止。也可以稍微过蚀刻，例如对衬底10过蚀刻深度为1～10nm，以便粗化衬底10的上表面，有利于稍后Ge膜的形成。
随后，参照附图4A及4B，在绝缘隔离层沟槽中形成有源区层。形成绝缘隔离层沟槽42之后，去除掩模图形40，并湿法清洁暴露出的衬底10的表面以避免杂质影响稍后的外延生长。掩模图形40为光刻胶时，可采用丙酮和芳香族的有机溶剂或者硫酸和双氧水的无机溶剂来去除光刻胶掩模图形40，也可以采用氧等离子体干法刻蚀去除。掩模图形40为氮化硅时，可以采用热磷酸去除。对于衬底10，可以采用湿法清洁，清洁剂可包括氨水、双氧水、去离子水、稀盐酸、稀硫酸、稀氢氟酸、稀硝酸、胆碱、卡若斯酸、臭氧化水等等及其组合。随后，再通过高温烘烤去除表面水汽以及C杂质后，在绝缘隔离层沟槽42中外延沉积有源区层50，其材质不同于衬底10，载流子迁移率高于衬底10。在本发明的实施例中有源区层50的材料为Ge，优选为纯Ge膜，此外依照表1还可以选择GaAs、InAs、InSb以及SiGe等等。外延沉积可采用减压化学气相沉积(RPCVD)、超高真空化学气相沉积(UHVCVD)、分子束外延(MBE)等等。沉积优选为低温沉积，温度范围为250℃至600℃。可以在原料气中掺杂HCl等气体以提高外延的选择性，也即使得有源区层仅在绝缘隔离沟槽42内沉积而不在绝缘隔离层30上沉积。外延沉积形成有源区层50之后，采用化学机械研磨(CMP)和/或湿法清洁来去除多余的有源区层材料以控制有源区层50的形态，也即去除高于绝缘隔离层30的那一部分。
最后，参照附图5A及5B，在有源区内形成器件结构。本发明实施例以MOSFET为例，可以在有源区层50上先依次沉积形成栅极绝缘层61、栅极材料层62、例如为氮化硅的盖层(未示出)；然后光刻/刻蚀形成栅极堆叠结构，以栅极堆叠结构顶端的盖层为掩模进行第一次离子注入，在有源区50内形成低掺杂的源漏区，掺杂类型视PMOS/NMOS类型而不同；接着在栅极两侧沉积、刻蚀形成栅极隔离侧墙63；以栅极隔离侧墙63为掩模进行第二次离子注入，在有源区50内形成重掺杂的源漏区，最终形成源漏区64为具有轻掺杂源漏结构(LDD)的重掺杂区，源漏区64之间为器件的沟道区；在源漏区64上形成源漏接触65。
最终形成的器件结构如图5A所示，在衬底10上具有绝缘隔离层30，绝缘隔离层30中具有有源区层50，其中有源区层50的载流子迁移率高于衬底10的载流子迁移率，在有源区层50中以及在其上形成有半导体器件结构，包括：有源区层50中具有器件的源漏区64，有源区层50上具有栅极绝缘层61、栅极材料层62、栅极隔离侧墙63，源漏区64上具有源漏接触65。其中，栅极绝缘层61材质优选为高介电常数材料(高K材料，例如介电常数k大于3.9)，例如SiN、AlN、AlHfN等氮化物，例如Al2O3、Ta2O5、TiO2、ZnO、ZrO2、HfO2、CeO2、Y2O3等金属氧化物，又例如PZT(PbZrxTi1-xO3)、BST(BaxSr1-xTiO3)等钙钛矿相氧化物，也可以以上所有这些材料的组合，例如层叠或混合。值得注意的是，栅极绝缘层61与有源区的Ge之间不含衬底10和/或有源区层50的氧化物，也即不含氧化硅和/或氧化锗，即零界面层(ZeroInterface)用来提升高k材料的性能。栅极材料层62的材质例如是多晶硅，也可以是Al、Au、W、Ta、Ti等金属和/或这些金属的氮化物，还可以多晶硅、金属、金属氮化物的组合，例如层叠或混杂。其中可对多晶硅掺杂或者选择合适功函数的金属材料，以控制器件的阈值电压。源漏接触65的材质可以是Al、Au、W、Ta、Ti等金属和/或金属氮化物，还可以是NiSi、WSi等金属硅化物以进一步降低接触电阻、源漏串联电阻。
虽然本发明实施例中所举的半导体器件结构为硅衬底上以锗膜作为有源区、沟道区的MOSFET，但是本发明也可以适用于以其他材料为有源区或衬底的双极晶体管、MESFET、HEMT、二极管等等其他半导体器件，只要其器件结构以及制造方法中包含本发明的载流子迁移率高于衬底的有源区以及环绕有源区的绝缘隔离层。此外，虽然本发明实施例仅举出了PMOS有源区用Ge材料，但是对于例如NMOS等其他器件，也可以采取III-V族化合物作为有源区，例如GaAs、GaN等等。
依照本发明的半导体器件及其制造方法，使用了不同于衬底材料的有源区，提高了沟道区载流子迁移率，从而大幅提高了器件的响应速度，增强了器件的性能。此外，不同于已有的STI制造工序，本发明先形成STI后填充形成有源区，避免了STI中出现孔洞的问题，提高了器件的可靠性。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对工艺流程做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (18)
1.一种半导体器件,包括：衬底、形成在衬底上的绝缘隔离层、形成在所述绝缘隔离层中的有源区层，其特征在于，所述有源区层的载流子迁移率高于所述衬底的载流子迁移率，所述衬底和所述绝缘隔离层之间还具有衬垫层，所述衬垫层直接接触所述衬底的上表面并且直接接触所述绝缘隔离层的下表面，衬底接触有源区层的表面被粗化，有源层区下表面低于衬垫层的下表面。
2.如权利要求1所述的半导体器件，其中，所述衬底为硅，所述有源区层为外延生长的锗、GaAs、InAs、InSb或SiGe，所述绝缘隔离层为氧化硅。
3.如权利要求1所述的半导体器件，其中，所述有源区层上形成有栅极绝缘层和栅极材料层构成的栅极堆叠，所述栅极堆叠两侧的有源区层内形成有源漏区，所述源漏区上形成有源漏接触。
4.如权利要求3所述的半导体器件，其中，所述栅极材料层为多晶硅、金属、金属氮化物及其组合。
5.如权利要求3所述的半导体器件，其中，所述栅极绝缘层为高k材料，且所述栅极绝缘层不含所述衬底和/或所述有源区层的氧化物。
6.如权利要求1所述的半导体器件，其中，所述衬垫层为氮化硅或氧化硅。
7.一种半导体器件的制造方法，包括：
在衬底上形成衬垫层；
在衬垫层上形成绝缘隔离层，所述衬垫层直接接触所述衬底的上表面并且直接接触所述绝缘隔离层的下表面；
在所述绝缘隔离层中形成绝缘隔离层沟槽；
在所述绝缘隔离层沟槽中形成有源区层，衬底接触有源区层的表面被粗化，有源层区下表面低于衬垫层的下表面；
在所述有源区层中和其上形成半导体器件结构，所述有源区层上形成有栅极绝缘层和栅极材料层构成的栅极堆叠，所述栅极绝缘层不含所述衬底和/或所述有源区层的氧化物；
其特征在于，所述有源区层的载流子迁移率高于所述衬底的载流子迁移率。
8.如权利要求7所述的半导体器件的制造方法，其中，所述衬底为硅，所述有源区层为锗。
9.如权利要求7所述的半导体器件的制造方法，其中，所述衬垫层为氮化硅或氧化硅。
10.如权利要求7所述的半导体器件的制造方法，其中，通过HDP、LPCVD或SACVD方法在所述衬底上沉积氧化硅以形成所述绝缘隔离层。
11.如权利要求7所述的半导体器件的制造方法，其中，在所述绝缘隔离层上形成掩模图形，以该掩模图形为掩模蚀刻所述绝缘隔离层以形成所述绝缘隔离层沟槽，直至露出衬底。
12.如权利要求11所述的半导体器件的制造方法，其中，过蚀刻所述绝缘隔离层直至蚀刻衬底的上表面。
13.如权利要求11所述的半导体器件的制造方法，其中，所述掩模图形由光刻胶或硬掩模层构成。
14.如权利要求7所述的半导体器件的制造方法，其中，通过RPCVD、UHVCVD或MBE方法在所述绝缘隔离层沟槽中外延沉积锗。
15.如权利要求14所述的半导体器件的制造方法，其中，所述外延沉积的温度范围为250℃至600℃。
16.如权利要求7所述的半导体器件的制造方法，其中，所述半导体器件结构包括：所述有源区层上沉积有栅极绝缘层和栅极材料层构成的栅极堆叠，所述栅极堆叠两侧的有源区层内离子注入形成有源漏区，所述源漏区上沉积有源漏接触。
17.如权利要求16所述的半导体器件的制造方法，其中，所述栅极材料层为多晶硅、金属、金属氮化物及其组合。
18.如权利要求16所述的半导体器件的制造方法，其中，所述栅极绝缘层为高k材料，且所述栅极绝缘层与所述有源区层之间不含所述衬底和/或所述有源区层的氧化物。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110165241.8A CN102842614B (zh) | 2011-06-20 | 2011-06-20 | 半导体器件及其制造方法 |
| PCT/CN2011/001994 WO2012174696A1 (zh) | 2011-06-20 | 2011-11-29 | 半导体器件及其制造方法 |
| US13/497,744 US8703567B2 (en) | 2011-06-20 | 2011-11-29 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110165241.8A CN102842614B (zh) | 2011-06-20 | 2011-06-20 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102842614A CN102842614A (zh) | 2012-12-26 |
| CN102842614B true CN102842614B (zh) | 2015-11-25 |
Family
ID=47369823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110165241.8A Active CN102842614B (zh) | 2011-06-20 | 2011-06-20 | 半导体器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102842614B (zh) |
| WO (1) | WO2012174696A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105590842B (zh) * | 2014-11-17 | 2019-11-01 | 上海华力微电子有限公司 | 降低源极和漏极电阻的结构和方法 |
| CN107464741A (zh) * | 2016-06-03 | 2017-12-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN113690187B (zh) * | 2021-08-17 | 2023-10-20 | 福建省晋华集成电路有限公司 | 半导体结构及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1985358A (zh) * | 2004-07-15 | 2007-06-20 | 英飞凌科技股份公司 | 使用不结合sti的半导体生长工艺形成的有源区 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6919258B2 (en) * | 2003-10-02 | 2005-07-19 | Freescale Semiconductor, Inc. | Semiconductor device incorporating a defect controlled strained channel structure and method of making the same |
| US20050104156A1 (en) * | 2003-11-13 | 2005-05-19 | Texas Instruments Incorporated | Forming a semiconductor structure in manufacturing a semiconductor device using one or more epitaxial growth processes |
| WO2007014294A2 (en) * | 2005-07-26 | 2007-02-01 | Amberwave Systems Corporation | Solutions integrated circuit integration of alternative active area materials |
-
2011
- 2011-06-20 CN CN201110165241.8A patent/CN102842614B/zh active Active
- 2011-11-29 WO PCT/CN2011/001994 patent/WO2012174696A1/zh active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1985358A (zh) * | 2004-07-15 | 2007-06-20 | 英飞凌科技股份公司 | 使用不结合sti的半导体生长工艺形成的有源区 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012174696A1 (zh) | 2012-12-27 |
| CN102842614A (zh) | 2012-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102842595B (zh) | 半导体器件及其制造方法 | |
| KR101729439B1 (ko) | 매립된 절연체층을 가진 finfet 및 그 형성 방법 | |
| US7435657B2 (en) | Method of fabricating transistor including buried insulating layer and transistor fabricated using the same | |
| US9202915B2 (en) | Method of forming epi film in substrate trench | |
| US9660052B2 (en) | Strained source and drain (SSD) structure and method for forming the same | |
| US9093531B2 (en) | Fin structure of semiconductor device | |
| US8936987B2 (en) | PMOS transistors and fabrication methods thereof | |
| CN103035712B (zh) | 半导体器件及其制造方法 | |
| KR101946765B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US9614050B2 (en) | Method for manufacturing semiconductor devices | |
| KR20130036692A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US20150187892A1 (en) | Method for manufacturing semiconductor device | |
| US7678675B2 (en) | Structure and method for a triple-gate transistor with reverse STI | |
| CN105244379A (zh) | 半导体器件及其制造方法 | |
| CN103779223B (zh) | Mosfet的制造方法 | |
| CN102842614B (zh) | 半导体器件及其制造方法 | |
| CN103839818B (zh) | 半导体器件制造方法 | |
| US8912608B2 (en) | Semiconductor device and fabrication method thereof | |
| US8703567B2 (en) | Method for manufacturing a semiconductor device | |
| CN104078363A (zh) | 半导体器件制造方法 | |
| CN103545207A (zh) | 半导体器件制造方法 | |
| CN105448985B (zh) | 半导体器件及其制造方法 | |
| CN108172547B (zh) | 一种半导体器件的制造方法 | |
| CN105590854B (zh) | 半导体器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |