CN102833061B - 基于无缝冗余环网的提高时钟精度的方法及节点 - Google Patents

基于无缝冗余环网的提高时钟精度的方法及节点 Download PDF

Info

Publication number
CN102833061B
CN102833061B CN201210320749.5A CN201210320749A CN102833061B CN 102833061 B CN102833061 B CN 102833061B CN 201210320749 A CN201210320749 A CN 201210320749A CN 102833061 B CN102833061 B CN 102833061B
Authority
CN
China
Prior art keywords
clock
clock information
node
synchronised
synchronised clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210320749.5A
Other languages
English (en)
Other versions
CN102833061A (zh
Inventor
黄剑超
马化一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyland Technology Co Ltd
Original Assignee
Kyland Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyland Technology Co Ltd filed Critical Kyland Technology Co Ltd
Priority to CN201210320749.5A priority Critical patent/CN102833061B/zh
Priority to PCT/CN2012/082004 priority patent/WO2014032350A1/zh
Publication of CN102833061A publication Critical patent/CN102833061A/zh
Application granted granted Critical
Publication of CN102833061B publication Critical patent/CN102833061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0661Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0673Clock or time synchronisation among packet nodes using intermediate nodes, e.g. modification of a received timestamp before further transmission to the next packet node, e.g. including internal delay time or residence time into the packet

Abstract

本发明涉及基于无缝冗余环网的提高时钟精度的方法及节点,所述无缝冗余环网中的节点接收到相邻的节点或主时钟发送的同步时钟信息之后,确定接收到的同步时钟信息在本节点内的驻留时长,所述驻留时长为同步时钟信息从输入到入端口的时间点到输出到出端口的时间点之间的时间长度;根据确定出的驻留时长,修正接收到的所述同步时钟信息;若所述出端口为环端口,则通过该环端口将修正后的同步时钟信息转发给相邻的节点;若所述出端口为外接端口,则通过该外接端口将修正后的同步时钟信息转发给从时钟,以使从时钟根据同步时钟信息进行时钟同步。本发明技术方案解决了主从时钟的同步误差较大的问题。

Description

基于无缝冗余环网的提高时钟精度的方法及节点
技术领域
本发明涉及环网技术领域,尤其涉及基于无缝冗余环网的提高时钟精度的方法及节点。
背景技术
为了解决网络传输路径的冗余,目前高可用性网络中采用快速生成树协议(RapidSpanningTreeProtocol,RSTP)和多生成树协议(MultipleSpanningTreeProtocol,MSTP),参见美国电气和电子工程师协会(InstituteofElectricalandElectronicsEngineers,IEEE)802.1w,这两种协议可以应用于环路网络,通过一定的算法实现路径冗余,同时将环路网络修剪成无环路的树型网络。
虽然这两种协议可以检测到链路故障,但是因为操作时需要频繁发送报文来检查网络状态,所以故障恢复时间一般相对较长,因而这两种协议并不满足工业网络对实时性的要求。
为了解决网络协议对于工业网路的实时性的要求,国际电工委员会(IEC)制定了工业自动化高可用性网络协议集—IEC62439协议,其中IEC62439-2媒体冗余协议(MediaRedundancyProtocol,MRP)采用主从式网络结构,但是由于其网络中只有一个确定的主节点,发生故障时只由这个主设备处理故障,故存在着网络风险集中的问题,且其未实现终端关键设备的冗余保护。IEC62439-3并行冗余协议(ParallelRedundancyProtocol,PRP)采用两个完全对等的主干网络,终端设备利用双端口冗余技术实现故障快速恢复,但其存在着双端口的健康状态无法探测和系统成本成倍提高的不足。
为此,现有技术在IEC62439-3增加了关于高可用性无缝自动环(HighAvailabilitySeamlessAutomationRing,HSR)的协议内容,该协议技术内容主要是从环网某个节点的两个端口向环网发送数据帧,并且从其中一个端口发送的数据帧在该节点的另一个端口终止传输,从而实现在环形网络中数据帧的无缝传输。实际上,上述HSR传输模式中,每个节点都会接收到两个完全相同的数据帧,因此在环形网络中造成了传输路径的浪费,同时各个节点的冗余端口的固定也会造成节点可以使用的端口资源的浪费。
基于IEC62439-3出现的问题,申请人提出了一种在环形网络中无缝冗余传输方式,遍周无缝冗余(AroundSeamlessRedundancy,ASR)方式,请参考申请号为201210167896.3的中国专利,该专利申请中的技术方案为:环形网络中的某个节点向其位于该环形网络中的两个端口分别发送数据帧,当两个数据帧到达该环形网络中的某个节点时,该节点不再转发数据帧,也就是说,数据帧终止于环形网络中的某个节点。
精确时钟协议(IEEE1588协议)在网络通信、本地计算和分布式对象等技术实现的测量和控制系统中实现了时钟精确同步,如图1所示,节点1、2、3为无缝冗余环网中的节点,1A和1B为节点1的环端口,2A和2B为节点2的环端口,3A和3B为节点3的环端口,节点1的外接端口连接精密时钟协议的主时钟,节点3的外接端口连接精密时钟协议的从时钟。为了保证从时钟与主从时钟进行时间同步,主时钟可以向连接的节点(节点1)发送同步时钟信息,节点1将接收到的同步时钟信息携带在环网报文中转发给相邻的节点,节点3接收到携带有同步时钟信息的环网报文之后,将同步时钟信息转发给从时钟,从时钟根据同步时钟信息进行时钟同步。现有的精确时钟协议指出,在无缝冗余环网中,各节点传输携带有同步时钟信息环网报文时,只作为透明时钟,而不是边界时钟,各节点只将同步时钟信息或携带有同步时钟信息的环网报文进行转发,但是,各节点接收并转发同步时钟信息或携带有同步时钟信息的环网报文存在一定的时间延迟,为了修正节点的延迟,现有技术提出,预先设定一个固定的修正值,每个节点都使用该修正值来修正同步时钟信息。
但是,无缝冗余环网中的各节点接收并转发同步时钟信息或携带有同步时钟信息的环网报文时的时间延迟不确定,若都使用固定的修正值来修正同步时钟信息,就会对主从时钟的同步造成较大的同步误差,若误差的精度在us级,其结果会对精密时钟协议报文的精度造成us级的影响,对很多要求us级精度时钟同步的应用场景会造成很大的影响。
发明内容
本发明提出一种基于无缝冗余环网的提高时钟精度的方法及节点,用以解决现有技术中由于各节点接收并转发同步时钟信息或携带有同步时钟信息的环网报文时的时间延迟不确定,因此导致主从时钟的同步误差较大的问题。
为实现本发明的目的,采用了以下技术方案:
基于无缝冗余环网的提高时钟精度的方法,包括:
所述无缝冗余环网中的节点接收到相邻的节点或主时钟发送的同步时钟信息之后,确定接收到的同步时钟信息在本节点内的驻留时长,所述驻留时长为同步时钟信息从输入到入端口的时间点到输出到出端口的时间点之间的时间长度;
根据确定出的驻留时长,修正接收到的所述同步时钟信息;
若所述出端口为环端口,则通过该环端口将修正后的同步时钟信息转发给相邻的节点;
若所述出端口为外接端口,则通过该外接端口将修正后的同步时钟信息转发给从时钟,以使从时钟根据同步时钟信息进行时钟同步。
一种无缝冗余环网中的节点,包括:
接收单元,用于接收相邻的节点或主时钟发送的同步时钟信息;
驻留时长确定单元,用于确定接收单元接收到的同步时钟信息在本节点内的驻留时长,所述驻留时长为同步时钟信息从输入到入端口的时间点到输出到出端口的时间点之间的时间长度;
同步时钟修正单元,用于根据驻留时长确定单元确定出的驻留时长,修正接收到的所述同步时钟信息;
转发单元,用于在所述出端口为环端口时,通过该环端口将修正后的同步时钟信息后转发给相邻的节点,以及在所述出端口为外接端口时,通过该外接端口将修正后的同步时钟信息转发给从时钟,以使从时钟根据同步时钟信息进行时钟同步。
利用本发明涉及的基于无缝冗余环网的提高时钟精度的方法,由于每个节点分别确定自身接收并转发同步时钟信息或携带有同步时钟信息的环网报文时的时间延迟,然后根据确定出时间延迟对接收到的同步时钟信息进行修正后再进行转发,而不再是使用固定的修正值来修正同步时钟信息,从而有效地降低了主从时钟的同步误差,提高了主从时钟的同步精度。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和具体实施方式,对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的具体实施方式一起用于解释本发明,并不构成对本发明的限制。在附图中:
图1为现有技术中,无缝冗余环网结构示意图;
图2为本发明实施例1中,基于无缝冗余环网的提高时钟精度的方法流程示意图;
图3为本发明实施例2中,同步时钟信息在节点内的驻留时长;
图4为本发明实施例3中,对节点的本地时钟进行时钟频率同步的流程示意图;
图5-1为本发明实施例4中,无缝冗余环网中的节点结构示意图一;
图5-2为本发明实施例4中,无缝冗余环网中的节点结构示意图二;
图6为本发明实施例5中,无缝冗余环网中的节点结构示意图三。
具体实施方式
以下结合附图对本发明的优选实施方式进行说明,应当理解,此处所描述的优选实施方式仅用于说明和解释本发明,并不用于限定本发明。
无缝冗余环网的结构如图1所示,无缝冗余环网包括数个节点(图1中的节点1、节点2和节点3)。当然,无缝冗余环网中所包括的节点不仅限于图1中的3个节点,也可以将两个节点组成的链状网络也称为无缝冗余环网,这里的无缝冗余环网既包括HSR网络和ASR网络,也可以扩展到没有列出的无缝冗余环网类型,无缝冗余环网中的各个节点通过链路连接。
图1中,节点1的外接端口连接主时钟,节点3的外接端口连接从时钟。这里主时钟连接无缝冗余环网中的哪个节点可以根据工程实现的实际需要来部署,也可以将主时钟连接到环网中的节点2或3,当然,从时钟连接哪个节点也可以根据工程实现的实际需要来部署。各节点(如图1中的节点1、节点2和节点3)之间通过环端口相连。
实施例1
如图2所示,为本发明实施例1提出的基于无缝冗余环网的提高时钟精度的方法流程示意图,该方法包括如下步骤:
步骤21,所述无缝冗余环网中的节点接收到相邻的节点或主时钟发送的同步时钟信息之后,确定接收到的同步时钟信息在本节点内的驻留时长,所述驻留时长为同步时钟信息从输入到入端口的时间点到输出到出端口的时间点之间的时间长度。
其中,主时钟和节点之间传输同步时钟信息,从时钟和节点之间也传输同步时钟信息,而节点之间则传输携带有同步时钟信息的环网报文,即将同步信息携带在环网报文中进行传输。具体的,主时钟通过外接端口向相连的节点发送同步时钟信息,与主时钟相连的节点接收同步时钟信息,然后对同步时钟信息进行修正,将修正后的同步时钟信息携带在环网报文中发送给相邻的节点,若相邻的节点接收到环网报文后,从环网报文中提取出同步时钟信息,对同步时钟信息进行修正,若该节点未连接从时钟,则将修正后的同步时钟信息携带在环网报文中发送给相邻的节点,若该节点连接有从时钟,则将修正后的同步时钟信息发送给从时钟。
其中,节点接收同步时钟信息的入端口可以为外接端口或环端口,若入端口为外接端口,则表明该节点通过外接端口连接有主时钟,此时其出端口为环端口,即节点通过环端口向相邻的节点转发携带有同步时钟信息的环网报文;若入端口为环端口,则其出端口既可以为环端口,也可以为外接端口,当出端口为环端口时,表明该节点没有连接主时钟和从时钟,节点通过环端口向相邻的节点转发携带有同步时钟信息的环网报文,当出端口为外接端口时,表明该节点通过外接端口连接有从时钟,节点通过外接端口向从时钟转发同步时钟信息。
在本发明实施例1中,与主时钟相连的节点可以称为始发节点,与从时钟相连的节点可以称为接收节点,那么其他节点可以称为中间节点。在图1中,节点1为始发节点,节点3为接收节点,节点2为中间节点。始发节点通过外接端口接收主时钟发送的同步时钟信息,并通过两个环端口分别向相邻的节点转发携带有同步时钟信息的环网报文,中间节点通过环端口接收相邻节点发送的环网报文,并通过另一环端口向相邻的节点转发环网报文,接收节点通过环端口接收相邻节点发送的环网报文,并通过外接端口向从时钟转发同步时钟信息。
节点接收到的同步时钟信息在本节点内的驻留时长也可以看作节点接收并转发同步时钟信息或携带同步信息的环网报文时的时间延迟,该驻留时长具体指同步时钟信息从输入到入端口的时间点到输出到出端口的时间点之间的时间长度。
要说明的是,对于始发节点,其入端口为外接端口,始发节点将包含同步时钟信息的环网报文向两个环端口同时发送,即出端口为两个环端口,同步时钟信息从输入到外接端口到输出到其中一个环端口之间的时间长度,与该同步时钟信息从输入到外接端口到输出到另一环端口之间的时间长度相同。
步骤22,根据确定出的驻留时长,修正接收到的所述同步时钟信息。
若节点为始发节点,则接收到的同步时钟信息为未经修正的、主时钟发送的同步时钟信息,若节点不为始发节点,则接收到的环网报文中携带的同步时钟信息为经过之前各节点修正后的同步时钟信息。
若节点确定出的驻留时长为△T,接收到的同步时钟信息对应的时间点为T,则修正后的同步时钟信息对应的时间点为T'=△T+T。
步骤23,若所述出端口为环端口,则通过该环端口将修正后的同步时钟信息转发给相邻的节点,若所述出端口为外接端口,则通过该外接端口将修正后的同步时钟信息转发给从时钟,以使从时钟根据同步时钟信息进行时钟同步。
若节点为始发节点或中间节点,则其出端口为环端口,此时节点通过该环端口将携带有修正后的同步时钟信息的环网报文转发给相邻的节点。
若节点为接收节点,则其出端口为外接端口,此时该节点通过该外接端口将修正后的同步时钟信息转发给从时钟。从时钟接收到同步时钟信息后,根据该同步时钟信息进行时钟同步,从而实现了从时钟和主时钟的时钟同步。其中,从时钟会根据先接收到的同步时钟信息进行时钟同步,丢弃后续接收到的同步时钟信息。
由上述处理过程可知,本发明实施例1提出的技术方案中,无缝冗余环网中的节点接收到相邻的节点或主时钟发送的同步时钟信息之后,确定接收到的同步时钟信息在本节点内的驻留时长,所述驻留时长为同步时钟信息从输入到入端口的时间点到输出到出端口的时间点之间的时间长度,节点根据确定出的驻留时长,修正接收到的所述同步时钟信息,若所述出端口为环端口,则节点通过该环端口将修正后的同步时钟信息转发给相邻的节点,若所述出端口为外接端口,则节点通过该外接端口将修正后的同步时钟信息转发给从时钟,以使从时钟根据同步时钟信息进行时钟同步。由于每个节点分别确定自身接收并转发同步时钟信息或携带有同步时钟信息的环网报文时的时间延迟,然后根据确定出时间延迟对接收到的同步时钟信息进行修正后再进行转发,而不再是使用固定的修正值来修正同步时钟信息,从而有效地降低了主从时钟的同步误差,提高了主从时钟的同步精度。
实施例2
节点在确定接收到的同步时钟信息在本节点内的驻留时长时,可以先获得同步时钟信息输入到入端口时,本地时钟的第一计数值,以及同步时钟信息输出到出端口时,本地时钟的第二计数值,然后根据获得的第一计数值和第二计数值,以及本地时钟的时钟频率,确定同步时钟信息在本节点内的驻留时长。其中,节点中的本地时钟会按照自身的时钟频率进行计数。
节点从入端口接收到同步时钟信息的时间点为T1,该同步时钟信息输出到出端口的时间点为T2,则如图3所示,同步时钟信息在本节点内的驻留时长为ΔT=T2-T1。
当上述节点为始发节点时,节点从外接端口接收到同步时钟信息的时间点为T1,该同步时钟信息输出到环端口的时间点为T2,节点的本地时钟的时钟频率为125M,即每8ns进行一次计数,同步时钟信息输入到外接端口时,本地时钟的第一计数值为n1,同步时钟信息输出到环端口时,本地时钟的第二计数值为n2,则T1=n1*8,T2=n2*8,同步时钟信息在本节点内的驻留时长为ΔT=T2-T1。
当上述节点为中间节点时,节点从第一环端口接收到携带有同步时钟信息的环网报文的时间点为T1,该同步时钟信息输出到第二环端口的时间点为T2,节点的本地时钟的时钟频率为125M,即每8ns进行一次计数,携带有同步时钟信息的环网报文输入到第一环端口时,本地时钟的第一计数值为n1,同步时钟信息输出到第二环端口时,本地时钟的第二计数值为n2,则T1=n1*8,T2=n2*8,同步时钟信息在本节点内的驻留时长为ΔT=T2-T1。
当上述节点为接收节点时,节点从环端口接收到携带有同步时钟信息的环网报文的时间点为T1,该同步时钟信息输出到外接端口的时间点为T2,节点的本地时钟的时钟频率为125M,即每8ns进行一次计数,携带有同步时钟信息的环网报文输入到环端口时,本地时钟的第一计数值为n1,同步时钟信息输出到外接端口时,本地时钟的第二计数值为n2,则T1=n1*8,T2=n2*8,同步时钟信息在本节点内的驻留时长为ΔT=T2-T1。
实施例3
由实施例2可知,节点根据本地时钟的时钟频率来确定同步时钟信息在本节点内的驻留时长,为了保证各节点的本地时钟的时钟频率与主时钟的时钟频率一致,本发明实施例3提出各节点可以在确定驻留时长之前,对本地时钟的时钟频率进行同步,其方法流程如图4所示,具体处理流程为:
步骤41,根据本次接收到的同步时钟信息和上一次接收到的同步时钟信息,确定本地时钟与所述主时钟之间的时钟频率的偏差。
其中,主时钟可以周期性的发送同步时钟信息。
步骤42,根据确定出的时钟频率的偏差,同步本地时钟的时钟频率。
具体的,节点可以先确定本次接收到的同步时钟信息对应的时间点、上一次接收到的同步时钟信息对应的时间点、本次接收同步时钟信息的时间点和上一次接收同步时钟信息的时间点,然后根据确定出的各时间点,计算出本地时钟与主时钟之间的时钟频率的偏差。
若△为本地时钟与所述主时钟之间的时钟频率的偏差,t2为本次接收到的同步时钟信息对应的时间点,t1为上一次接收到的同步时钟信息对应的时间点,t2'为本次接收同步时钟信息的时间点,t1'为上一次接收同步时钟信息的时间点,则本地时钟与所述主时钟之间的时钟频率的偏差为:
△=[(t2'-t1')-(t2-t1)]/(t1'-t1)
本发明实施例3中,节点在接收到同步时钟信息后,可以记录入端口接收到该同步时钟信息的时间点对应的时间戳,然后该节点后续就可以直接根据本次接收到同步时钟信息时记录的时间戳,确定本次接收同步时钟信息的时间点,以及根据上一次接收到同步时钟信息时记录的时间戳,确定上一次接收同步时钟信息的时间点。
采用本发明实施例3提出的对本地时钟的时钟频率进行同步的方法,能够实现无缝冗余环网中的全部节点的本地时钟的时钟频率都同步(都和主时钟的时钟频率相同),从而有效地提高了各节点计算出的驻留时长的精度,进一步提高了主从时钟的同步精度。
此外,在本发明实施例3中,各节点会周期性的接收同步时钟信息,在每次接收到同步时钟信息时,不仅要执行确定驻留时长以及根据驻留时长对同步时钟信息进行修正的操作,还要执行对本地时钟的时钟频率进行同步的操作(第一次接收到同步时钟信息除外),那么该节点在下次接收到同步时钟信息之后,就可以根据同步后的时钟频率确定驻留时长。
实施例4
本发明实施例4提出,无缝冗余环网中的节点包括第一CPU部件、第二CPU部件、第一环端口、第二环端口,如图5-1所示,其中,第一CPU部件与第一环端口和第二环端口连接,第一环端口和第二环端口负责发送、接收和转发环网报文。
如图5-2所示,第一CPU部件包括包转发模块和频率同步模块,第二CPU部件包括协议处理模块。其中:
包转发模块通过外接端口或环端口接收和转发同步信息或携带有同步信息的环网报文,并确定接收到的同步时钟信息在本节点内的驻留时长,以及根据确定出的驻留时长,修正接收到的同步时钟信息。
协议处理模块用于处理环网报文,并计算出本地时钟与主时钟之间的时钟频率的偏差,然后将时钟频率的偏差发送给第一CPU部件,由第一CPU部件中的频率同步模块调整本地时钟的时钟频率。
频率同步模块用于产生本地时钟,并根据协议处理模块提供的时钟频率的偏差调整本地时钟的时钟频率,使本地时钟和主时钟的时钟频率同步。
在所述无缝冗余环网中,节点的第一CPU部件保存入端口接收同步时钟信息或携带有同步时钟信息的环网报文的时间,且第一CPU部件保存同步时钟信息传输到出端口的时间,从而根据保存的两个时间确定出驻留时长。例如,在图1中,节点1为始发节点,连接到节点1的外接端口的主时钟发送同步时钟信息,节点1的第一CPU部件保存该节点从外接端口接收该同步时钟信息的时间t1,节点1的第一CPU部件保存同步时钟信息传输到其第一环端口和第二环端口的时间t2,然后将记录的t2减去t1就是同步时钟信息在节点1内的驻留时长。另外要说明的是,第一CPU部件将修正后的同步时钟信息添加到环网报文中进行转发。
实施例5
基于本发明实施例1提出的基于无缝冗余环网的提高时钟精度的方法,本发明实施例5提出一种无缝冗余环网中的节点,其结构如图6所示,包括:
接收单元61,用于接收相邻的节点或主时钟发送的同步时钟信息;
驻留时长确定单元62,用于确定接收单元61接收到的同步时钟信息在本节点内的驻留时长,所述驻留时长为同步时钟信息从输入到入端口的时间点到输出到出端口的时间点之间的时间长度;
同步时钟修正单元63,用于根据驻留时长确定单元62确定出的驻留时长,修正接收到的所述同步时钟信息;
转发单元64,用于在所述出端口为环端口时,通过该环端口将修正后的同步时钟信息转发给相邻的节点,以及在所述出端口为外接端口时,通过该外接端口将修正后的同步时钟信息转发给从时钟,以使从时钟根据同步时钟信息进行时钟同步。
其中,接收单元61不仅用于接收相邻的节点或主时钟发送的同步时钟信息,还可以用于通过外接端口和环端口接收报文,接收的报文可以为环网报文,也可以为其他数据报文。
转发单元64不仅用于转发同步时钟信息,还可以用于通过外接端口和环端口转发报文,转发的报文可以为环网报文,也可以为其他数据报文。
较佳地,接收单元61,具体用于接收相邻的节点发送的携带有同步时钟信息的环网报文,并将接收到的环网报文中携带的同步时钟信息确认为相邻的节点发送的同步时钟信息;
转发单元64,具体用于将修正后的同步时钟信息携带在环网报文中,并通过该环端口将携带修正后的同步时钟信息的环网报文转发给相邻的节点。
较佳地,所述驻留时长确定单元62具体包括:
计数值获得子单元,用于获得同步时钟信息输入到入端口时,本地时钟的第一计数值,以及同步时钟信息输出到出端口时,本地时钟的第二计数值;
驻留时长确定子单元,用于根据计数值获得子单元获得的第一计数值和第二计数值,以及本地时钟的时钟频率,确定同步时钟信息在本节点内的驻留时长。
更佳地,所述主时钟周期性的发送同步时钟信息;
所述无缝冗余环网中的节点还包括:
时钟频率偏差确定单元,用于在驻留时长确定单元62确定接收到的同步时钟信息在本节点内的驻留时长之前,根据本次接收到的同步时钟信息和上一次接收到的同步时钟信息,确定本地时钟与所述主时钟之间的时钟频率的偏差;
时钟频率同步单元,用于根据时钟频率偏差确定单元确定出的时钟频率的偏差,同步本地时钟的时钟频率。
更佳地,所述时钟频率偏差确定单元具体包括:
时间点确定子单元,用于确定本次接收到的同步时钟信息对应的时间点、上一次接收到的同步时钟信息对应的时间点、本次接收同步时钟信息的时间点和上一次接收同步时钟信息的时间点;
时钟频率偏差确定子单元,用于根据时间点确定子单元确定出的各时间点,计算出本地时钟与所述主时钟之间的时钟频率的偏差。
更佳地,所述无缝冗余环网中的节点还包括:
时间戳记录单元,用于在时钟频率偏差确定单元确定本地时钟与所述主时钟之间的时钟频率的偏差之前,在接收到同步时钟信息后,记录入端口接收到该同步时钟信息的时间点对应的时间戳;
所述时间点确定子单元,具体用于根据本次接收到同步时钟信息时时间戳记录单元记录的时间戳,确定本次接收同步时钟信息的时间点,以及根据上一次接收到同步时钟信息时时间戳记录单元记录的时间戳,确定上一次接收同步时钟信息的时间点。
其中,接收单元61、驻留时长确定单元62、同步时钟修正单元63、转发单元64与第一CPU部件中的包转发模块对应,时钟频率偏差确定单元与第二CPU部件中的协议处理模块对应,时钟频率同步单元与第一CPU部件中的频率同步模块对应。
本领域的技术人员应明白,本申请的实施例可提供为方法、装置(设备)、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、装置(设备)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。

Claims (6)

1.基于无缝冗余环网的提高时钟精度的方法,其特征在于,包括:
所述无缝冗余环网中的节点接收到相邻的节点或主时钟发送的同步时钟信息之后,确定接收到的同步时钟信息在本节点内的驻留时长,所述驻留时长为同步时钟信息从输入到入端口的时间点到输出到出端口的时间点之间的时间长度;
根据确定出的驻留时长,修正接收到的所述同步时钟信息;
若所述出端口为环端口,则通过该环端口将修正后的同步时钟信息转发给相邻的节点;
若所述出端口为外接端口,则通过该外接端口将修正后的同步时钟信息转发给从时钟,以使从时钟根据同步时钟信息进行时钟同步;
其中,所述确定接收到的同步时钟信息在本节点内的驻留时长之前,还包括:
根据本次接收到的同步时钟信息和上一次接收到的同步时钟信息,确定本地时钟与所述主时钟之间的时钟频率的偏差;
根据确定出的时钟频率的偏差,同步本地时钟的时钟频率;
其中,所述确定收到的同步时钟信息在本节点内的驻留时长,包括:
获得同步时钟信息输入到入端口时,本地时钟的第一计数值,以及同步时钟信息输出到出端口时,本地时钟的第二计数值;
根据获得的第一计数值和第二计数值,以及本地时钟的时钟频率,确定同步时钟信息在本节点内的驻留时长。
2.根据权利要求1所述的基于无缝冗余环网的提高时钟精度的方法,其特征在于,根据本次接收到的同步时钟信息和上一次接收到的同步时钟信息,确定本地时钟与所述主时钟之间的时钟频率的偏差,具体包括:
所述节点确定本次接收到的同步时钟信息对应的时间点、上一次接收到的同步时钟信息对应的时间点、本次接收同步时钟信息的时间点和上一次接收同步时钟信息的时间点;
根据确定出的各时间点,计算出本地时钟与所述主时钟之间的时钟频率的偏差。
3.根据权利要求2所述的基于无缝冗余环网的提高时钟精度的方法,其特征在于,确定本地时钟与所述主时钟之间的时钟频率的偏差之前,还包括:
所述节点接收到同步时钟信息后,记录入端口接收到该同步时钟信息的时间点对应的时间戳;
所述节点确定本次接收同步时钟信息的时间点和上一次接收同步时钟信息的时间点,具体包括:
所述节点根据本次接收到同步时钟信息时记录的时间戳,确定本次接收同步时钟信息的时间点,以及根据上一次接收到同步时钟信息时记录的时间戳,确定上一次接收同步时钟信息的时间点。
4.一种无缝冗余环网中的节点,其特征在于,包括:
接收单元,用于接收相邻的节点或主时钟发送的同步时钟信息;
驻留时长确定单元,用于确定接收单元接收到的同步时钟信息在本节点内的驻留时长,所述驻留时长为同步时钟信息从输入到入端口的时间点到输出到出端口的时间点之间的时间长度;
同步时钟修正单元,用于根据驻留时长确定单元确定出的驻留时长,修正接收到的所述同步时钟信息;
转发单元,用于在所述出端口为环端口时,通过该环端口将修正后的同步时钟信息后转发给相邻的节点,以及在所述出端口为外接端口时,通过该外接端口将修正后的同步时钟信息转发给从时钟,以使从时钟根据同步时钟信息进行时钟同步;
其中,所述无缝冗余环网中的节点,还包括:
时钟频率偏差确定单元,用于在驻留时长确定单元确定接收到的同步时钟信息在本节点内的驻留时长之前,根据本次接收到的同步时钟信息和上一次接收到的同步时钟信息,确定本地时钟与所述主时钟之间的时钟频率的偏差;
时钟频率同步单元,用于根据时钟频率偏差确定单元确定出的时钟频率的偏差,同步本地时钟的时钟频率;
其中,所述驻留时长确定单元,包括:
计数值获得子单元,用于获得同步时钟信息输入到入端口时,本地时钟的第一计数值,以及同步时钟信息输出到出端口时,本地时钟的第二计数值;
驻留时长确定子单元,用于根据计数值获得子单元获得的第一计数值和第二计数值,以及本地时钟的时钟频率,确定同步时钟信息在本节点内的驻留时长。
5.根据权利要求4所述的无缝冗余环网中的节点,其特征在于,所述时钟频率偏差确定单元具体包括:
时间点确定子单元,用于确定本次接收到的同步时钟信息对应的时间点、上一次接收到的同步时钟信息对应的时间点、本次接收同步时钟信息的时间点和上一次接收同步时钟信息的时间点;
时钟频率偏差确定子单元,用于根据时间点确定子单元确定出的各时间点,计算出本地时钟与所述主时钟之间的时钟频率的偏差。
6.根据权利要求5所述的无缝冗余环网中的节点,其特征在于,所述无缝冗余环网中的节点还包括:
时间戳记录单元,用于在时钟频率偏差确定单元确定本地时钟与所述主时钟之间的时钟频率的偏差之前,在接收到同步时钟信息后,记录入端口接收到该同步时钟信息的时间点对应的时间戳;
所述时间点确定子单元,具体用于根据本次接收到同步时钟信息时时间戳记录单元记录的时间戳,确定本次接收同步时钟信息的时间点,以及根据上一次接收到同步时钟信息时时间戳记录单元记录的时间戳,确定上一次接收同步时钟信息的时间点。
CN201210320749.5A 2012-08-31 2012-08-31 基于无缝冗余环网的提高时钟精度的方法及节点 Active CN102833061B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210320749.5A CN102833061B (zh) 2012-08-31 2012-08-31 基于无缝冗余环网的提高时钟精度的方法及节点
PCT/CN2012/082004 WO2014032350A1 (zh) 2012-08-31 2012-09-26 基于无缝冗余环网的提高时钟精度的方法及节点

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210320749.5A CN102833061B (zh) 2012-08-31 2012-08-31 基于无缝冗余环网的提高时钟精度的方法及节点

Publications (2)

Publication Number Publication Date
CN102833061A CN102833061A (zh) 2012-12-19
CN102833061B true CN102833061B (zh) 2016-02-24

Family

ID=47336041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210320749.5A Active CN102833061B (zh) 2012-08-31 2012-08-31 基于无缝冗余环网的提高时钟精度的方法及节点

Country Status (2)

Country Link
CN (1) CN102833061B (zh)
WO (1) WO2014032350A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236894B (zh) * 2013-04-03 2016-08-03 北京东土科技股份有限公司 一种无缝冗余网络中时钟同步方法和装置
CN105530139B (zh) * 2014-09-28 2021-03-16 中兴通讯股份有限公司 一种1588设备自检方法及装置
CN105356962B (zh) * 2015-11-20 2018-05-04 上海联影医疗科技有限公司 环形网络系统及其节点时间同步方法
CN105491433B (zh) * 2015-12-03 2019-05-17 北京小鸟科技股份有限公司 基于1588v2协议的视频同步显示方法和装置及拼接显示系统
CN105591697B (zh) * 2016-01-20 2018-04-17 中国科学院上海光学精密机械研究所 高精度光纤时频环形组网系统和组网方法
CN105978652B (zh) * 2016-04-27 2018-02-13 刘巍 冗余以太网的同步对时设备、系统及方法
CN106130710B (zh) * 2016-06-29 2019-11-08 北京东土科技股份有限公司 一种时钟同步方法及系统
CN106506260A (zh) * 2016-10-17 2017-03-15 国电南瑞科技股份有限公司 一种基于hsr双向环网的报文时延测量及修正方法
CN106656716B (zh) * 2016-12-28 2019-08-20 中国人民解放军海军工程大学 具有公共时钟的环形网络拓扑结构
CN107359978A (zh) * 2017-07-03 2017-11-17 南京南瑞继保电气有限公司 一种基于数据转发延时测量的hsr/prp网络采样同步方法
CN107800529B (zh) * 2017-11-07 2020-10-20 北京飞利信电子技术有限公司 一种网络节点的时钟频率同步方法
CN110943795B (zh) * 2019-10-22 2021-05-14 清华大学 一种适用于总线通信系统的时间同步方法
CN112994819B (zh) * 2019-12-16 2023-02-03 华为技术有限公司 一种用于时钟同步的消息处理方法、时钟同步方法及装置
CN111817810B (zh) * 2020-05-25 2022-07-15 上海橙群微电子有限公司 时钟同步方法及无线网络设备、可读存储介质
CN111698076B (zh) * 2020-06-03 2023-05-30 河北工业大学 一种基于时间补偿的精确通信同步方法及系统
WO2022213319A1 (zh) * 2021-04-08 2022-10-13 华为技术有限公司 一种时钟同步方法、相关装置以及设备
CN114401067A (zh) * 2021-12-24 2022-04-26 浙江中控技术股份有限公司 环网通讯的时间同步方法、可编程门阵列及环网通讯系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425890A (zh) * 2008-11-21 2009-05-06 中兴通讯股份有限公司 透传时钟的实现装置和方法
CN101827098A (zh) * 2010-03-31 2010-09-08 中兴通讯股份有限公司 时间同步的处理方法及装置
CN101867469A (zh) * 2010-06-10 2010-10-20 北京东土科技股份有限公司 一种精密同步时钟的实现方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1964352B (zh) * 2006-09-22 2010-09-08 华为技术有限公司 一种提高时钟精度的方法和装置
EP2487836A1 (en) * 2011-02-01 2012-08-15 Alcatel Lucent Automatic capture of the network delay components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425890A (zh) * 2008-11-21 2009-05-06 中兴通讯股份有限公司 透传时钟的实现装置和方法
CN101827098A (zh) * 2010-03-31 2010-09-08 中兴通讯股份有限公司 时间同步的处理方法及装置
CN101867469A (zh) * 2010-06-10 2010-10-20 北京东土科技股份有限公司 一种精密同步时钟的实现方法

Also Published As

Publication number Publication date
WO2014032350A1 (zh) 2014-03-06
CN102833061A (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
CN102833061B (zh) 基于无缝冗余环网的提高时钟精度的方法及节点
JP5377663B2 (ja) 通信システム、通信装置および時刻同期方法
JP5792884B2 (ja) 通信ネットワークにおける時間配信のための方法、装置およびシステム
CN108155982B (zh) 一种时间戳处理方法及设备
EP2706686B1 (en) Method, terminal and system for measuring asymmetric delay of transmission link
US20160156427A1 (en) Clock recovery in a packet based network
US9503521B2 (en) Method and switching unit for the reliable switching of synchronization of messages
EP2448168A1 (en) Method and system for bearing time synchronization protocol in optical transport network
JP2013104772A (ja) フレーム伝送装置及び同期方法
JP2010035171A (ja) 時間制御通信システムのマルチルータ
US10104657B2 (en) Communication system, wireless communication apparatus, and wireless communication method
JP2013247506A (ja) 伝送装置および伝送方法
CN104092528A (zh) 一种时钟同步方法和装置
CN105978652A (zh) 冗余以太网的同步对时设备、系统及方法
CN101902291B (zh) 一种精确时间同步方法、设备和系统
JP2001358766A (ja) パケット通信システム、パケット通信方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
CN104618057A (zh) 一种分组传送网无损伤保护倒换方法及系统
EP2458757B1 (en) A method for transmitting IEEE 1588V2 synchronization packets over ethernet in link-by-link mode, via network elements having a transparent clock, and associated help device
Moreira et al. IEEE 1588 Transparent Clock architecture for FPGA-based network devices
JP4994280B2 (ja) ルート変更型ネットワーク装置及びシステム
CN103236894B (zh) 一种无缝冗余网络中时钟同步方法和装置
KR101192896B1 (ko) 결함 허용이 가능한 분산 동기화 방법 및 장치
JP2014519282A (ja) パケット経路の信号劣化の検出方法、装置及びシステム
WO2016177240A1 (zh) 一种实现频率同步的方法和装置
KR20120051632A (ko) 링형 토폴로지를 갖는 분산 시스템에서의 클럭 동기화 방법 및 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant