CN102820878B - 输出缓冲系统及方法 - Google Patents

输出缓冲系统及方法 Download PDF

Info

Publication number
CN102820878B
CN102820878B CN201210187370.1A CN201210187370A CN102820878B CN 102820878 B CN102820878 B CN 102820878B CN 201210187370 A CN201210187370 A CN 201210187370A CN 102820878 B CN102820878 B CN 102820878B
Authority
CN
China
Prior art keywords
switch
output
output buffer
delay
enable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210187370.1A
Other languages
English (en)
Other versions
CN102820878A (zh
Inventor
克里斯托弗·A·贝内特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN102820878A publication Critical patent/CN102820878A/zh
Application granted granted Critical
Publication of CN102820878B publication Critical patent/CN102820878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种输出缓冲系统及方法。根据一个实施例的系统包括：输入级电路，被配置为接收输入数据；输出级电路，被配置为基于所接收的输入数据来产生经缓冲的输出数据，输出级电路包括第一开关和第二开关，其中，第一开关包括被配置为通过反相选通信号控制第一开关的第一门，第二开关包括被配置为通过非反相选通信号控制第二开关的第二门；第一反馈反相器电路，被配置为基于对第一门的输入来使能第二门的上拉，第一反馈反相器电路进一步被配置为提供用于产生上拉使能的可调转变阈值；第二反馈反相器电路，被配置为基于对第二门的输入来使能第一门的下拉，第二反馈反相器电路进一步被配置为提供用于产生下拉使能的可调转变阈值。

Description

输出缓冲系统及方法
技术领域
本发明涉及一种输出缓冲器，更具体地讲，涉及一种具有可调反馈以减少瞬态短路电流(crowbar current)的输出缓冲器。
背景技术
缓冲电路被广泛用于许多数字系统，并通常在输入信号与其他电路(例如，与集成电路(IC)相关联的其他电路)之间提供阻抗匹配，边沿设置(edge setting)和电平调整功能。输出缓冲器可包括响应于输入信号进行开关的一个或多个开关级。开关组合可能有时被同时接通或者在重叠的时间段内被接通，从而产生通过直接在供电电压与接地之间的这些开关路径的瞬态短路电流。缓冲器中的瞬态短路电流的存在可能不必要地增加了电路的总体能耗，这可能又会引起电源噪声和电源变弱(droop)，限制电池寿命并造成热管理问题。
发明内容
总的来说，本发明提供了一种采用可调反馈技术来限制输出缓冲器开关的重叠接通时间的输出缓冲系统和方法。这减少了通过输出开关的瞬态短路电流(ICCT)，使得电路总体能耗减少、电源噪声减少以及电池寿命增加。有利地，本发明的输出缓冲系统在不需要固定延迟先断后通技术的情况下提供减少的ICCT。更确切地说，本发明的可调反馈技术使得门开关之间的延迟能够对输出开关上的负载状况的改变(其影响输出开关转变时间)进行调整和补偿。
在一个示例中，一种输出缓冲系统，包括：输入级电路，被配置为接收输入数据；输出级电路，被配置为基于所接收的输入数据来产生经缓冲的输出数据，所述输出级电路包括第一开关和第二开关，其中，所述第一开关包括被配置为通过反相选通信号控制所述第一开关的第一门，所述第二开关包括被配置为通过非反相选通信号控制所述第二开关的第二门；第一反馈反相器电路，被配置为基于对所述第一门的输入来使能所述第二门的上拉，所述第一反馈反相器电路进一步被配置为提供用于产生所述上拉使能的可调转变阈值；以及第二反馈反相器电路，被配置为基于对所述第二门的输入来使能所述第一门的下拉，所述第二反馈反相器电路进一步被配置为提供用于产生所述下拉使能的可调转变阈值。
在另一个示例中，一种输出缓冲方法，包括：从输入级电路接收输入数据；通过被配置为基于所接收的输入数据来产生经缓冲的输出数据的输出级电路产生所述经缓冲的输出数据，所述输出级电路包括第一开关和第二开关，其中，所述第一开关包括被配置为通过反相选通信号控制所述第一开关的第一门，所述第二开关包括被配置为通过非反相选通信号控制所述第二开关的第二门；将第一反馈反相器电路配置为基于对所述第一门的输入来使能所述第二门的上拉，所述第一反馈反相器电路进一步被配置为提供用于产生所述上拉使能的可调转变阈值；将第二反馈反相器电路配置为基于对所述第二门的输入来使能所述第一门的下拉，所述第二反馈反相器电路进一步被配置为提供用于产生所述下拉使能的可调转变阈值。
附图说明
随着以下具体实施方式部分的描述并参照附图，要求保护的主题的实施例的特点和优点将变得清楚，在附图中，相同的数字描绘相同的部分，在附图中：
图1示出根据本发明的一个示例性实施例的逻辑框图；
图2示出用于根据本发明的一个示例性实施例的输出缓冲器的真值表；
图3示出根据本发明的一个示例性实施例的电路图；
图4示出用于根据本发明的一个示例性实施例的输出缓冲器的时序图；
图5示出根据本发明的一个示例性实施例的操作的流程图。
尽管以下具体实施方式的描述将参照说明性实施例来进行，但其许多可替代物、修改和变形对本领域的技术人员而言将是显而易见的。
具体实施方式
总的来说，本发明提供了一种采用可调反馈技术来限制输出缓冲器开关的重叠接通时间的输出缓冲系统和方法。这减少了通过输出开关的瞬态短路电流(ICCT)，使得电路总体能耗减少、电源噪声减少以及电池寿命增加。有利地，本发明的输出缓冲系统在不需要固定延迟先断后通技术的情况下提供减少的ICCT。更确切地说，本发明的可调反馈技术使得门开关之间的延迟能够对输出开关上的负载状况的改变(其影响输出开关转变时间)进行调整和补偿。
图1示出根据本发明的一个示例性实施例的逻辑框图100。逻辑框图100通常包括输入数据路径104、输出使能路径102和用于经缓冲的输出的输出焊盘(pad)150。还分别示出正电源干线电压(rail voltage)VDD 160和负电源干线电压VSS 162。输出焊盘150的状态由输出开关MPOUT 140和MNOUT 142控制，所述开关MPOUT 140和MNOUT142又由稍后将解释的输入数据104和输出使能102控制。当MPOUT 140被接通而MNOUT被断开时，输出焊盘150将为表示逻辑1值的高(High)(VDD 160)。当MPOUT 140被断开而MNOUT142被接通时，输出焊盘150将为表示逻辑0值的低(Low)(VSS 162)。如果开关140、142均断开，则输出焊盘150将处于高阻抗状态。如果开关140、142均接通，则瞬态短路电流(ICCT)将从VDD 160通过开关140、142流到VSS162。通常期望减少最后两种情况(高阻抗和ICCT)中的任意一种可能发生的时间长度。通过反相器I_PFB124和I_NFB 130提供两条反馈路径以实现该期望，这将在下面进行解释。
通过选通信号(gate signal)144的反相版本(inverted version)来控制开关MPOUT 140。通过(非反相的)选通信号146来控制开关MNOUT 142。I_PFB124向开关MNOUT 142的选通信号146反馈MPOUT选通信号144的反相版本，以用作反相上拉使能122。换句话说，当MPOUT被断开时，I_PFB 124将转变为低，这将使反相上拉使能122上拉开关MNOUT 142的选通信号146，从而使MNOUT 142接通。
类似地，I_NFB 130向开关MPOUT 140的选通信号144反馈将MNOUT选通信号146的反相版本，以用作下拉使能120。换句话说，当MNOUT 142被断开时，I_NFB 130将转变为高，这将使下拉使能120下拉开关MPOUT 140的选通信号144。由于MPOUT 140是通过选通信号144的反相版本控制的，因此选通信号144的下拉使MPOUT 140接通。
因此，通过I_NFB 130和I_PFB 124的这些反馈路径可保证开关MPOUT140和MNOUT 142不被同时接通而导致不希望的ICCT。然而，这些反馈信号并非即时改变的。通常，存在可能取决于电路负载状况的斜升(ramp up)和斜降(ramp down)时间。在这些斜坡上还可以存在例如基于装置的物理几何而可被调整的电压阈值切换点。这些因素可被用于确定和调整输出缓冲器开关MPOUT 140和MNOUT 142的切换之间的相对延迟，下面将对此进行更详细的解释。
在图1中还示出了另外的逻辑电路，包括：与非(NAND)门110、或非(NOR)门112和反相器114。提供该逻辑电路的目的是为了处理输出使能信号102。在一些情况下，通过使输出焊盘150保持在高阻抗状态来禁用输入数据104到输出焊盘150的缓冲会是有用的。如果输出使能102变低，则不管输入数据的状态如何，(由于输出使能102被反相器114反相)与非门110变高且或非门112变低。在与非门110的输出为高的情况下，开关MPOUT 140的选通信号144将为高，并且因此，由于MPOUT 140是通过选通信号144的反相版本来控制的，因此MPOUT 140将被断开。另外，在或非门112的输出为低的情况下，开关MNOUT 142的选通信号146将为低，并且因此，MNOUT 142将被断开。在开关MPOUT 140和MNOUT 142均被断开的情况下，输出焊盘150将在高阻抗状态下浮置并且输入数据104将不会被反映在缓冲器的输出处。
图2示出用于根据本发明的一个示例性实施例的输出缓冲器的真值表200。真值表200针对逻辑框图100总结了上述关键信号的状态。真值表200中的各列从左到右列出输入数据202、输出使能204、I_PFB 206、I_NFB 208、MPOUT210、MNOUT 212和输出焊盘214。如所能够看到的，当输出使能204为低时，MPOUT 210和MPOUT 212均被断开并且输出焊盘214将处于高阻抗状态。当输出使能204为高时，I_PFB 206和I_NFB 208达到与输入数据202匹配的状态。在这种情况下，当输入数据202为低时，MPOUT 210被断开，MNOUT 212被接通，导致输出焊盘214变低，从而与输入数据202相匹配。类似地，当输入数据202为高时，MPOUT 210被接通且MNOUT 212被断开，导致输出焊盘214变高，从而与输入数据202相匹配。
图3示出根据本发明的一个示例性实施例的电路图300。电路300是图1的逻辑框图的更详细的例示，其中，与非门110和或非门112已被细化为下层的PMOS门和NMOS门。
与非门110由PMOS P5302、PMOS P4 304、NMOS N5 306、NMOS N4308以及NMOS N3310组成。输出使能102选通NMOS N3310和PMOS P4304。输入数据104选通PMOS P5302和NMOS N4308。来自I_NFB 130的反馈对NMOS N5306提供下拉使能。与非门110的输出在PMOS P4 304和NMOS N5306之间的连接点被分接出。
或非门112由PMOS P3320、PMOS P2322、PMOS P1324、NMOS N2326以及NMOS N1328组成。输出使能102经过反相器114并随后选通PMOS P3320和NMOS N1328。输入数据104选通PMOS P2322和NMOS N2326。来自I_PFB 124的反馈对PMOS P1324的反相选通(inverted gate)提供上拉使能。或非门112的输出在PMOS P1324和NMOS N1328之间的连接点被分接出。
图4示出用于根据本发明的一个示例性实施例的输出缓冲器的时序图400。时序图400的基线是输出焊盘电压406的图，其示出高到低的转变450紧接着低到高的转变452。在其上绘制的是表示到达MPOUT开关140的选通信号144的反相版本的PGATE电压402以及表示到达MNOUT开关142的选通信号146的NGATE电压404。
当PGATE 402为低且NGATE 404为低时，MPOUT开关140接通且MNOUT开关142断开，这驱使输出焊盘406为高。
当PGATE 402从低升为高440时，PGATE 402在420处经过转变电压VtP，在此处MPOUT 140从接通状态切换到断开状态。类似地，当NGATE 404从低升为高442时，NGATE 404在424处经过转变电压VtN，在此处MNOUT 142从断开状态切换到接通状态。TOLHL 408是MPOUT 140和MNOUT 142均被断开并且输出焊盘406将处于高阻抗状态的时间间隔。如果420处的VtP在时间上被移位到424处的VtN的右边，则TOLHL408将表示MPOUT 140和MNOUT 142均被接通而导致瞬时短路电流ICCT流经MPOUT 140和MNOUT 142的时间间隔。由于这些状况中的任意一种都不是期望的，因此可通过将420处的VtP以及424处的VtN移到尽量接近于最优公共点422(在422处，VtN＝VtP)来减小TOLHL408，这可通过分别调整I_PFB 124和I_NFB 130的反馈转变阈值从而增加或减去到转变点424和420的延迟来实现。
类似的情况存在于输出焊盘406从低到高的转变452期间。当PGATE 402从高降为低446时，PGATE 402在430处经过转变电压VtP，在此处MPOUT 140从断开状态切换到接通状态。类似地，当NGATE 404从高降为低444时，NGATE404在426经过转变电压VtN，在此处MNOUT 142从接通状态切换到断开状态。TOLLH 410是MPOUT 140和MNOUT 142均被断开并且输出焊盘406将处于高阻抗状态的时间间隔。如果430处的VtP在时间上被移位到426处的VtN的左边，则TOLLH410将表示MPOUT 140和MNOUT 142均被接通而导致瞬时短路电流ICCT流经MPOUT 140和MNOUT 142的时间间隔。由于这些状况中的任意一种都不是期望的，因此可通过将430处的VtP以及426处的VtN移到尽量接近于最优公共点428(在428处，VtN＝VtP)来减小TOLLH410。这可通过分别调整I_PFB124和I_NFB 130的反馈转变阈值从而增加或减去到转变点426和430的延迟来实现。
图5示出根据本发明的一个示例性实施例的操作的流程图500。在操作510，从输入级电路接收输入数据。在操作520，通过输出级电路产生经缓冲的输出数据，其中，所述输出级电路包括由第一反相门控制的第一开关和由第二非反相门控制的第二开关。在操作530，将第一反馈反相器电路配置为基于对第一门的输入而使能第二门的上拉。在操作540，提供用于产生上拉使能的可调转变阈值。在操作550，将第二反馈反相器电路配置为基于对第二门的输入而使能第一门的下拉。在操作560，提供用于产生下拉使能的可调转变阈值。
这里的任意实施例中所使用的“电路”可包括例如单独或以任何组合形式的硬连线电路、可编程电路、状态机电路和/或存储由可编程电路执行的指令的固件。
在此已采用的术语和表述被用作描述性的术语而不是限制性的术语，在使用这样的术语和表述时，并非意在排除示出和描述的特征(或部分特征)的任何等同物，应认识到，在权利要求的范围内，各种修改是可行的。因此，权利要求意在覆盖所有这样的等同物。各种特征、方面和实施例在此已被描述。如本领域的技术人员将知道的，所述特征、方面和实施例彼此可相结合，并且可被变形和修改。因此，本发明应该被视为包含这样的组合、变形和修改。

Claims (14)

1.一种输出缓冲系统，包括：
输入级电路，被配置为接收输入数据；
输出级电路，被配置为基于所接收的输入数据来产生经缓冲的输出数据，所述输出级电路包括第一开关和第二开关，其中，所述第一开关包括被配置为通过反相选通信号控制所述第一开关的第一门，所述第二开关包括被配置为通过非反相选通信号控制所述第二开关的第二门；
第一反馈反相器电路，被配置为基于对所述第一门的输入来使能所述第二门的上拉，所述第一反馈反相器电路进一步被配置为提供用于产生所述上拉使能的可调电压阈值切换点；以及
第二反馈反相器电路，被配置为基于对所述第二门的输入来使能所述第一门的下拉，所述第二反馈反相器电路进一步被配置为提供用于产生所述下拉使能的可调电压阈值切换点。
2.如权利要求1所述的输出缓冲系统，其中，在所述输出数据的高到低的转变期间，所述第二门的所述上拉使能将一接通延迟加于所述第二开关，使得所述第二开关在所述第一开关断开之后接通。
3.如权利要求2所述的输出缓冲系统，其中，在所述输出数据的低到高的转变期间，所述第一门的所述下拉使能将一接通延迟加于所述第一开关，使得所述第一开关在所述第二开关断开之后接通。
4.如权利要求3所述的输出缓冲系统，其中，所述接通延迟减少通过所述第一开关和所述第二开关的瞬时短路电流。
5.如权利要求3所述的输出缓冲系统，其中，对所述第一开关的所述接通延迟由所述用于产生所述下拉使能的可调电压阈值切换点控制，对所述第二开关的所述接通延迟由所述用于产生所述上拉使能的可调电压阈值切换点控制。
6.如权利要求1所述的输出缓冲系统，进一步包括：输出使能电路，被配置为接收输出使能信号，并基于输出使能信号的值保持所述缓冲的输出数据处于高阻抗状态。
7.如权利要求1所述的输出缓冲系统，其中，所述第一开关是PMOS器件，所述第二开关是NMOS器件。
8.一种输出缓冲方法，包括：
从输入级电路接收输入数据；
通过被配置为基于所接收的输入数据来产生经缓冲的输出数据的输出级电路产生所述经缓冲的输出数据，所述输出级电路包括第一开关和第二开关，其中，所述第一开关包括被配置为通过反相选通信号控制所述第一开关的第一门，所述第二开关包括被配置为通过非反相选通信号控制所述第二开关的第二门；
将第一反馈反相器电路配置为基于对所述第一门的输入来使能所述第二门的上拉，所述第一反馈反相器电路进一步被配置为提供用于产生所述上拉使能的可调电压阈值切换点；
将第二反馈反相器电路配置为基于对所述第二门的输入来使能所述第一门的下拉，所述第二反馈反相器电路进一步被配置为提供用于产生所述下拉使能的可调电压阈值切换点。
9.如权利要求8所述的输出缓冲方法，其中，在所述输出数据的高到低的转变期间，所述第二门的所述上拉使能将一接通延迟加于所述第二开关，使得所述第二开关在所述第一开关断开之后接通。
10.如权利要求9所述的输出缓冲方法，其中，在所述输出数据的低到高的转变期间，所述第一门的所述下拉使能将一接通延迟加于所述第一开关，使得所述第一开关在所述第二开关断开之后接通。
11.如权利要求10所述的输出缓冲方法，其中，所述接通延迟减少通过所述第一开关和所述第二开关的瞬时短路电流。
12.如权利要求10所述的输出缓冲方法，其中，对所述第一开关的所述接通延迟由所述用于产生所述下拉使能的可调电压阈值切换点控制，对所述第二开关的所述接通延迟由所述用于产生所述上拉使能的可调电压阈值切换点控制。
13.如权利要求8所述的输出缓冲方法，进一步包括：将输出使能电路配置为接收输出使能信号，并基于输出使能信号的值保持所述经缓冲的输出数据处于高阻抗状态。
14.如权利要求8所述的输出缓冲方法，其中，所述第一开关是PMOS器件，所述第二开关是NMOS器件。
CN201210187370.1A 2011-06-08 2012-06-08 输出缓冲系统及方法 Active CN102820878B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/156,067 US8405424B2 (en) 2011-06-08 2011-06-08 Output buffer with adjustable feedback
US13/156,067 2011-06-08

Publications (2)

Publication Number Publication Date
CN102820878A CN102820878A (zh) 2012-12-12
CN102820878B true CN102820878B (zh) 2014-10-01

Family

ID=47292653

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210187370.1A Active CN102820878B (zh) 2011-06-08 2012-06-08 输出缓冲系统及方法
CN2012202684435U Expired - Lifetime CN202856714U (zh) 2011-06-08 2012-06-08 输出缓冲系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2012202684435U Expired - Lifetime CN202856714U (zh) 2011-06-08 2012-06-08 输出缓冲系统

Country Status (2)

Country Link
US (1) US8405424B2 (zh)
CN (2) CN102820878B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8405424B2 (en) * 2011-06-08 2013-03-26 Fairchild Semiconductor Corporation Output buffer with adjustable feedback
KR20160115483A (ko) * 2015-03-27 2016-10-06 에스케이하이닉스 주식회사 반도체 장치
US9755644B2 (en) * 2015-09-30 2017-09-05 Lapis Semiconductor Co., Ltd. Interface circuit
JP6808990B2 (ja) * 2016-06-16 2021-01-06 富士電機株式会社 半導体物理量センサ装置
CN107947784B (zh) * 2017-10-20 2021-04-02 上海华力微电子有限公司 一种高性能输出驱动电路
CN118473393A (zh) * 2024-07-09 2024-08-09 武汉新芯集成电路股份有限公司 端口驱动电路、端口驱动方法及芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448181A (en) * 1992-11-06 1995-09-05 Xilinx, Inc. Output buffer circuit having reduced switching noise
US5495195A (en) * 1994-11-17 1996-02-27 Advanced Micro Devices, Inc. Output buffer for a high density programmable logic device
CN1195860A (zh) * 1997-04-07 1998-10-14 Lg半导体株式会社 数据输出缓冲电路
US6445212B1 (en) * 2001-01-12 2002-09-03 Faraday Technology Corp. High-speed, low-noise, impedance-matched output buffer circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438278A (en) 1993-09-28 1995-08-01 Advanced Micro Devices, Inc. High speed CMOS output buffer circuit minimizes propagation delay and crowbar current
US5854560A (en) * 1996-11-20 1998-12-29 Ind Tech Res Inst CMOS output buffer having a high current driving capability with low noise
US5910730A (en) * 1996-12-13 1999-06-08 International Business Machines Corporation Digital circuit noise margin improvement
JP3262070B2 (ja) 1998-06-04 2002-03-04 日本電気株式会社 出力バッファ
US6414524B1 (en) 2001-03-20 2002-07-02 Taiwan Semiconductor Manufacturing Co., Ltd Digital output buffer for MOSFET device
US6570414B1 (en) 2001-09-27 2003-05-27 Applied Micro Circuits Corporation Methods and apparatus for reducing the crowbar current in a driver circuit
US6653873B1 (en) 2002-07-19 2003-11-25 Xilinx, Inc. Large loading driver circuit with high speed and low crowbar current
US7843234B2 (en) 2004-04-14 2010-11-30 Qualcomm Incorporated Break-before-make predriver and level-shifter
US7312626B2 (en) 2005-08-31 2007-12-25 Micron Technology, Inc. CMOS circuits with reduced crowbar current
US7449913B1 (en) 2007-06-20 2008-11-11 Smartech Worldwide Limited Pre-driver having slew-rate and crowbar-current controls for a CMOS output buffer
US7786761B2 (en) * 2008-02-01 2010-08-31 Macronix International Co., Ltd. Output buffer device
US7868666B2 (en) 2009-04-08 2011-01-11 Fairchild Semiconductor Corporation Low-quiescent-current buffer
US8405424B2 (en) * 2011-06-08 2013-03-26 Fairchild Semiconductor Corporation Output buffer with adjustable feedback

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448181A (en) * 1992-11-06 1995-09-05 Xilinx, Inc. Output buffer circuit having reduced switching noise
US5495195A (en) * 1994-11-17 1996-02-27 Advanced Micro Devices, Inc. Output buffer for a high density programmable logic device
CN1195860A (zh) * 1997-04-07 1998-10-14 Lg半导体株式会社 数据输出缓冲电路
US6445212B1 (en) * 2001-01-12 2002-09-03 Faraday Technology Corp. High-speed, low-noise, impedance-matched output buffer circuit

Also Published As

Publication number Publication date
CN102820878A (zh) 2012-12-12
US8405424B2 (en) 2013-03-26
US20120313663A1 (en) 2012-12-13
CN202856714U (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
CN102820878B (zh) 输出缓冲系统及方法
US8593183B2 (en) Architecture for controlling clock characteristics
JP6026191B2 (ja) 電力制御回路、それを含む半導体装置及び該電力制御回路の動作方法
CN101836351B (zh) 具有脉动补偿的电压调节器
CN203071897U (zh) 低功率、低延时的功率门控设备
CN103684355A (zh) 门控时钟锁存器、其操作方法和采用其的集成电路
US8593013B2 (en) Switching control method capable of continuously providing power and related apparatus and power supply system
US8456223B2 (en) Integrated circuit with power gating
KR20130064006A (ko) 고전압 영역에서 전력이 공급되고 저전압 영역에서 동작하도록 설계된 소자들로 이루어진 회로에서의 디지털 데이터 처리
US20190319612A1 (en) Ultra-Low Power Static State Flip Flop
TW201324119A (zh) 用於處理核心之電源供應閘控配置
EP3062188B1 (en) Multi-supply sequential logic unit
US20060158224A1 (en) Output driver with feedback slew rate control
KR20140146330A (ko) 구동 장치
CN204145445U (zh) 用于提供门控的电源的装置和系统
CN103246209A (zh) 电源管理系统
CN104038201A (zh) 补偿保持违规的方法和设备
US10355672B2 (en) Semiconductor device with power gating scheme
CN105656176A (zh) 一种高可靠电源切换电路和电子设备
US20140253059A1 (en) Adaptive switching voltage regulator
CN107040250A (zh) 一种电压模式驱动电路
CN103873024A (zh) 小面积低电数据保持触发器
KR101729545B1 (ko) 집적 회로에서의 데이터 및 클록 신호 전압
CN103716036A (zh) 高速高输出幅值的驱动电路
US8487649B2 (en) Output circuit, system including output circuit, and method of controlling output circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant