CN102804681A - 用于形成签名的装置和方法 - Google Patents

用于形成签名的装置和方法 Download PDF

Info

Publication number
CN102804681A
CN102804681A CN2010800279096A CN201080027909A CN102804681A CN 102804681 A CN102804681 A CN 102804681A CN 2010800279096 A CN2010800279096 A CN 2010800279096A CN 201080027909 A CN201080027909 A CN 201080027909A CN 102804681 A CN102804681 A CN 102804681A
Authority
CN
China
Prior art keywords
input
state
input signal
state automata
automata
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800279096A
Other languages
English (en)
Other versions
CN102804681B (zh
Inventor
E.伯尔
M.伯尔
P.杜普利斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN102804681A publication Critical patent/CN102804681A/zh
Application granted granted Critical
Publication of CN102804681B publication Critical patent/CN102804681B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3247Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09CCIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种用于从输入信号(input)形成签名(S)的装置(100)。根据本发明,设置多个分别具有状态自动机(ZA)的变换元件(TE_0、TE_1、…),可分别将输入信号(input)和/或取决于该输入信号的信号(input')输送给这些变换元件,所有状态自动机(ZA)是相同类型的并且被如此构造,尤其是能初始化,以使得每个状态自动机(ZA)始终分别具有不同于所有其他状态自动机的另一状态,并且签名(S)能根据至少一个状态自动机(ZA)的状态信息来形成。

Description

用于形成签名的装置和方法
技术领域
本发明涉及一种用于从输入信号形成签名的装置。
此外,本发明还涉及一种用于从输入信号形成签名的方法。
背景技术
例如在密码学方法中,上述类型的装置和方法被用于从可由用户预先给定的输入信号形成签名。例如根据AES(高级加密标准)的现代密码学方法由于相对较大的密钥长度和该方法的复杂度在目前的计算技术情况下通常足够好地防止“蛮力”攻击。因此,对密码学方法的攻击目前正日益增长地针对通常通过某些电子电路实现的特定实施。例如,在所谓的侧通道攻击范围中,攻击者尝试通过实现密码学方法的装置的电流消耗来获取信息,通过该信息可推断由该装置使用的算法或者密钥。类似的推断也可以从由该装置辐射的电磁场来获得。
在亦被称为差分功率分析(DPA)的攻击方法中,在尽可能多地不同的输入数据中确定密码学方法的子函数的取决于操作数的电流变化过程,并且在使用受攻击的密码学算法的模型情况下使该方法经受相关分析的不同密钥。
发明内容
因此,本发明的任务在于,改善开头部分所提及类型的装置和方法,以使得尤其基于差分功率分析方法的攻击方法难以分析密码学算法。
根据本发明,在开头部分所提及类型的装置的情况下通过以下方式来解决该任务:设置多个分别具有状态自动机的变换元件,能将输入信号和/或取决于该输入信号的信号分别在输入侧输送给这些变换元件,所有状态自动机是相同类型的且如此构造,尤其可初始化,以使得每个状态自动机始终分别具有不同于所有其他状态自动机的另一状态,并且签名可根据至少一个状态自动机的状态信息来形成。
通过根据本发明设置多个分别具有状态自动机的变换元件有利地确保,根据本发明的装置与传统配置相比不会仅导致如在传统地将单个变换元件用于形成签名时所给出的那样的电磁波辐射或者电流消耗或功率消耗的时间曲线。由此使得基于统计分析的攻击方法变得困难,因为根据本发明设置的其他变换元件连同其相应的辐射或者关于电流消耗或功率消耗的附加时间曲线使得统计上重要的关于所实施算法的信息的获取变得困难。
特别有利地,在根据本发明的装置的一个实施方式中提出,变换元件的数目对应于状态自动机的最大可能不同状态的数目。即,根据状态自动机的实施,选择待使用的变换元件的数目。由此有利地确保,根据本发明的装置的每个状态自动机在特定的观察时刻具有不同于所有其他状态自动机的另一状态,并且此外所有最大可能的不同状态在此观察时刻实际上分别在根据本发明装置的恰好一个变换元件中实现。这意味着,由外部进行的对根据本发明装置的分析始终仅能得到所有最大可能的状态被同时实现的结果,以使得基于统计分析的侧通道攻击、尤其是根据DPA原理的这些侧通道攻击完全不成功,而与攻击次数和所使用的输入数据的类型无关。
在根据本发明的装置的另一个优选实施方式中,可将输入信号以可预先给定长度的数据字的形式并行地输送给变换元件,并且签名可被形成为表示多个变换元件的状态自动机的状态信息的数据字的级联。
“签名形成”在本发明中不是指不可擦除意义下的密码学签名形成,而是更确切地在一般意义上来说是将签名中由输入信号表示的输入数据变换成相应的输出数据。这种一般的签名形成可按本身已知的方式借助具有多个输入端的移位寄存器、MISR、多输入移位寄存器进行。
为了确保通过根据本发明的变换元件来实现不同状态的理论上最大可能的数目,所涉及的状态自动机被构造成根据输入信号从初态转入到次态,从而对于任意的可预先给定的输入信号分别具有明确的次态,其中尤其不存在在相同输入信号下导致相同次态的两个不同的初态。
为了在形成签名时提高灵活性,因此在根据本发明装置的另一个有利的实施方式中提出,设置多组变换元件,其中可以分别将相同的输入信号和/或取决于该输入信号的相同信号输送给同一组的所有变换元件。
根据本发明将变换元件分成多个组有利地使得能够形成聚集签名,该聚集签名由第一组变换元件的输出信号分量和第二组变换元件的输出信号分量组成,由此进一步使得用于签名形成的算法的可追溯性变得困难。
在将相同类型的状态自动机既使用在第一组变换元件中又使用在第二组变换元件的情况下,可以有利地将输入信号输送给第一组变换元件并将经反相的输入信号输送给第二组变换元件,以便确保在不同的组中尽管有相同类型地构造的状态自动机,仍能分别得到不同的状态变化过程。
替换地或补充地可以提出,属于不同组的变换元件的状态自动机彼此不是相同类型的。
在根据本发明装置的另一个非常有利的实施方式中提出,能够分别用可预先给定的初始状态来初始化至少一个、但是优选所有状态自动机,由此尤其能够确保不能同时通过两个不同的状态自动机实现理论上可能的状态。在根据本发明装置的另一个特别可靠的实施方式中,能将初始状态存储在秘密存储器中并能为了初始化而传送到一个或多个状态自动机中。秘密的存储器可例如通过以下方式来实现:该存储器完全集成在根据本发明的装置中并且该存储器的存在不能从外部识别出。
为了生成用于签名形成的分别个体的初态,根据另一个非常有利的本发明变型可以提出,在用初始状态进行初始化之后首先对状态自动机施加基于随机的输入信号,以使得后续的签名形成(其中最终对该装置施加期望的输入信号)始终从另一随机的初态开始。
在根据本发明装置的另一个非常有利的在其中不需要用于对状态自动机初始化的秘密数据的实施方式中提出,分别用可预先给定的初始状态来初始化所有的状态自动机,其中每个状态自动机是用另一个个别的初始状态来初始化的。随后,使状态自动机的各个初始状态彼此转置,这尤其可以取决于随机地和/或根据密钥进行。
在根据本发明装置的另一个特别优选的实施方式中提出,该装置至少部分地是以优选具有单片集成的电子元件和/或光学元件的电路装置的形式实现的。
为了使由根据本发明的装置输出到周围环境并由此输出到潜在攻击者的关于签名形成的内部过程的信息最小化,因此按照一个非常有利的本发明变型可以提出,此类元件组和/或接触此类元件组的实现变换元件或其状态自动机的数据线路是相同类型地构造的,尤其是以与电路装置对应的布局中的重复结构的形式构造的。特别优选地,在空间上尽可能紧密地彼此毗邻地布置实现根据本发明状态自动机的所有元件或者元件组,以便使通过对干扰辐射的差分分析获得信息变得困难。
在根据本发明装置的另一个非常有利的实施方式中提出,借助优选具有多个输入端的非线性反馈的移位寄存器来实现至少一个状态自动机,但是优选所有状态自动机。此类在英语中称为“nonlinear multiple input shift register(非线性多输入移位寄存器)”NLMISR的移位寄存器特别良好地适用于实现根据本发明地将输入信号变换成对于签名形成而言必需的输出信息。NLMISR还特别合适用于实现状态自动机。
本发明的一个特别优选的变型提出,NLMISR具有多个串联的、优选被构造为触发器的存储元件,以及转接单元,该转接单元被构造成根据输入信号来修改NLMISR的反馈支路,以便可通过NLMISR来实现对应于输入信号的状态的多项式。
在这个本发明变型中,由NLMISR实现的状态自动机的状态信息通过存储元件或触发器的内容形成。例如,NLMISR可被构造成处理1位到4位宽的输入信号并且选择性地实现本原多项式x4 + x3 + 1和x4 + x +1。此类NLMISR优选具有总共四个触发器,以使得由NLMISR实现的状态自动机的不同状态的最大可能数目对应于24=16。
在根据本发明装置的另一个优选的实施方式中,NLMISR被构造成处理1位到3位宽的输入信号并且选择性地实现本原多项式x3 + x + 1和x3 + x2 + 1。
根据本发明的用于形成签名的装置由于为每个状态转移设置了多个变换元件而精确地具有相同的电流消耗,从而得到与传统配置相比显著提升的抗DPA攻击的稳健性。
相反,在根据现有技术的所谓的“dual-rail(双轨)”方法中,通过同时进行的“高-低”转换来补偿数字开关元件的低-高转换。然而,此传统方法不利地要求两个所涉及的转换的准确的平衡。此外,例如充电晶体管(CMOS中:P沟道)的阈值电压相对于放电晶体管(CMOS中:N沟道)的技术波动会导致平衡被破坏。此问题在根据本发明的原理中不存在。
在根据本发明装置的一个优选实施中,其中尤其是还将连接所有不同元件组的数据线路对称地构造并且因此在不同的经信号处理的分量之间仅有最小的时延,DPA攻击的成功率不仅通过测量次数的提升来改善,因为根据本发明的装置具有完全独立于经信号处理的分量的内部状态的电流消耗和电磁波辐射。
作为本发明的任务的另一种解决方案,说明根据权利要求21的方法。
根据本发明的方法提出,在输入侧分别将输入信号和/或取决于该输入信号的信号输送给多个分别具有状态自动机的变换元件,所有状态自动机是相同类型的,并且优选被初始化,以使得每个状态自动机始终分别具有不同于所有其他状态自动机的另一状态,并且根据至少一个状态自动机的状态信息来形成签名。
通过根据本发明地设置多个相同类型的变换元件和相应的状态自动机,有利地使从根据本发明运行的装置的电功率消耗或者从由该装置发射的电磁波得到关于内部处理状态的推断的可能性大为降低。
特别有利地,使用与状态自动机的最大可能的不同状态一样多的变换元件,以使得在根据本发明的装置的每个处理周期中各个状态机自动机分别具有一个可能的状态,并且总体通过所有状态自动机实现该处理周期中的每个可能状态。在后一处理周期中,根据由每个状态自动机实现的多项式和根据对于该状态自动机存在的输入数据,该状态自动机改变其状态,以使得根据本发明的装置的每个状态自动机又具有可能的状态之一。结果,这导致在该后一处理周期中,所有理论上可能的状态通过根据本发明的装置的恰好一个状态自动机实现,并且因此不能从电流消耗和/或功率消耗的观察或者从根据本发明的装置的干扰辐射信号推断出签名形成范围内的内部处理过程。
本发明的其他有利的设计方案是从属权利要求的主题。
附图说明
从以下参照附图示出本发明的不同实施例的描述中得到其他的优点、特征和细节。在此,在权利要求和说明书中所提及的特征可以分别各自独立地或任意组合地对于本发明而言是重要的。
在附图中:
图1示出根据本发明的装置的第一实施方式,
图2、3、4分别示出根据本发明的具有多组变换元件的装置的其他实施方式,
图5a、5b分别示出图1中的本发明装置在初始化过程期间的不同运行状态,
图6a示出根据本发明的非线性反馈移位寄存器形式的状态自动机的实现,
图6b示出根据本发明的非线性反馈移位寄存器形式的状态自动机的另一实现,
图7示出经修改的用于容易地设置初始化状态的非线性反馈移位寄存器,
图8示意性地示出用于实现根据本发明的装置的简化电路布置,
图9示出根据图6a的非线性反馈移位寄存器的状态转换图,
图10a、10b示出根据本发明的分别具有用于实现状态自动机的非线性反馈移位寄存器的变换元件,
图10c、10d、10e、10f示出用于与根据图10a、10b的变换元件一同使用的电路布置以及对应的运行参数的时间变化过程,
图11a示出根据本发明的具有5位状态存储器的、非线性反馈移位寄存器形式的状态自动机的实现,
图11b、11c示出通过根据图11a的移位寄存器实现的线性反馈移位寄存器,
图12示出根据图11 a的非线性反馈移位寄存器的状态转换图,
图13示出根据本发明的具有3位状态存储器的、非线性反馈移位寄存器形式的状态自动机的实现,以及
图14示出根据图13的非线性反馈移位寄存器的状态转换图。
具体实施方式
图1示意性地示出根据本发明的用于从输入信号input形成签名S的装置100的第一实施方式。在此,输入信号input以亦被称为nibble(半字节)的半字节的形式输送给装置100。为此,如从图1可见,相应地设置四条数据线路,它们与变换元件TE_0、TE_1、TE_2、...、TE_15的相应输入端连接。始终存在使用较少输入线路的可能性。为清楚明了的目的,在图1中仅描绘了总共16个变换元件TE_0、...、TE_15中的四个。根据本发明,数据连接是如下实现的:将相同的输入数据input或者相同的输入信号输送给每个变换元件TE_0、…、TE_15。
变换元件TE_0、...、TE_15按以下更详细描述的方式从输送给其的输入信号input形成在此未详细命名的输出信号。根据本发明,输出信号例如在级联意义下由多个变换元件TE_0、TE_15组成,以便获得签名S。
因为在本示例中,每个变换元件TE_0、TE_1...生成4位宽的输出信号(即,半字节),因而通过所有16个变换元件的输出信号合计得到具有总共64位的签名S。
根据本发明的变换元件TE_0、...、TE_15分别具有状态自动机ZA,该状态自动机ZA的状态信息例如以可预先给定宽度的数字数据字的形式存储。例如,状态自动机ZA可具有4位存储容量,以使得总共16个不同的状态是可能的。
根据本发明,变换元件TE_0、...、TE_15的所有状态自动机ZA是相同类型地构造的。在本发明的意义下,相同类型意味着每个状态自动机ZA——从相同的输入信号input和相同的初始化状态出发——在下一处理周期中采用与另一相同类型的状态自动机ZA相同的次态。
根据本发明还提出,每个状态自动机ZA始终分别具有不同于签名装置100的所有其他状态自动机ZA的另一状态。由此有利地使DPA攻击变得困难,这些DPA攻击根据对本发明装置100的电流消耗和/或功率消耗的分析或者从本发明装置100的干扰辐射来尝试推断装置100或各个变换元件TE_0、...、TE_15的内部处理状态。
特别有利地,根据本发明设置的变换元件TE_0、...、TE_15的数目对应于状态自动机ZA的最大可能不同状态的数目,即在此为16。由此,在根据本发明的装置100中,在状态自动机ZA的恰好之一中始终(即,在每个处理周期中)存在每个理论上可能的状态,以使得所有16个可能状态的分别仅一个组合向外(即,相对于执行DPA攻击的可能的攻击者而言)是“可见的”。
在尽管各个状态自动机ZA分别按照预先给定的规则改变其状态的后一处理周期中,又总共在16个状态自动机ZA的每个状态自动机中存在16个可能状态中的恰好一个状态,从而所有16个状态又向外是同时“可见”的。
这意味着,可能的攻击者不能从在借助电子元件实现根据本发明的装置100时给出的相应的电子辐射或者从装置100的电功率消耗推断出变换元件TE_0、...、TE_15中的内部信号处理的状态,因为在所有组件的理想对称设计情况下,电功率消耗始终恒定,并且所辐射的电磁场在相继的处理周期之间的状态转换时分别不经历显著的变化。
为了形成次态,除了例如与定义相继的处理周期的时钟信号同步地变化的输入信号input之外,所涉及的状态自动机ZA的相应的当前状态也以本身已知的方式共同起作用。以下参照图6a、6b说明对此的示例。这意味着,在每个处理周期之后,在变换元件TE_0、...的输出端存在具有4位的输出数据,该输出数据是根据输入数据input和所涉及的状态自动机ZA的状态信息形成的。
所有状态自动机ZA或者包括这些状态自动机ZA的变换元件TE_0、...、TE_15的输出信号的可以例如在级联意义下执行的连结最终得到具有64位的签名S。
在根据本发明的签名装置100的后一处理周期中,参与的变换元件TE_0、...、TE_15的输出信号又相应地变化,从而随后存在另一签名S。
尽管设置与所使用的状态自动机ZA的不同状态的最大可能数目对应的变换元件的这种数目是特别合适的,但是本发明的装置100配备有较小数目的变换元件、例如总共仅配备有三个变换元件也是可能的。即使在这种情形中也已有利地使DPA攻击变得困难,因为不同的信号或者总共三个变换元件的功率消耗重叠并且因此降低了能由攻击者检测的关于签名装置100中的信号处理的信号的重要性。
如果希望具有不同于64位长度的签名S,那么可以例如仅分别使用存在的变换元件TE_0、...、TE_15的输出信号的子集。
图2示出了根据本发明的签名装置的另一实施方式100_1,其中设置两组变换元件G_0、G_1。
每一组G_0、G_1具有总共16个不同的变换元件TE_0、...、TE_15或TE_16、...、TE_31,这些变换元件均是相同类型地构造的并且拥有相同类型地构造的状态自动机。为了清楚明了未在图2中描绘状态自动机。
根据图2的第一组变换元件G_0实现与上述参照图1解释的原理相当的根据本发明的签名形成。
第二组变换元件G_1以相当的方式工作,然而并不将输送给第一组G_0的变换元件TE_0、...、TE_15的常规输入信号input作为输入信号。属于第二组G_1的变换元件TE_17、...、TE_31更确切地说将通过反相器101从常规的输入信号input获得的经反相的输入信号input'作为输入信号。例如,形成输入信号input的半字节中的每一位本身是通过反相器101反相的,以便形成经反相的半字节input'。
通过图2中说明的本发明变型有利地处理组G_0、G_1的彼此互补的或反相的输入信号input、input',从而相应地补偿输入信号input的变化。当输入信号input本身不是已知的并且还应当对可能的攻击者保密时,这种补偿是特别有利的。通过根据图2的签名装置100_1总共得到128位的最大签名长度。
图3示出了根据本发明的签名装置的另一实施方式100_2,其中又设置两组变换元件G_0、G_1。
与以上参照图2描述的本发明变型不同,将相同的输入信号input输送给图3中描绘的签名装置100_2的两个组G_0、G_1。通过第二组G_1的变换元件TE_16、...、TE_31生成不同的输出信号在此是通过以下方式来确保的:属于第二组G_1的变换元件的状态自动机ZA'被构造成不同于第一组G_0的变换元件的状态自动机ZA。通过参与的变换元件的所有输出信号的组合,又有利地得到具有128位长度的签名。
图4示出根据本发明的签名装置的另一实施方式100_3。在此实施方式中,将具有3位的数据字形式的输入信号input_1输送给在此仅具有8个变换元件而不是迄今16个变换元件的第二组变换元件G_1。状态自动机ZA'生成具有同样3位字宽的输出信号。总共可以从参与的变换元件TE_0、...、TE_23的输出信号得到具有88位最大长度的签名。
与图4中的描绘不同,第二组变换元件G_1的状态自动机ZA'也可以被构造成与第一组G_0的状态自动机ZA相同,然而提供不同的输出信号,因为将与第一组G_0的第一输入信号input_0不同的第二输入信号input_1输送给第二组G_1的状态自动机。然而,由于第一组G_0的状态自动机ZA在此包括四个存储元件并且第二组G_1的状态自动机ZA'仅包括三个存储元件,因而不能实现第一组G_1中所有可能的初态,这可通过将多达8个其他的变换元件添加到第二组G_1加以改变。
以下参照图5a、5b、5c来描述根据本发明的签名装置100的初始化过程。在此情况下,从根据图1的签名装置100的基本结构出发。
对于签名装置100的初始化,在第一步骤中(参见图5a),用可预先给定的初始状态init来初始化在此未详细命名的变换单元的所有状态自动机ZA。特别有利地,在此情况下用与其余状态自动机ZA不同的个体初始状态来初始化每个状态自动机ZA,这意味着用唯一的初始状态来初始化根据图5a的签名装置100的总共16个状态自动机ZA中的每个状态自动机ZA。
此个体初始状态在此从秘密存储器102调用并且在初始化期间传送到状态自动机ZA的状态存储器中。
输入信号input的状态在上述步骤期间对于初始化而言不是决定性的,因此相应的信号流通过虚线来表示。同样,在此时刻,在变换元件的输出端处还未施加有意义的签名值S。
在第二步骤中,参见图5b,对每个状态自动机ZA施加基于随机的输入信号input_rnd。由此有利地确保,用于后续的签名形成的每个随机自动机ZA位于与例如在先前的签名形成时或者直接在初始化之后呈现的初态不同的初态。
这意味着,尽管秘密存储器102包括用于状态自动机的个体初始化的在签名装置100的寿命上恒定的初始状态,但是对于签名装置100的每个操作周期,在使用基于随机的输入信号input_rnd的情况下从存储的初始状态init(图5a)可以得到较新的特定于随机的(zufallsbestimmt)初态。
可以为一个或多个处理周期对状态自动机ZA施加基于随机的输入信号input_rnd。在这些处理周期期间,同样尚不存在对应于特定的输入数据input的有效签名S。
直至图5c中所示的、对签名装置100施加常规的输入信号input的运行状态,才在变换元件的输出端处存在由状态自动机ZA生成的签名S。
图6a示出非线性反馈移位寄存器200的简化电路布置,该非线性反馈移位寄存器200具有能与输入信号input的不同位连接的多个输入端input[0]、input[1]、input[2]、input[3]。如从图6a可见,被简称为NLMISR(非线性多输入移位寄存器)的移位寄存器200具有多个串联的优选被构造为触发器的存储元件204a、204b、204c、204d。存储元件204a、204b、204c、204d以本身已知的方式通过异或元件202a、202b、202c、202d彼此连结,这些异或元件对输送给其的输入量执行模2加法。
非线性反馈移位寄存器200具有有利地实现可变反馈支路的转接单元210。根据输入信号input[0]和存储元件204d的状态或输出信号,转接单元210修改移位寄存器200的反馈机制,从而选择性地通过移位寄存器200来实现第一本原多项式或第二本原多项式。其他输入信号input[1]、...、input[3]也可流入到转接单元210中。
特别优选地,非线性反馈移位寄存器200在此被构造成处理总共4位宽的输入信号input(图1),该输入信号的位分量与输入端input[0]、input[1 ]、input[2]、input[3]对应。
在图6a中描绘的转接单元210的配置中,存储元件204d的输出信号和输入信号input[0]对UND元件210c起作用,UND元件210c的输出信号又对异或元件202b起作用。此外,输入信号input[0]和存储元件204d的经反相的输出信号对实现“或”逻辑的功能块210a起作用。如从图6a可见,功能块210a的输出信号被引到异或元件202d上。
存储元件204d的经反相的输出信号在此通过反相器210b获得。
基于转接单元210的上述电路配置,非线性反馈移位寄存器200根据输入信号input[0]选择性地实现本原多项式x4 + x3 + 1和x4 + x+1。由此有利地得到借助移位寄存器200实现的状态自动机的在图9中示意性地描绘的状态或状态转移。
在图9中通过相应地描绘的椭圆来表征总共16个不同的可能状态Z0、Z1、...、Z15。如果最低有效位(least significant bit,LSB)存储在存储元件204a中并且最高有效位(most significant bit,MSB)存储在存储元件204d中,那么状态的序号在此情况下对应于由移位寄存器200的存储器204a、...、204d表示的半字节的十进制表示。
用虚线箭头和用实线箭头来表征不同状态之间的状态转移。在此,虚线箭头说明由于为1的输入信号input[0]的输入信号值而得到的状态转移,而实线箭头说明由于为0的输入信号值而得到的状态转移。对于图9中所示的状态转移,认为输入信号input[1] = input[2] = input[3] = 0。
此外在图9中,由于为0的输入信号值而导致的从初态到次态的状态转移(替代于实线箭头)的特征还在于,表示初态和次态的椭圆部分重叠,其中图9中的次态分别直接位于对应于该次态的初态的右下方。例如,如果输入信号input[0]具有为0的值,那么通过根据图6a的非线性反馈移位寄存器200实现的状态自动机从初态Z1转到次态Z2。相反,如果输入信号input[0]具有为1的值(参见从初态Z1出发指向另一次态Z6的虚线箭头),那么状态自动机从初态Z1转到次态Z6。
通过根据图6a的非线性反馈移位寄存器200的配置有利地确保,根据输入信号向次态的转移恰好如此进行,即对于输入信号的任意的固定占用都占据明确的次态,并且不存在两个不同的、在输入信号的相同占用情况下导致相同次态的状态。由根据图6a的移位寄存器200实现的状态自动机的在图9中描绘的可能状态中的每个状态因此在恒定的输入信号的情况下分别对于恒定的输入信号具有恰好一个次态和恰好一个前态。
由此,在与以上参照图5a、5b、5c描述的初始化相组合的情况下有利地确保,签名装置100(图1)的每个状态自动机在每个处理周期具有与所有其他状态自动机ZA在相同的处理周期中的状态不同的状态。
图6b示出以特别的方式适用于执行根据本发明的方法的非线性反馈移位寄存器200_1的另一实施方式。
不同于参照图6a描述的方式,将输入信号input[0]、input[1]、input[2]、input[3]输送给图6b中描绘的移位寄存器200_1。
图6a中说明的非线性反馈移位寄存器200可以例如用于实施具有以第一方式构造的状态自动机的第一组变换元件G_0,而根据图6b的非线性反馈移位寄存器200_1例如适用于构造第二组变换元件G_1的状态自动机ZA'。
图7示出具有相对于图6a、6b修改过的电路拓扑的非线性反馈移位寄存器200_2。图7中描绘的非线性反馈移位寄存器200_2附加地具有功能块206,该功能块206在存储元件204d的输出信号out与控制信号shift之间实现NOR逻辑。
由此可以根据控制信号shift的逻辑状态来激活或禁用根据图7的非线性反馈移位寄存器200_2的反馈。
这在签名装置100或其状态自动机ZA的初始化范围中不应当使用存储在秘密存储器102(图5a)中的初始状态时是特别有利的。更确切地说,通过控制信号shift的状态的相应选择和以下参照图10a更详细描述的在环形存储器的意义下对根据本发明的签名装置100的多个状态自动机ZA的特殊接线,可以对这些状态自动机之间的状态值进行转置,从而不必设置秘密存储器102,这对制造成本而言起积极作用。
为此,图10a示出根据本发明的变换元件TE_1的电路布置,该变换元件TE_1具有被构造为根据图7的非线性反馈移位寄存器200_2的状态自动机。除了移位寄存器200_2之外,变换元件TE_1还具有输入复用器220、功能块230和输出复用器240。所描绘的变换元件TE_1的配置允许变换元件TE_1连同相同类型地构造的其他变换元件TE_0、TE_2...一起连接成环形移位寄存器,其中每个变换元件的输入复用器220位于所观察的变换元件TE_1的移位寄存器200_2与在环形结构中前部的变换元件TE_0的输出复用器240之间。
在使用以上参照图7描述的控制信号shift的情况下,为所有变换元件禁用反馈机制,以使得每个处理周期均分别移位存储在环形移位寄存器中的位,而不是在例如签名形成的意义下进行修改。控制环形移位寄存器TE_0、TE_1、...的第n级的复用器220、240的位X应当在此如从图10a可见的那样既取决于随机位Z'又取决于密钥的至少一位Gi。所有Xi值是同时施加的并且分别对于四个处理周期而言保持恒定。位Xi分别决定所涉及的非线性反馈移位寄存器200_2是否是大移位寄存器环的组成部分,或者是否跳过该大移位寄存器环。根据Xi的值,按照以上描述的四个处理周期,在非线性移位寄存器200_2的四个存储元件204a、204b、204c、204d(图7)中或者存在先前的状态值,或者存在移位寄存器环中的前部非线性反馈移位寄存器200_2的状态值。随着分别变化的Xi的值,在特定数目的处理周期之后,有利地存在状态自动机的初始状态的随机的且对于可能的攻击者而言未知的转置。
例如,形成位Xi的功能块230可被构造为UND元件,从而在假定输入信号消失(即,input[0]=input[1 ]=input[2]=input[3]=0)并且借助控制信号shift(图7)禁用的内部反馈的情况下,每个移位寄存器200_2得到以下情景:
随机位Z’=0:
签名装置100的所有移位寄存器200_2的所有触发器204a、204b、204c、204d在环形拓扑中彼此接线,以使得关于环形拓扑的第n个移位寄存器的触发器204a在后一处理周期中的状态对应于第(n-1)个移位寄存器的触发器204d的状态等。因此,属于变换元件T_15(图1)的最后一个(即此处的第16个)移位寄存器202_2的触发器204d的状态值在周期变化时移至属于变换元件T_0(图1)的第一移位寄存器200_2的触发器204a中。
随机位Z'=1并且密钥的位G i = 1:
所观察的移位寄存器200_2通过用逻辑1的值控制其输出复用器240而从环形拓扑除去。在移位寄存器200_2内进行状态值的局部反馈,从而在四个周期之后再次产生该输出状态。位于电流上游的移位寄存器的状态位将在绕过从环形拓扑除去的移位寄存器的情况下直接传送至位于电流下游的移位寄存器中。
随机位Z'=1并且密钥的位G i = 0:
所观察的移位寄存器200_2是环形拓扑的一部分。对于秘密位Gi有Gi=0的那些移位寄存器200_2的所有触发器204a、204b、204c、204d彼此接线在环形拓扑中,并且相应的状态值在周期变化时在环形拓扑内继续移位。移位寄存器200_2的所有状态位连续地由位于环形拓扑中电流上游(图10a中的左边)的移位寄存器200_2的状态位取代。
如果在根据图10a的电路布置中施加多个不同的随机值Z'分别达4个时钟周期,那么移位寄存器200_2的初态按照以上实施方式交换和移动。由于这些交换取决于具有其秘密位Gi的密钥G并且这些交换在随机值Z'=0时由移位取代,因而在足够数目的随机位的情况下达到用于根据本发明的签名形成的初态,该初态一方面是随机的(由于随机位序列Z'的使用)并且对于攻击者而言也是不可预测的,这是因为该初态即使在知道随机位Z'的情况下也不能计算当前的转置,因为所达到的状态还取决于密钥G。与将整个初态存储在根据图5a的秘密存储器102中不同,密钥G通常具有较小的位宽,这在存储在秘密存储器时被证明是有利的。
上述移位操作的电流消耗是恒定的,因为移位存储器200_2中的位数不变。复用器220、240始终驱动相同的负载。但是,复用器的输出信号的状态根据该复用器的所选择的输入端处的值而变。图10a中所有输入复用器220的总和在每个周期中均呈现相同的状态位,仅分别在环形拓扑中的不同位置处。对于输出复用器240,不施加所有理论上可能的位值;旁通支路的位不通过此复用器240上引导。这取决于有多少位Xi=1以及有多少1依次相邻(级联)。此处,如果级联变得过大,则在电流消耗并且主要在时延方面存在差异。因此,通过秘密位Gi的合适设计来避免级联可以是有意义的。如果例如Gi-1 = 1,则例如得出Gi = 0。这种确定可以在选择秘密位Gi时就已经考虑或者还通过在独立于秘密位Gi的选择的情况下防止两个为1的位值彼此相继的电路来考虑。
在图10b中示出了具有根据本发明的变换元件TE_1的电路布置,如果多个位Xi相继具有为1的值,则该电路布置实现两个方向上的级联。这是通过附加的复用器241、221达成的。第i个变换元件TE_1的复用器根据前一元件TE_0或后一元件TE_2的Xi值进行切换。复用器221由Xi-1控制并且复用器241由Xi+1控制。此电路布置由此提供以下优点:在其他情况下不被包括在级联中的位对电流消耗具有相应的影响。这些位被接线成单独的局部环。因此,前向支路中的旁通操作由后向支路叠加。两条支路中的定时是等效的:在前向支路中通过复用器240并且在后向支路中通过复用器241。同样,子环中的定时也是相同的:在全局环中通过复用器240、220,在子环中通过复用器221、220。转置的生成因此也在级联时非常难以通过电流消耗来观察。此外,根据图10b的电路布置导致用于状态自动机的初始化的初值的较大混匀,因为图10b中的状态信息的移动也可以向左进行。
如果现在在根据图10b的电路中同样将诸如图10a中的电路用来生成调节移位链的转接的Xi值,那么潜在的攻击由此是可能的,因为所使用的秘密位Gi的值是恒定的。在图10c中说明有利地从秘密位Gi生成可变值Xi的电路布置。
为此,其他随机值Zi"连同秘密位Gi一起流入控制位Xi的生成。如从图10c可见,例如对应于根据本发明的签名装置100的第i个变换元件TE_i的控制位Xi是根据另一随机值Zi"、秘密位Gi和控制位Xi形成,其中当前该另一随机值Zi"和秘密位Gi被输送给XOR元件250。XOR元件250的输出信号连同随机位Z'一起被输送给UND元件251,因此在该UND元件251的输出端处得到控制位Xi
为了向潜在的攻击者提供更少的攻击可能性,尤其在随机值是已知的或甚至外部预先给定的情况下,考虑此随机值不直接接到根据图10a或图10c的电路的输入端Z'上。
有利的是,随机值Z例如通过经修改的线性反馈移位寄存器LFSR生成具有随机值Z'的许多信号变化的伪随机序列。为此,随机值例如被输送给根据图10f的LFSR 260。LFSR 260具有通过异或元件262a、262b彼此连接的四个触发器261a、261b、261c、261d。
各个触发器261a、261b、261c、261d的状态值如从图10f可见的那样通过不同的未更详细命名的逻辑元件连同随机值Z一起反馈到异或元件262a。在LFSR 260的输出端处,最后得到经修改的随机值Z'作为LFSR 260的最高有效的状态位。其他触发器261a、261b、261c的输出可被用作根据图10c的电路中的经修改的随机值Zi" 。在使用通过LFSR 260在签名装置100内部中生成的随机值Z'、Zi"并结合足够长的用于状态自动机ZA的初始化的转置阶段的情况下,考虑初始值的充分交换并且因此考虑关于根据本发明的签名形成的降低的攻击可能性。
图10d说明根据本发明的用于从传统地获得的随机位Z生成根据本发明经修改的随机位Z'的装置。随机位Z可以或者在签名装置100内部生成或者由外部源提供。LFSR 260在此以通过分频器270从参考时钟T获得的时钟频率T/4来以时钟方式工作。参考时钟T被直接输送给根据本发明的移位寄存器200_2(图10a)并且定义其处理周期。
图10e示例性地示出参考时钟T和根据本发明获得的随机位Z'的时序图。
在使用根据本发明获得的随机值Z'、Zi"的情况下确定的Xi值(参见图10c)有利地实现了包括或跳过整个环形拓扑的各个移位寄存器200_2(图10a)的可变设计。因此,达成了不同的移位寄存器200_2或状态自动机下的状态值的较好混匀,但是还使攻击者的可观察性变得困难。
在本发明的另一个设计方案中,可以在根据图10c的电路中限制在移动状态值时跳过的初始值的最大数目。为此,使控制位值Xi取决于先前级i-1、i-2的值Xi-1、Xi-2。如果两个等式Xi-1 = 0 或 Xi-2 = 0中的至少一个成立,则例如在电路技术上仅允许值Xi= 1。由此例如将级联限制到两级。
以上的初始化过程可应用于两组变换元件G_0、G_1(图2)的所有状态自动机ZA。可以为第二组G_1的状态自动机或移位寄存器设置附加的秘密位(Gi值)。替换地,还可以使用用于第一组G_0的状态自动机的秘密位Gi或从中推导出的值。此外,使用经反相的秘密位也是可能的,以便还关于初始化达成组G_0、G_1之间的进一步补偿。还存在如下可能性:将第一组G_0的状态自动机的所生成或载入的原始初始状态载入第二组G_1的状态自动机并且随后在必要时还进一步操纵该初始状态,例如通过施加随机的输入序列input_rnd(参见图5b)。
在图10a、10b、10c中描绘的组件应当在电路技术的实现中尽可能被实现为签名装置100的布局中的重复结构,以使得对根据本发明的装置100或各个组件的电磁辐射的未经授权的分析变得困难。
图8示意性地示出根据本发明的电路布置形式的签名装置100的实现,该电路布置具有多个电子元件。电路布置100具有时钟输入端CLK作为输入连接端,以及例如可通过其提供输入信号input(图1)的数据输入端DAT。此外,电路布置100拥有电源连接端Vsup和可以例如是接地连接端的另一参考电位连接端GND。
为清楚明了,图8中仅描绘了时钟线路CLK的线路段110,该线路段110向示例性地描绘的四个变换元件TE_0、...、TE_3提供时钟信号。同样,这样的线路段120由数据线路来描绘,该数据线路将变换元件TE_0、...、TE_3与电路布置100的输出连接端OUT相连接。
根据本发明,时钟线路CLK和数据线路OUT的线路段110、120在长度、传输特性、容量等方面彼此协调一致,以使得经由线路段110、120从共用的连接端CLK传送的信号或者传送至共用的连接端OUT的信号同时抵达各个组件TE_0、TE_1、...。通过由此得到的关于变换元件TE_0、...、TE_3的信号处理的对称性和同步性使得DPA攻击进一步变得困难。
图11a示出根据本发明的非线性反馈移位寄存器220_3的另一个实施方式,该非线性反馈移位寄存器220_3拥有总共5个存储元件204a、204b、204c、204d、204e,这些存储元件如从图11a可见的那样通过异或元件202a、202b、202c、202d彼此连结。在图11中所描绘的拓扑中,非线性反馈是通过包括功能块205、206的反馈支路实现的。附加地将输入信号input[0]输送给功能块206。
以上参照图11a描述的非线性反馈移位寄存器220_3的拓扑根据输入信号input[0]实现两个不同的本原多项式x5 + x2 + 1和x5 + x3 + x2 + x + 1 ,参见结构图11b、11c,这些本原多项式说明了图11a中的移位寄存器220_3的根据输入信号input[0]得到的基本结构。
图12示出状态转换图,其说明了由根据图11a的非线性反馈移位寄存器220_3实现的状态自动机的所有可能的状态Z0、...、Z31。已参照根据图9的状态转换图解释的相互关系适用于这些状态转换。
图13示例性地示出具有三个存储元件204a、204b、204c的非线性反馈移位寄存器220_4,这些存储元件通过未详细命名的异或元件彼此连结。通过其他功能块207、208、209根据输入信号input[0]引起非线性反馈。
图13中描绘的非线性反馈移位寄存器220_4又根据输入信号input[0]的状态实现本原多项式x3 + x +1和x3 + x2 + 1。
图14示出图13中的非线性反馈移位寄存器220_4的可能状态的状态转换图。
由于NLMISR类型的移位寄存器具有冲突,即可从不同、两者都进入NLMISR的相同终态的输入数据序列的某个初态得出的特性,因而根据本发明可有利地提出,如此构造根据NLMISR原理工作的根据本发明的状态自动机ZA、ZA',以使得它们在无冲突的情况下工作。为此必须确保,输入信号input(图1)对于相继处理周期的可预先给定的最大数目不保持恒定。这可有利地例如通过如下方式达成:向输入信号input添加至少一个奇偶校验位,其中该奇偶校验位如同输入信号本身一样被输送给变换元件TE_0,...以供处理。通过在输入信号的合适位值处添加奇偶校验位有利地确保了,输入信号以不长于处理周期的最大数目的方式保持恒定。
替换地或补充地,还可向输入信号input补偿具有相同效果的填充位。
用于根据上述准则修改输入信号input的合适装置可被设置在各个根据本发明的变换元件TE_0,…中。

Claims (29)

1.一种用于从输入信号(input)形成签名(S)的装置(100),其特征在于,设置多个分别具有状态自动机(ZA)的变换元件(TE_0、TE_1、…),所述输入信号(input)和/或取决于所述输入信号的信号(input')能分别在输入侧输送给所述变换元件,所有状态自动机(ZA)是相同类型的且如此构造,尤其能初始化,以使得每个状态自动机(ZA)始终分别具有不同于所有其他状态自动机(ZA)的另一状态,并且所述签名(S)能根据至少一个状态自动机(ZA)的状态信息来形成。
2.根据权利要求1所述的装置(100),其特征在于,所述变换元件(TE_0、TE_1、…)的数目对应于所述状态自动机的最大可能不同状态的数目。
3.根据以上权利要求之一所述的装置(100),其特征在于,所述输入信号(input)能并行地以能预先给定长度的数据字的形式输送给所述变换元件(TE_0、TE_1、...;TE_16、TE_17,...)。
4.根据以上权利要求之一所述的装置(100),其特征在于,所述签名(S)能被形成为表示多个变换元件(TE_0、TE_1、...;TE_16、TE_17,...)的状态自动机的状态信息的数据字的级联。
5.根据以上权利要求之一所述的装置(100),其特征在于,所述状态自动机被构造成根据所述输入信号(input、 input')进行从初态(Z8)到次态(Z9)的转移,从而对于任意的能预先给定的输入信号(input、input')分别得到明确的次态(Z9),其中尤其不存在在相同输入信号(input、input')的情况下导致相同次态(Z9)的两个不同的初态。
6.根据以上权利要求之一所述的装置(100),其特征在于,设置多组(G_0、G_1)变换元件(TE_0、TE_1、...;TE_16、TE_17,...),其中相同的输入信号(input)和/或取决于所述输入信号的相同信号(input')能分别被输送给同一组(G_0、G_1)的所有变换元件(TE_0、TE_1、...;TE_16、TE_17,...)。
7.根据权利要求6所述的装置(100),其特征在于,所述输入信号(input)能输送给第一组(G_0)的变换元件(TE_0、TE_1、...),并且经反相的输入信号(input')能输送给第二组(G_1)的变换元件(TE_16、TE_17、...)。
8.根据权利要求6到7之一所述的装置(100),其特征在于,属于不同组(G_0、G_1)的变换元件(TE_0、TE_1、...;TE_16、TE_17、...)的状态自动机(ZA、ZA')彼此不是相同类型的。
9.根据以上权利要求之一所述的装置(100),其特征在于,能分别用能预先给定的初始状态(init)来初始化至少一个状态自动机(ZA)、但是优选所有状态自动机(ZA)。
10.根据权利要求9所述的装置(100),其特征在于,所述初始状态(init)能存储在秘密存储器(102)中并且为了所述初始化能传送至所述一个或多个状态自动机(ZA)中。
11.根据权利要求10所述的装置(100),其特征在于,在用所述初始状态(init)进行初始化之后能对所述状态自动机(ZA)施加基于随机的输入信号(input_rnd)。
12.根据权利要求9到11之一所述的装置(100),其特征在于,能分别用能预先给定的初始状态(init)来初始化所有状态自动机(ZA、ZA'),其中能用另一个个体初始状态来初始化每个状态自动机。
13.根据权利要求12所述的装置(100),其特征在于,所述状态自动机(ZA;ZA')的各个初始状态能尤其是取决于随机地和/或根据密钥彼此转置。
14.根据以上权利要求之一所述的装置(100),其特征在于,所述装置(100)至少部分地是以优选具有单片集成的电子元件和/或光学元件的电路布置的形式实现的。
15.根据权利要求14所述的装置(100),其特征在于,实现所述变换元件(TE_0、TE_1、...)或其状态自动机(ZA)的元件组和/或接触所述元件组的数据线路尤其以对应于所述电路布置的布局中的重复结构的形式被相同类型地构造。
16.根据权利要求14到15之一所述的装置,其特征在于,时钟线路和/或数据线路和/或供电线路的、与实现所述多个变换元件(TE_0、TE_1、...)或其状态自动机(ZA)的元件组相连接的线路段彼此协调一致,以使得从共用连接端(CLK、OUT)通过所述线路段传送的信号同时抵达所述各个组。
17.根据以上权利要求之一所述的装置(100),其特征在于,至少一个状态自动机(ZA、ZA')、但是优选所有状态自动机(ZA、ZA')是借助优选具有多个输入端的非线性反馈移位寄存器NLMISR(200、200_1、200_2、200_3、200_4)实现的。
18.根据权利要求17所述的装置(100),其特征在于,所述NLMISR(200)具有多个串联的优选被构造为触发器的存储元件(204a、204b、204c、204d),以及转接单元(210、210'),所述转接单元被构造成根据所述输入信号(input[0]、input[1]、input[2]、input[3])修改所述NLMISR(200)的至少一条反馈支路,以使得能够通过所述NLMISR(200)实现与所述输入信号(input[0]、input[1]、input[2]、input[3])的状态对应的多项式。
19.根据权利要求17到18之一所述的装置(100),其特征在于,所述NLMISR(200)被构造成处理4位宽的输入信号(input_0)并且选择性地实现本原多项式x4+x3+1和x4+x+1。
20.根据权利要求17到19之一所述的装置(100),其特征在于,所述NLMISR(200)被构造成处理3位宽的输入信号(input_1)并且选择性地实现本原多项式x3+x+1和x3+x2+1。
21.一种用于从输入信号(input)形成签名(S)的方法,其特征在于,在输入侧分别将所述输入信号(input)和/或取决于所述输入信号的信号(input')输送给多个分别具有状态自动机(ZA)的变换元件(TE_0、TE_1、…),所有状态自动机(ZA)是相同类型的且优选被初始化为使得每个状态自动机(ZA)始终分别具有不同于所有其他状态自动机(ZA)的另一状态,并且所述签名(S)根据至少一个状态自动机(ZA)的状态信息来形成。
22.根据权利要求21所述的方法,其特征在于,使用与所述状态自动机(ZA)的最大可能不同状态(Z0、Z1、...、Z15)一样多的变换元件(TE_0、TE_1、…、TE_15)。
23.根据权利要求21到22之一所述的方法,其特征在于,所述输入信号(input)并行地以能预先给定长度的数据字的形式输送给所述变换元件(TE_0、TE_1、...;TE_16、TE_17,...)和/或所述签名(S)能被形成为表示多个变换元件(TE_0、TE_1、...;TE_16、TE_17,...)的状态自动机(ZA)的状态信息的数据字的级联。
24.根据权利要求21到23之一所述的方法,其特征在于,每个状态自动机(ZA)根据所述输入信号(input, input')从初态(Z8)转入次态(Z9),使得对于任意的能预先给定的输入信号(input, input')分别得到明确的次态(Z9),其中尤其不存在在相同输入信号(input, input')的情况下导致相同次态(Z9)的两个不同的初态。
25.根据权利要求21到24之一所述的方法,其特征在于,设置多组(G_0,G_1)变换元件(TE_0, TE_1 , ..; TE_16, TE_17,...),其中相同的输入信号(input)和/或取决于所述输入信号的相同信号(input')分别被输送给同一组(G_0,G_1)的所有变换元件(TE_0, TE_1 , ..; TE_16, TE_17,...),其中尤其将所述输入信号(input)输送给第一组(G_0)的变换元件(TE_0、TE_1、...),并且将经反相的输入信号(input')输送给第二组(G_1)的变换元件(TE_16、TE_17、...)。
26.根据权利要求21到25之一所述的方法,其特征在于,分别用能预选给定的初始状态(init)初始化至少一个、但是优选所有的状态自动机(ZA),其中尤其用另一个个体初始状态来初始化组(G_0、G_1)内的每个状态自动机(ZA)。
27.根据权利要求26所述的方法,其特征在于,所述初始状态(init)被存储在秘密存储器(102)中并且为了所述初始化被传送至所述一个或多个状态自动机(ZA)中。
28.根据权利要求26到27之一所述的方法,其特征在于,在用所述初始状态(init)进行初始化之后对所述状态自动机(ZA)施加基于随机的输入信号(input_rnd)。
29.根据权利要求26到28之一所述的方法,其特征在于,所述状态自动机(ZA)的各个初始状态尤其是取决于随机地和/或根据密钥彼此转置。
CN201080027909.6A 2009-06-23 2010-06-08 用于形成签名的装置和方法 Expired - Fee Related CN102804681B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009027086A DE102009027086A1 (de) 2009-06-23 2009-06-23 Vorrichtung und Verfahren zur Bildung einer Signatur
DE102009027086.8 2009-06-23
PCT/EP2010/058000 WO2010149491A1 (de) 2009-06-23 2010-06-08 Vorrichtung und verfahren zur bildung einer signatur

Publications (2)

Publication Number Publication Date
CN102804681A true CN102804681A (zh) 2012-11-28
CN102804681B CN102804681B (zh) 2015-04-22

Family

ID=42591542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080027909.6A Expired - Fee Related CN102804681B (zh) 2009-06-23 2010-06-08 用于形成签名的装置和方法

Country Status (5)

Country Link
US (1) US9166795B2 (zh)
EP (1) EP2446580B1 (zh)
CN (1) CN102804681B (zh)
DE (1) DE102009027086A1 (zh)
WO (1) WO2010149491A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011007976A1 (de) * 2011-01-03 2012-07-05 Giesecke & Devrient Gmbh Verfahren zur gesicherten Ausführung einer Kryptographischen Berechnung
DE102011078643A1 (de) 2011-07-05 2013-01-10 Robert Bosch Gmbh Verfahren zum Erzeugen einer zufälligen Ausgangsbitfolge
DE102013205168A1 (de) * 2013-03-22 2014-09-25 Robert Bosch Gmbh Verfahren zum Erzeugen einer zufälligen Ausgangsbitfolge
CN106548806B (zh) * 2016-10-13 2019-05-24 宁波大学 一种能够防御dpa攻击的移位寄存器
US10320758B2 (en) * 2017-04-25 2019-06-11 International Business Machines Corporation Cryptography using multi-factor key system and finite state machine
US11231941B2 (en) * 2019-06-04 2022-01-25 Microsoft Technology Licensing, Llc Systems and methods for hardware initialization
US11599679B2 (en) * 2020-06-23 2023-03-07 Arm Limited Electromagnetic and power noise injection for hardware operation concealment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020051537A1 (en) * 2000-09-13 2002-05-02 Rogaway Phillip W. Method and apparatus for realizing a parallelizable variable-input-length pseudorandom function
US6963976B1 (en) * 2000-11-03 2005-11-08 International Business Machines Corporation Symmetric key authenticated encryption schemes
CN1858722A (zh) * 2006-03-31 2006-11-08 清华大学 用异步电路提高sram工艺fpga设计安全的系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4903266A (en) * 1988-04-29 1990-02-20 International Business Machines Corporation Memory self-test
US5345507A (en) 1993-09-08 1994-09-06 International Business Machines Corporation Secure message authentication for binary additive stream cipher systems
IL108645A (en) * 1994-02-14 1997-09-30 Elementrix Technologies Ltd Protected communication method and system
US6804725B1 (en) * 1996-08-30 2004-10-12 Texas Instruments Incorporated IC with state machine controlled linking module
WO1999067766A2 (en) * 1998-06-03 1999-12-29 Cryptography Research, Inc. Balanced cryptographic computational method and apparatus for leak minimization in smartcards and other cryptosystems
JP3864675B2 (ja) * 2000-03-09 2007-01-10 株式会社日立製作所 共通鍵暗号装置
US6701476B2 (en) * 2001-05-29 2004-03-02 Motorola, Inc. Test access mechanism for supporting a configurable built-in self-test circuit and method thereof
US7200227B2 (en) * 2001-07-30 2007-04-03 Phillip Rogaway Method and apparatus for facilitating efficient authenticated encryption
US6950974B1 (en) * 2001-09-07 2005-09-27 Synopsys Inc. Efficient compression and application of deterministic patterns in a logic BIST architecture
DE10252230A1 (de) * 2002-11-11 2004-05-27 Robert Bosch Gmbh Verfahren zur Übertragung von Daten
US7484148B2 (en) * 2002-12-11 2009-01-27 Analog Devices, Inc. Interface error monitor system and method
CN100449986C (zh) 2003-01-28 2009-01-07 华为技术有限公司 一种提高键入-散列法运算速度的方法
US7206797B2 (en) * 2003-04-14 2007-04-17 M-Systems Flash Disk Pioneers Ltd. Random number slip and swap generators
WO2007103397A2 (en) * 2006-03-07 2007-09-13 The Regents Of The University Of California Pattern matching technique for high throughput network processing
US8175266B2 (en) 2008-05-07 2012-05-08 Apple Inc. System and method of performing authentication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020051537A1 (en) * 2000-09-13 2002-05-02 Rogaway Phillip W. Method and apparatus for realizing a parallelizable variable-input-length pseudorandom function
US6963976B1 (en) * 2000-11-03 2005-11-08 International Business Machines Corporation Symmetric key authenticated encryption schemes
CN1858722A (zh) * 2006-03-31 2006-11-08 清华大学 用异步电路提高sram工艺fpga设计安全的系统

Also Published As

Publication number Publication date
WO2010149491A1 (de) 2010-12-29
DE102009027086A1 (de) 2010-12-30
US9166795B2 (en) 2015-10-20
US20120173878A1 (en) 2012-07-05
EP2446580A1 (de) 2012-05-02
EP2446580B1 (de) 2014-05-21
CN102804681B (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
CN102804681B (zh) 用于形成签名的装置和方法
US9325494B2 (en) Method for generating a bit vector
Dubrova A Scalable Method for Constructing Galois NLFSRs With Period $2^ n-1$ Using Cross-Join Pairs
CN112422272B (zh) 一种防功耗攻击的aes加密方法及电路
US10078493B2 (en) Secured pseudo-random number generator
US20100057823A1 (en) Alternate galois field advanced encryption standard round
US20030204541A1 (en) Seedable pseudo-random number generator
US20050097153A1 (en) Pseudorandom number generator
KR100377172B1 (ko) 데이터 암호화 표준 알고리즘을 이용한 암호화 장치의 키스케쥴러
CN111612622A (zh) 用于实现散列算法的电路和方法
CN114615069B (zh) 一种Quartet轻量级加密算法的实现装置及方法
KR100735953B1 (ko) 일련 번호 생성 장치, 그 방법 및 컴퓨터 판독가능 저장매체
CN102707923A (zh) 一种伪随机数生成电路及伪随机数产生方法
US8577942B2 (en) Electronic device and data processing device for implementing cryptographic algorithms
Ou et al. Research on a high‐order AES mask anti‐power attack
KR20140037155A (ko) 코드 보안 검사를 위한 방법 및 회로 장치
CN104063203A (zh) 用于产生随机的输出比特序列的方法
US7502814B2 (en) Device and method for generating a pseudorandom sequence of numbers
CN100353703C (zh) 可重构线性反馈移位寄存器
JP4271077B2 (ja) マスク論理回路及び暗号装置
CN116210198A (zh) 用于硬件操作隐藏的电磁和功率噪声注入
Dalai et al. Distinguisher and non‐randomness of Grain‐v1 for 112, 114 and 116 initialisation rounds with multiple‐bit difference in IVs
KR100861841B1 (ko) 전자 소자 및 데이터 처리 방법
WO2024090770A1 (ko) 저전력 쿼터 라운드 연산기
CN113723035A (zh) 一种位宽可变的求模运算方法及求模运算电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150422

CF01 Termination of patent right due to non-payment of annual fee