CN102800592B - 晶体管及其形成方法 - Google Patents
晶体管及其形成方法 Download PDFInfo
- Publication number
- CN102800592B CN102800592B CN201110136678.9A CN201110136678A CN102800592B CN 102800592 B CN102800592 B CN 102800592B CN 201110136678 A CN201110136678 A CN 201110136678A CN 102800592 B CN102800592 B CN 102800592B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- forming method
- metal level
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种晶体管形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有第一介质层，所述第一介质层中形成有第一开口，所述第一开口中填充有金属层，所述金属层填满所述第一开口并覆盖所述第一介质层；对所述金属层进行平坦化处理，直至暴露所述第一介质层，形成金属栅；在所述第一介质层表面和金属栅表面依次形成刻蚀停止层和位于刻蚀停止层表面的第二介质层；还包括：形成贯穿所述第二介质层和刻蚀停止层的第二开口，所述第二开口暴露所述金属栅；在所暴露的金属栅表面形成补偿金属层；在所述补偿金属层表面形成填充满所述第二开口的导电插塞。本发明还提供通过上述方法所形成的晶体管，通过本发明可以提高晶体管的性能。
Description
技术领域
本发明的实施例涉及半导体领域，特别涉及晶体管及其形成方法。
背景技术
随着半导体制造工艺的不断发展，集成电路中的晶体管的特征尺寸(CD，Critical Dimension)越来越小，为了解决小尺寸器件带来的一系列问题，采用高介电常数(High-K)材料的栅介质层和金属栅(Metal Gate)相结合的技术被引入至MOS晶体管的制造过程中，目前，高K金属栅(HKMG，High-K MetalGate)技术已经成为32nm以下级别制造工艺的主流。其中，对于金属栅的化学机械抛光(CMP，Chemical Mechanical Polishing)是最重要的工艺步骤之一。CMP的机理是表面材料与抛光液发生化学反应生成一层相对容易去除的表面层，所述表面层通过抛光液中抛光剂和抛光压力与抛光垫的相对运动被机械地磨去。特别地，在对金属材料进行CMP时，抛光液与金属表面接触并产生金属氧化物，并通过研磨去除所述金属氧化物以达到抛光的效果。
铝和铜铝合金(该合金主要含量为铝)是构成金属栅极最常用的材料之一。通常的做法是：提供半导体衬底，所述半导体衬底表面形成有第一介质层，所述第一介质层中形成有第一开口，所述第一开口中填充有金属层，所述金属层填满所述第一开口并覆盖所述第一介质层；对所述金属层进行平坦化处理，直至暴露所述第一介质层，形成金属栅；然后形成与所述金属栅电连接的导电插塞。但是依据上述方法所形成的晶体管的性能不好。
相关技术还可参考申请号为US20010031558A1的美国专利，该专利公开了一种采用铝金属栅的晶体管的方法。但是并没有解决上述问题。
发明内容
本发明的实施例解决的问题是提供一种晶体管及其形成方法，以避免因为在金属栅表面造成损伤而影响晶体管的性能。
为解决上述问题，本发明的实施例提供一种晶体管及其形成方法，包括：
提供半导体衬底，所述半导体衬底表面形成有第一介质层，所述第一介质层中形成有第一开口，所述第一开口中填充有金属层，所述金属层填满所述第一开口并覆盖所述第一介质层；对所述金属层进行平坦化处理，直至暴露所述第一介质层，形成金属栅；
在所述第一介质层表面和金属栅表面依次形成刻蚀停止层和位于刻蚀停止层表面的第二介质层；还包括：
形成贯穿所述第二介质层和刻蚀停止层的第二开口，所述第二开口暴露所述金属栅；
在所暴露的金属栅表面形成补偿金属层；
在所述补偿金属层表面形成填充满所述第二开口的导电插塞。
可选地，所述金属栅的材料是铝。
可选地，所述补偿金属层的材料是钌。
可选地，所述补偿金属层的形成工艺为原子层沉积工艺。
可选地，所述补偿金属层的形成参数为：温度低于400摄氏度；金属前驱物是bis(cyclopentadienyl)rutheniu、tris(2，2，6，6-tetramethyl-3，5-heptanedionato)ruthenium、tris(N，N’-diisopropylac-etamidinato)ruthenium(III)中的一种或者其混合物；生长速率为0.5-0.9埃/周期。
可选地，所述补偿金属层的厚度是30-200埃。
可选地，所述刻蚀停止层的材料为氮化硅，厚度为100-500埃。
可选地，所述第二介质层的厚度为1000-2000埃，包括依次形成在所述刻蚀停止层表面的含碳氧化层和形成在含碳氧化层表面的保护层。
可选地，所述保护层的材料是二氧化硅。
可选地，所述导电插塞的材料是钨。可选地，还包括：所述导电插塞是多层结构，还包括形成在补偿金属层表面的阻止层。
可选地，采用化学机械抛光的方法对所述金属进行平坦化处理，形成金属栅。
相应地，本发明还提供依据上述方法中任意一项所述的晶体管形成方法所形成的晶体管，包括：半导体衬底，所述半导体衬底表面具有第一介质层，所述第一介质层具有第一开口；填充满所述开口的填充金属层；
所述填充金属层为双层结构，包括金属栅和补偿金属层，所述金属栅覆盖所述开口侧壁和底部，所述金属栅具有凹口，所述补偿金属层填充满所述凹口；与所述填充金属层电连接的导电插塞。
与现有技术相比，本发明的实施例具有以下优点：
本发明的实施例对填满所述第一开口并覆盖所述第一介质层的金属层进行平坦化处理，形成金属栅之后，在所述金属栅表面依次形成刻蚀停止层和第二介质层，然后形成贯穿所述第二介质层和刻蚀停止层的第二开口，所述第二开口暴露所述金属栅，然后在所述金属栅表面形成补偿金属层，所形成的补偿金属层能够补偿平坦化过程中造成的金属栅表面的金属材料损失，并因此避免由于金属栅表面金属材料损失而造成所形成的晶体管的性能下降；
进一步，本发明的实施例中，所述金属栅的材料选择的是铝，所述补偿金属层的材料是钌，并且选择原子层沉积工艺形成所述补偿金属层，原子层沉积工艺具有很好的选择性，补偿金属层只会形成在金属栅极表面，而不会形成在其他非金属材料的表面，并且所形成的补偿金属层与金属栅之间的电学性能匹配，有利于提高所形成的器件的性能；
进一步，本发明的实施例在刻蚀停止层表面形成含碳氧化层和保护层，因为含碳氧化层的k值小，所以可以降低寄生电容，提高器件性能，并且形成于含碳氧化层表面的保护层可以对含碳氧化层形成保护，防止含碳氧化层被损伤，从而进一步提高所形成的器件的性能；
再进一步，本发明的实施例中的导电插塞包括阻止层，所述阻止层可以防止形成导电插塞的金属扩散进入补偿金属层和/或金属栅，从而确保所形成的器件的性能不会因导电插塞的材料的扩散而受到影响。
附图说明
图1至图3是现有的晶体管形成方法的剖面示意图；
图4是本发明的实施例所提供的晶体管形成方法的流程示意图；
图5至图11是本发明的实施例所提供的晶体管形成方法的剖面示意图。
具体实施方式
由背景技术可知，通过现有的晶体管形成方法所形成的晶体管的性能不够好。发明人针对上述问题进行研究，认为由于铝是一种非常软的材料，所以在研磨时很容易对铝产生损伤，比如在铝的表面产生刮痕和腐蚀。如果刮痕和腐蚀产生在金属栅的区域，所形成的器件的功能和可靠性会受到影响，请参考图1和图2，在采用化学机械抛光的方法对金属层110进行平坦化处理，形成金属栅100的过程中，在金属栅100的表面形成损伤160；请参考图3，在后续形成导电插塞150的步骤中，所述导电插塞150会渗透到金属栅100中。更严重的情况是，在采用刻蚀工艺在介质层形成开口的步骤中，所述开口用于形成导电插塞，会刻穿金属栅100，以至于后续形成的导电插塞150会贯穿金属栅100，直接与栅介质层(未示出)接触，从而造成器件的失效。
发明人经过进一步研究，在本发明的实施例中提供一种晶体管及其形成方法。图4是本发明的实施例所提供的晶体管的形成方法的流程示意图，包括：
步骤S101，提供半导体衬底，所述半导体衬底表面形成有第一介质层，所述第一介质层中形成有第一开口，所述第一开口中填充有金属层，所述金属层填满所述第一开口并覆盖所述第一介质层；
步骤S102，对所述金属层进行平坦化处理，直至暴露所述第一介质层，形成金属栅；
步骤S103，在所述第一介质层表面和金属栅表面依次形成刻蚀停止层和位于刻蚀停止层表面的第二介质层；
步骤S104，形成贯穿所述第二介质层和刻蚀停止层的第二开口，所述第二开口暴露所述金属栅；
步骤S105，在所暴露的金属栅表面形成补偿金属层；
步骤S106，在所述补偿金属层表面形成填充满所述第二开口的导电插塞。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
执行步骤S101，参考图5，提供半导体衬底(未示出)，所述半导体衬底表面形成有第一介质层，所述第一介质层中形成有第一开口，所述第一开口中填充有金属层210，所述金属层210填满所述第一开口并覆盖所述第一介质层。
在本实施例中，所述半导体衬底是现有的硅衬底，或者SOI衬底，或者硅锗衬底。所述第一介质层包括侧墙结构和隔离介质层。
在本实施例中，所述金属层210的材料是铝。
执行步骤S102，参考图6，对所述金属层210进行平坦化处理，直至暴露所述第一介质层，形成金属栅200。
本实施例中，所述采用化学机械抛光工艺对所述金属层210进行平坦化处理，形成金属栅200。
因为本实施例中，所述金属栅200的材料是铝，而铝是一种比较软的材料，所以所述化学机械抛光工艺中，会对金属栅200造成损伤，在金属栅200表面形成凹口400。
执行步骤S103，参考图7，在所述第一介质层表面和金属栅200表面依次形成刻蚀停止层220和位于刻蚀停止层220表面的第二介质层230。
在本实施例中，所述刻蚀停止层220的材料为氮化硅层，厚度为100-500埃。所述刻蚀停止层220可以在后续刻蚀第二介质层230形成第二开口的过程中，对金属栅200进行保护；此外，刻蚀停止层220可以对金属栅200产生张应力，改善金属栅200的内应力。
所述第二介质层230的厚度为1000-2000埃，包括形成在所述刻蚀停止层220表面的含碳氧化层和形成在含碳氧化层表面的保护层。
所述含碳氧化层的k值比较小，所以可以降低寄生电容的值，从而提高器件的性能。形成于含碳氧化层表面的保护层的材料是以四乙氧基硅为前驱形成的二氧化硅，所述保护层中不含碳，结构比较致密、并且比较硬，而含碳氧化层比较软，并且易吸水，所以所述保护层可以对含碳氧化层形成保护，防止含碳氧化层被损伤以及吸水，从而进一步提高所形成的器件的性能。
执行步骤S104，参考图8和图9，形成贯穿所述第二介质层230和刻蚀停止层220的第二开口240，所述第二开口240暴露所述金属栅200。形成所述第二开口240的步骤包括，在所述第二开口240表面形成光刻胶层250，所述光刻胶层含有与第二开口240位置相对应的开口；
以所述光刻胶层250为掩膜，刻蚀所述第二介质层230，直至暴露所述刻蚀停止层220；
去除所暴露的刻蚀停止层220，直至暴露金属栅200，形成第二开口240。
可选地，在本发明的其它实施例中，所述光刻胶层250还具有与源区、漏区的位置相对应的开口，沿着与源区、漏区的位置相对应的开口依次刻蚀所述第二介质层230、第一介质层，直至暴露半导体衬底(未示出)，形成第三开口270，所述第三开口270用于在后续过程中形成与源、漏区电连接的导电插塞。
在本实施例中，采用干法刻蚀工艺依次刻蚀所述第二介质层230、所述刻蚀停止层220，形成第二开口240。
执行步骤S105，参考图10，在所暴露的金属栅200表面形成补偿金属层300。
在本实施例中，采用气相沉积工艺，比如原子层沉积工艺形成所述补偿金属层。所述补偿金属层的材料是贵金属，比如铑、钯、锇等。在本实施例中，所述补偿金属层的材料选择的是钌，所述补偿金属层的形成参数为：温度低于400摄氏度；金属前驱物是bis(cyclopentadienyl)rutheniu(二茂钌)、tris(2，2，6，6-tetramethyl-3，5-heptanedionato)ruthenium(三(2，2，6，6-四甲基-3，5-庚二酮酸)钌(III))、tris(N，N’-diisopropylac-etamidinato)ruthenium(III)中的一种或者其混合物；生长速率为0.5-0.9埃/周期。
利用上述方法形成补偿金属层300的过程中，补偿金属层300只会形成在金属栅200表面，而不会形成在其他非金属材料的表面，即补偿金属层300具有很好的生长选择性；此外，金属钌与铝金属性能匹配，所述补偿金属层300的材料选择钌有利于提高所形成的器件的性能。
在本实施例中，所述补偿金属层300的厚度是30-200埃。发明人经过研究发现，在所述补偿金属层300的厚度是30-200埃时，补偿金属层300足以填平在前述平坦化步骤中所形成的凹口400(见图6)，即使所形成的凹口400的深度小于30-200埃，因为钌的导电性能良好，所以不会影响到后续形成的导电插塞的连接功能，也就是说不会对所形成的器件的性能产生影响。
执行步骤S106，参考图11，在所述补偿金属层300表面形成填充满所述第二开口240的导电插塞250。
在本实施例中，所述导电插塞250的材料是钨，可以采用气相沉积工艺，或者电镀工艺形成填充满所述开口240，并且覆盖第二介质层230的金属钨，然后对所述金属钨进行平坦化处理，比如化学机械抛光处理，形成填充满所述第二开口240的导电插塞250。
在其他实施例中，所述导电插塞250是多层结构。作为一个实施例，所述导电插塞250还包括形成在补偿金属层300表面的阻止层，所述阻止层的材料是氮化钛。所述阻止层可以防止因为导电插塞250中的金属材料扩散进入补偿金属层300和/或金属栅200，而对所形成的器件的性能产生影响。
在本发明的可选实施例中，在形成导电插塞250的步骤中，还形成与源、漏区电连接的导电插塞280。
相应地，本发明还提供通过本发明所提供的晶体管形成方法所形成的晶体管，请参考图11，本发明所提供的晶体管包括：半导体衬底(未示出)，所述半导体衬底表面具有第一介质层，所述第一介质层具有第一开口；填充满所述开口的填充金属层；
所述填充金属层为双层结构，包括金属栅200和补偿金属层300，所述金属栅200覆盖所述开口侧壁和底部，所述金属栅200具有凹口，所述补偿金属层300填充满所述凹口；与所述填充金属层电连接的导电插塞250。
综上，本发明的实施例对填满所述第一开口并覆盖所述第一介质层的金属层进行平坦化处理，形成金属栅之后，在所述金属栅表面依次形成刻蚀停止层和第二介质层，然后形成贯穿所述第二介质层和刻蚀停止层的第二开口，所述第二开口暴露所述金属栅，然后在所述金属栅表面形成补偿金属层，所形成的补偿金属层能够补偿平坦化过程中造成的金属栅表面的金属材料的损失，并因此避免由于金属栅表面金属材料损失而使所形成的晶体管的性能下降；
进一步，本发明的实施例中，所述金属栅的材料选择的是铝，所述补偿金属层的材料是钌，并且选择原子层沉积工艺形成所述补偿金属层，原子层沉积工艺具有很好的选择性，补偿金属层只会形成在金属栅极表面，而不会形成在其他非金属材料的表面，并且所形成的补偿金属层与金属栅之间的电学性能匹配，有利于提高所形成的器件的性能；
进一步，本发明的实施例在刻蚀停止层表面形成含碳氧化层和保护层，因为含碳氧化层的k值小，所以可以降低寄生电容的值，从而提高器件的性能。并且形成于含碳氧化层表面的保护层可以对含碳氧化层形成保护，防止含碳氧化层被损伤，从而进一步提高所形成的器件的性能；
再进一步，本发明的实施例所形成的导电插塞具有阻止层，所述阻止层可以防止形成导电插塞的金属扩散进入补偿金属层和/或金属栅，从而确保所形成的器件的性能不会因导电插塞的材料的扩散而受到影响。
本发明的实施例虽然已以较佳实施例公开如上，但其并不是用来限定本发明的实施例，任何本领域技术人员在不脱离本发明的实施例的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明的实施例技术方案做出可能的变动和修改，因此，凡是未脱离本发明的实施例技术方案的内容，依据本发明的实施例的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明的实施例技术方案的保护范围。
Claims (12)
1.一种晶体管形成方法，包括：
提供半导体衬底，所述半导体衬底表面形成有第一介质层，所述第一介质层中形成有第一开口，所述第一开口中填充有金属层，所述金属层填满所述第一开口并覆盖所述第一介质层；
对所述金属层进行平坦化处理，直至暴露所述第一介质层，形成金属栅；其特征在于，还包括：
在所述第一介质层表面和金属栅表面依次形成刻蚀停止层和位于刻蚀停止层表面的第二介质层；
形成贯穿所述第二介质层和刻蚀停止层的第二开口，所述第二开口暴露所述金属栅；
在所暴露的金属栅表面形成补偿金属层；
在所述补偿金属层表面形成填充满所述第二开口的导电插塞。
2.依据权利要求1所述的晶体管形成方法，其特征在于，所述金属栅的材料是铝。
3.依据权利要求2所述的晶体管形成方法，其特征在于，所述补偿金属层的材料是钌。
4.依据权利要求3所述的晶体管形成方法，其特征在于，所述补偿金属层的形成工艺为原子层沉积工艺。
5.依据权利要求3所述的晶体管形成方法，其特征在于，所述补偿金属层的形成参数为：温度低于400摄氏度；金属前驱物是bis(cyclopentadienyl)ruthenium、tris(2,2,6,6-tetramethyl-3,5-heptanedionato)ruthenium、tris(N,N’-diisopropylac-etamidinato)ruthenium(III)中的一种或者其混合物；生长速率为0.5-0.9埃/周期。
6.依据权利要求1所述的晶体管形成方法，其特征在于，所述补偿金属层的厚度是30-200埃。
7.依据权利要求1所述的晶体管形成方法，其特征在于，所述刻蚀停止层的材料是氮化硅，厚度为100-500埃。
8.依据权利要求1所述的晶体管形成方法，其特征在于，所述第二介质层的厚度为1000-2000埃，包括依次形成在所述刻蚀停止层表面的含碳氧化层和形成在含碳氧化层表面的保护层。
9.依据权利要求8所述的晶体管形成方法，其特征在于，所述保护层的材料是二氧化硅。
10.依据权利要求1所述的晶体管形成方法，其特征在于，所述导电插塞的材料是钨。
11.依据权利要求1所述的晶体管形成方法，其特征在于，所述导电插塞是多层结构，还包括形成在补偿金属层表面的阻止层。
12.依据权利要求1所述的晶体管形成方法，其特征在于，采用化学机械抛光的方法对所述金属层进行平坦化处理，形成金属栅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110136678.9A CN102800592B (zh) | 2011-05-25 | 2011-05-25 | 晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110136678.9A CN102800592B (zh) | 2011-05-25 | 2011-05-25 | 晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102800592A CN102800592A (zh) | 2012-11-28 |
| CN102800592B true CN102800592B (zh) | 2015-01-21 |
Family
ID=47199662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110136678.9A Active CN102800592B (zh) | 2011-05-25 | 2011-05-25 | 晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102800592B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347489A (zh) * | 2013-08-07 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 导电插塞的形成方法 |
| US9761483B1 (en) * | 2016-03-07 | 2017-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices, FinFET devices and methods of forming the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101010788A (zh) * | 2004-07-06 | 2007-08-01 | 英特尔公司 | 用于制作具有高k栅介电层和金属栅电极的半导体器件的方法 |
| CN101593686A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 金属栅极形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8193641B2 (en) * | 2006-05-09 | 2012-06-05 | Intel Corporation | Recessed workfunction metal in CMOS transistor gates |
| US8120114B2 (en) * | 2006-12-27 | 2012-02-21 | Intel Corporation | Transistor having an etch stop layer including a metal compound that is selectively formed over a metal gate |
-
2011
- 2011-05-25 CN CN201110136678.9A patent/CN102800592B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101010788A (zh) * | 2004-07-06 | 2007-08-01 | 英特尔公司 | 用于制作具有高k栅介电层和金属栅电极的半导体器件的方法 |
| CN101593686A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 金属栅极形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102800592A (zh) | 2012-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103460358B (zh) | 用置换金属栅极工艺形成用于晶体管的无边沿接触体 | |
| US8507349B2 (en) | Semiconductor device employing fin-type gate and method for manufacturing the same | |
| CN105720058A (zh) | 用于HKMG CMOS技术的嵌入式多晶SiON CMOS或NVM的边界方案 | |
| CN109148278B (zh) | 半导体结构及其形成方法 | |
| US8536052B2 (en) | Semiconductor device comprising contact elements with silicided sidewall regions | |
| US20130320558A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20070210374A1 (en) | Vertical-type surrounding gate semiconductor device | |
| US7682903B1 (en) | Method of forming a power device | |
| CN101924110B (zh) | 一种体区接触的soi晶体管结构及其制备方法 | |
| US20080283897A1 (en) | Flash memory device and fabrication method thereof | |
| CN102800592B (zh) | 晶体管及其形成方法 | |
| CN103839817A (zh) | 半导体器件及其制造方法 | |
| CN111200017B (zh) | 半导体结构及其形成方法 | |
| US8288279B1 (en) | Method for forming conductive contact | |
| CN211929495U (zh) | 栅极结构 | |
| CN212085009U (zh) | 栅极结构 | |
| US7557012B2 (en) | Method for forming surface strap | |
| US7880233B2 (en) | Transistor with raised source and drain formed on SOI substrate | |
| CN101826465A (zh) | 在自对准硅化物过程中防止侧壁阻挡层下方缝隙的方法 | |
| KR100691020B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN111863723A (zh) | 半导体结构及其形成方法 | |
| CN111627993B (zh) | 栅极结构与其制作方法 | |
| CN115881799B (zh) | 半导体结构及其制备方法 | |
| CN103426754B (zh) | 晶体管的形成方法 | |
| CN116417515A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |