CN102792595B - 射频电路 - Google Patents

射频电路 Download PDF

Info

Publication number
CN102792595B
CN102792595B CN201080041986.7A CN201080041986A CN102792595B CN 102792595 B CN102792595 B CN 102792595B CN 201080041986 A CN201080041986 A CN 201080041986A CN 102792595 B CN102792595 B CN 102792595B
Authority
CN
China
Prior art keywords
digital
switch
capacitor
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080041986.7A
Other languages
English (en)
Other versions
CN102792595A (zh
Inventor
乔纳森·埃弗拉伊姆·大卫·赫维茨
史蒂文·柯林斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Broadcom Europe Ltd
Original Assignee
Broadcom Europe Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Europe Ltd filed Critical Broadcom Europe Ltd
Publication of CN102792595A publication Critical patent/CN102792595A/zh
Application granted granted Critical
Publication of CN102792595B publication Critical patent/CN102792595B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

一种数模转换电路，其通过使多个电容器的构件选择性放电来运行。电容器的充电发生在重置期过程中，而当电容器放电时发生数模转换。基于数字输入从多个电容器选择放电的那些电容器。模拟输出包含从电容器释放的电荷。可选地，将电容器划分为独立的电容器组。

Description

射频电路
背景
技术领域
本发明为电子设备领域，更具体地，本发明为数模转换器领域。
背景技术
存在各种数模转换器。在一种类型的数模转换器中，使用多个数字开关的电流输入为单个电容器充电。每个电流输入用于提供共享的充电电流。充电量依赖于电流源或电压源、开关设定，因此依赖于用于控制开关的数字值。充电持续固定时间、或持续至达到阈电压。例如，如果充电持续固定时间，那么电容器上产生的电荷用于产生模拟电压或模拟电流。
这种类型的数模转换器的准确度部分依赖于电流源或电压源和/或定时元件(timming)的准确度。这种类型的数模转换器的精度部分依赖于电流输入开关的数量和/或测量时期的长度。
附图说明
图1是根据本发明各个实施例的数模电路的示意图；
图2A和2B是根据本发明各个实施例的波形的示意图；
图3A-3C是根据本发明各个实施例的包含差分输出的数模电路元件的示意图；
图4是根据本发明各个实施例的替代性数模电路元件的示意图；
图5是根据本发明各个实施例的包含一个以上的多个电容器组的数模电路的示意图；
图6A-6C是根据本发明各个实施例的使用两个电容器组(capacitorbank)生成的输出波形的示意图；
图7是根据本发明各个实施例的包含温度计组和二进制组(binarybank)的数模电路的示意图；
图8是根据本发明各个实施例的发射器系统的示意图；
图9是根据本发明各个实施例的将数字输入信号转换为模拟输出信号的方法的示意图；
图10是根据本发明各个实施例的数模电路的示意图，在所述数模电路中基于数字输入充电电容器；
图11A-11C是根据本发明各个实施例的替代性输出电路的示意图；
图12A-12C是根据本发明各个实施例的包含加法电容器(summingcapacitor)的数模电路的时序图；
图13是根据本发明各个实施例的将数字输入信号转换为模拟输出信号的方法的示意图；
图14是用于抑制两个边带的其中一个的I/Q调制系统1400的示意图；
图15A和15B是两个替代性电路的示意图，在所述两个替代性电路中，数模电路用于执行数模转换、也用于实现边带抑制；
图16是根据本发明各个实施例的替代性数模电路元件的示意图；
图17是根据本发明各个实施例的自举开关(bootstrappedswitch)的示意图。
发明内容
本发明包含数模转换器，在该数模转换器中，多个电容器放电产生模拟电荷输出。数字控制多个电容器的充电或放电。例如，在各个实施例中，首先将这个电容器的每个充电至一个或多个预定电压。充电后使充电电源与多个电容器电去耦(electricallydecoupled)。然后响应于数字输入设定开关，以便使多个电容器的选定子集放电。多个电容器的子集中所包含的电容器的特性(identity)依赖于数字输入。因此，放电的模拟功率(例如，电荷和电流)是数字输入的函数。替代性地，响应于数字输入、开关仅用于使多个电容器的一个子集充电。使充电电容器放电，因此放电的模拟功率是数字输入的函数。
可选地，数模转换器的输出与低阻抗负载连接，所述低阻抗负载例如功率放大器、变压器、电流复印器(currentcopier)、天线或类似负载。这一负载可能是通信介质(例如，有线或无线介质)的一部分。本发明的数模转换器可选地用于在射频运行。
在一些实施例中，数模转换器包含加法电容器，所述加法电容器用于从选择性充电或放电的电容器的子集收集电荷，且随后将收集的电荷作为数模转换器的模拟输出提供。使用加法电容器提供了模拟输出的RC时间常数，该RC时间常数独立于数字输入。
本发明的各个实施例包含数模转换器，所述数模转换器包括：多个电容器、一个或多个用于使多个电容器再充电的电压源、多个设置在一个或多个电压源与多个电容器间的再充电开关、多个放电开关和控制电路；所述多个再充电开关的每个分别用于控制多个电容器的其中一个的再充电，所述多个放电开关的每个分别用于使多个电容器的其中一个放电，以产生差分模拟输出，所述控制电路用于使用多个放电开关的一个或多个、或者多个再充电开关的一个或多个来选择使所述多个电容器的哪一个充电或放电，该选择基于数字输入的值，其中所述模拟输出包含代表数字输入的电荷脉冲。
本发明的各个实施例包含数模转换器，所述数模转换器包括：第一电容器、第二电容器、一个或多个用于使第一电容器和第二电容器充电的电压源、设置在第一电容器与一个或多个电压源间的第一再充电开关、设置在第二电容器与一个或多个电压源间的第二再充电开关、用于使第一电容器放电的第一放电开关、用于使第二电容器放电的第二放电开关、以及输出电路；所述输出电路用于通过第一放电开关接收第一电容器的放电、用于通过第二放电开关接收第二电容器的放电、以及用于将第一电容器释放的电荷和第二电容器释放的电荷的组合作为数模转换器的差分模拟输出脉冲而提供。
本发明的各个实施例包含射频发射器，所述射频发射器包括：数据锁存器、数模转换器、波段选择滤波器、放大器和耦合器；所述数据锁存器用于在第一频带接收数字数据信号；所述数模转换器用于从数据锁存器接收数字数据信号且生成差分输出信号，对所述差分输出信号进行调制以形成至少0.8GHz的第二频率，所述输出信号包括了含有代表数字数据的电荷的一系列脉冲；所述波段选择滤波器用于接收数模转换器的输出信号；所述放大器用于放大数模转换器的输出信号；所述耦合器用于接收数模转换器的输出信号并在第二频率将该输出信号与通信介质耦合。
本发明的各个实施例包含将数字输入信号转换为模拟输出信号的方法，所述方法包括：接收包含至少两比特的数字信号、使用一个或多个电压源同时使第一电容器和第二电容器充电、打开第一再充电开关以使第一电容器与一个或多个电压源断路(electricallydisconnect)、打开第二再充电开关以使第一电容器与一个或多个电压源断路、设定用于控制第一电容器放电的第一放电开关、设定用于控制第二电容器放电的第二放电开关、以及通过第一放电开关和第二放电开关提供电荷脉冲；其中第一电容器和第二电容器的充电或者第一放电开关和第二放电开关的设定响应于所述两比特，模拟输出是差分的、且包含第一电容器和第二电容器释放的电荷。
本发明的各个实施例包含边带抑制系统，所述边带抑制系统包括：时钟、I/Q数据锁存器、移相器、第一差分数模转换器、第二差分数模转换器和负载电路；所述时钟用于提供时钟信号；所述I/Q数据锁存器用于接收数字输入数据、及提供代表数字输入数据的“I”信号和“Q”信号；所述移相器用于产生时钟信号的相移拷贝(phaseshiftedcopy)；所述第一差分数模转换器用于接收“I”信号和时钟信号以及产生第一模拟输出，所述第一模拟输出包含第一数模转换器的采样频率附近的“I”信号的两个边带；所述第二差分数模转换器用于接收“Q”信号和时钟信号的相移拷贝以及产生第二模拟输出，所述第二模拟输出包含第二数模转换器的采样频率附近的“Q”信号的两个边带；所述负载电路用于合并第一模拟输出和第二模拟输出，以便产生单边带输出。
本发明的各个实施例包含边带抑制系统，所述边带抑制系统包括：时钟、I/Q数据锁存器、多路复用器(multiplexer)、二进制反相器(binarynegator)、差分数模转换器和负载电路；所述时钟用于提供时钟信号；所述I/Q数据锁存器用于接收数字输入数据、及提供“I”信号和“Q”信号；所述多路复用器用于多路复用“I”信号和“Q”信号；所述二进制反相器用于在时钟信号的每隔一个周期对多路复用器输出求反；所述差分数模转换器用于接收二进制反相器的输出、及产生代表数字输入数据的模拟电荷脉冲输出；所述模拟电荷脉冲输出包含时钟信号的单边带，受抑制的所述时钟信号的第二边带；所述负载电路用于接收模拟电荷脉冲输出。
具体实施方式
与现有技术的某些系统相比，其中的电容器充电用于将数字输入转换为模拟输出。本发明的各个实施例包括使多个电容器选择性放电，从而产生模拟输出。这一方法提供了许多优点。如本文其他地方所进一步显示的，可使用各种替代性电路来实现使不同电容器选择性放电的方法。由于该系统可配置，从而使进行放电过程所需要的时间短于充电电容器所需要的时间，因此相对于现有技术的系统，数模转换的频率较少地依赖于充电过程的RC时间常数。在各个实施例中，本发明的数模电路用CMOS技术实现，和/或其用于提供频率至少为1、1.5、2、2.2、5、10或50GHz的模拟输出。输出信号的频率可能是接收数字输入的频率或频带的2倍、5倍、10倍、50倍或100倍大。例如，在一个实施例中大约在200MHz接收数据，而输出频率大约为2.2GHz。在其他实施例中，输出频率在800MHz以上、1.5GHz以上、2.0GHz以上或约在2.0-2.2GHz之间。在一些实施例中，输出频率是通常用于现有技术的数字广播(例如有线电视、卫星电视、无线通信或类似物)的一个或多个频率范围。输出频率可能在800MHz-1200MHz、1500MHz-2GHz或2.2GHz-2.8GHz的范围内。可选地，输出频率包含宽度至少为50MHz、100MHz、200MHz或250MHz的频带。输出可能包含数模转换器的采样频率的一个或两个边带。(本文所讨论的输出频率是生成输出脉冲的频率、而不是在脉冲内可发现的频率分量，例如，所述输出频率超过脉冲间的周期。)根据用于生成边带的数字基带和数字技术，数模转换器的采样频率可选地在700MHz到3.2GHz之间。
图1是根据本发明各个实施例的数模电路100的示意图。数模电路100用于在数字输入电路105接收n比特数字信号、及在输出电路110生成响应模拟信号。数模电路100包含多个晶胞115，每个所述晶胞包括至少一个单独标为120A、120B等的电容器120。每个晶胞115还包括分别单独标为125A、125B...和130A、130B...的再充电开关125和放电开关130。再充电开关125受控制电路135控制，而开关130受数字输入电路105和控制电路135控制。每个电容器120的一侧与再充电开关125和130的各个构件连接，而另一侧通常与固定电压(例如地电压或常用电压)连接。再充电开关125设置在一个或多个电压源140和电容器120之间，且其各自用于控制多个电容器120的其中一个的再充电。放电开关130设置在电容器120和输出电路110之间，且其响应于数字输入、通过选择性地打开和闭合各自用于控制其中一个电容器120的放电。可选地，将数字输入电路105视为控制电路135的一部分。
当再充电开关125处于闭合位置时，电压源140用于使电容器120充电。电压源140可包含用于为数个或所有再充电开关125提供电流的单个器件，如大电流电源。替代性地，电压源140可包含数个器件，所述数个器件各自连接以为再充电开关125的不同构件提供电流。在一些实施例中，当再充电开关125处于闭合状态时，电压源140、再充电开关125和电容器120用于使与充电电容器120相关联的RC时间常数最小化。
再充电开关125和放电开关130通常是固态开关，如晶体管。但在替代性实施例中，再充电开关125和/或放电开关130包含电驱动或磁驱动的机械器件。在一些实施例中，再充电开关125和放电开关130为多极开关所包含。在这些实施例中，第一极位置(poleposition)用于使电容器120的其中一个与电压源140电连接，第二极位置用于使同一电容器120与输出电路110电连接。
控制电路135用于电控制再充电开关125A-125D的状态，且因而控制电容器120的充电。控制电路135还用于通过数字输入电路105控制放电开关130的状态。例如，在再充电期过程中，控制电路135用于使再充电开关125闭合；而在转换期过程中，其用于使放电开关130的构件闭合。在再充电期过程中，放电开关130处于打开状态；而在转换期过程中，再充电开关120通常处于打开状态。控制电路135通常包含用于为再充电期与转换期之间的转变定时的定时电路。
在转换期过程中，数字输入电路105用于确定使放电开关130的哪一些构件处于闭合(导通)状态、哪一些处于打开状态。那些闭合状态的开关允许同一晶胞115内电容器120构件上的电荷释放至输出电路110。在一些实施例中，数字输入电路105包含一组电压跟随器，其各自用于接收待转换为模拟信号的一比特的数字输入信号。这些电压跟随器驱动在控制开关状态的放电开关130的输入中的各转变。来自控制电路135的一个或多个信号用于确定在何时将数字输入信号用来设定放电开关130的状态。
输出电路110用于接收一组电容器120的放电以及提供产生的输出。这一组中包含电容器120的哪些构件响应于放电开关130的状态，因此响应于数字输入电路105的数字输入。输出电路110通常同时、例如在转换期从数个电容器120接收放电。合并这些放电且将其用于提供输出。例如，在一种情况下，输出电路100可通过放电开关130A从电容器120A接收放电，同时通过放电开关130B从电容器120B接收放电，并合并这些放电。可将输出看作电流或电压。例如，在一些实施例中，输出电路110包含电流跟随器，该电流跟随器用于监控作为复合放电的一部分而接收的电流。在一些实施例中，输出电路110包含阻抗器(例如，电阻器)，当复合放电通过所述阻抗器时，其用于使电压差分。在各个实施例中，输出电路110包含天线、不平衡转换器、有线通信信道和或类似器件。在各个实施例中，输出电路110用于使输出与高频通信系统(例如同轴电缆、无线设备或类似系统)连接。从电容器120的角度来看，输出电路110通常用于表现为低阻抗的电流槽。本文其他地方讨论了输出电路110的各个替代性实施例。
数模电路100通常用于按如下方式运行。在再充电期过程中，控制电路135使再充电开关125闭合。闭合再充电开关125允许来自电压源140的电流使电容器120充电。在再充电期过程中，可选地使电容器120充满电。在再充电期结束时，打开再充电开关从而使电容器120与电压源140分离。在紧跟着再充电期的转换期，通过控制电路135和数字输入电路105使放电开关130的一些或全部闭合。控制电路135用于控制这一开关的闭合定时，而数字输入电路105用于控制闭合哪些放电开关130、及让哪些放电开关打开。通过使放电开关130的一些或全部闭合，允许电荷从电容器120流向输出电路110。该电荷代表了数模电路100的模拟输出，且可在输出电路110内用作电压或电流。这一运行的其他细节在本文的其他地方讨论。
虽然图1所示的实施例包含四个晶胞115，替代性实施例可包含2个、3个或更多个晶胞115。例如，温度计配置中的一些实施例包含n个晶胞，其中n是数字输入电路150所接收的、待转换为模拟信号的数字数据的比特数。二进制配置中的一些实施例包含2n-1个晶胞，其中n是数字输入电路150所接收的、待转换为模拟信号的数字数据的比特数。如本文所进一步描述的，数模电路100中所含的晶胞115可包含各种类型和或配置。
图2A和2B是根据本发明各个实施例的几个再充电期和转换期内波形的示意图。如同在输出电路110可发现的，在图2A中将总输出功率阐释为时间函数。在图2B中，在相同时间标度阐释其中一个电容器120上的电荷。在转换期210的过程中，电容器120通过放电开关130放电，以在输出电路110提供功率。这一放电的长短是电容器120的RC时间常数、放电开关130的阻抗和引入(into)输出电路110的阻抗的函数。放电的总功率依赖于电容器120的哪些构件放电，而电容器的哪些构件放电依赖于在数字输入电路105接收的数字输入值。例如，在图2A中，其中一个输出脉冲的量值小于其他三个输出脉冲的量值。量值的这一区别反映了在各个转换期210中放电的电容器120构件的变化。这一变化通过图2B来阐释，其中在第三转换期210过程中电容器120的其中一个没有放电。在转换期210过程中再充电开关125处于打开状态。
再充电期220后紧跟有再充电期220。在再充电期220过程中，通过再充电开关125使电容器120再充电，且所有放电开关130处于打开状态。再充电期220的长短依赖于电容器120的RC时间常数和电压源140的输出阻抗。再充电期220可能比转换器210长或短。在再充电期220之前或之后可能存在间隙230，在所述间隙期间不会发生再充电或放电。
通过重复的再充电期和转换期，输出包括一系列脉冲235，所述脉冲的面积和高度代表数字输入。各脉冲235间的周期240依赖于发生再充电期和转换期的频率，最小周期240依赖于再充电期和转换期的长短。输出频率(例如，采样频率)超过周期240。在一些实施例中，将输出视为数字输入信号与采样频率的混合。这一混合可用于将数字输入信号提升到较高频域。由于这一混合是数模转换处理的结果，不需要额外混频器来将信号移动到较高频率。数模电路100的输出是由电容器放电产生的电荷脉冲的形式。电荷代表了数字输入。尽管该电荷可能转换为电压或电流，但提供电荷传输形式的输出与现有技术的数模系统形成对比，所述现有技术的数模系统通常提供代表数字输入的电流或电压。
图3A-3C是根据本发明各个实施例的含差分输出310的数模电路元件的示意图。所阐释的电路元件代表晶胞115的实施例。晶胞115的这些实施例可包含在数模电路100中，且可选地与晶胞115的不同实施例结合。可选地，差分输出310与输出电路110的差分实施例电连接。在图3A-3C中，可能是或可能不是不同标志的“+”和“-”符号用于表明不同电压。差分输出是两个点间相对差别(relativedifference)形式的输出。这一差别可以是电压、电流、电荷、功率等，且其通常为输入的函数。一些时候，由于差分输出可降低某些类型的噪声，差分输出是优选地。如本文所使用的，如果电路具有差分输出或由中间差分电路生成的单端输出，则认为电路是差分的。例如，在一些实施例中，差分输出310包含有源或无源不平衡转换器，其用于从一个或多个晶胞115接收差分信号、及用于产生单端输出。在这些实施例中，由于从一个或多个晶胞115接收到的中间差分信号，仍然认为数模电路100是差分的。
图3A的电路包含用于接收不同量值和/或不同标志的充电电流的充电输入315A和可选的充电输入315B。例如，在一个实施例中，充电输入315A与用于使电容器120充电到+5V的电压源140的输出连接，而充电输入315B与用于使电容器120充电到-5V的电压源140的输出连接。在其他实施例中，充电输入315B与用于使电容器120充电到+0.5V的电压源140的输出连接。在典型运行中，两个不同的充电输入315A和315B在交替的充电期内使用。在第一再充电期220，再充电开关125E闭合，而可选的打开再充电开关125F，因此使电容器120充电到第一电压。在下一再充电期220，再充电开关125F闭合，而再充电开关125E打开，因此使电容器120充电到第二电压。该运行的结果是在输出电路110产生差分功率输出，在所述输出电路中，不同模拟输出出现在交替周期内。放电开关130E和可选地130F用于控制将特定放电传输到差分输出310的哪一侧。在一些实施例中，当再充电开关125F用于充电电容器时，放电开关130F用于放电；当再充电开关125E用于充电电容器时，放电开关130E用于放电。可选地，将不同模拟输出看作单个差分输出。在其他运行模式中，再充电开关125F是可选的，响应于数字输入放电开关130E和130F的其中一个闭合。
图3B的电路提供了差分输出，通过再充电开关125E-H的选择性设定可控制所述差分输出的极性。通过使再充电开关125E闭合可由充电输入315A使电容器120A充电、通过替代性地使再充电开关125F闭合可由充电输入315B使电容器120A充电。如果充电输入315A和315B与电压源140不同的电压电平输出连接，那么通过选择使再充电开关125E或125F的哪一个闭合可控制使电容器120A充电到哪一电压。同样，通过使再充电开关125G闭合可由充电输入315A使电容器120B充电、通过替代性地使再充电开关125H闭合可由充电输入315B使电容器120B充电。在典型运行中，充电开关125E和125H一起闭合，充电开关125F和126G一起闭合。差分输出310的极性由使充电开关的哪一对一起闭合来确定，而使充电开关的哪一对一起闭合反过来由数字输入比特确定。可将图3B的电路看作一个或两个晶胞115。在替代性实施例中，单个晶胞115与多于两个的充电电压连接，且其包含用于使电容器选择性充电到多于两个的替代性电压的充电输入315和再充电开关125。放电开关130E和130F在放电期间通常都闭合。
图3C的电路与图3B的电路功能相似。但是，允许单个电容器120在施加到充电输入315A和充电输入315B的电压间浮动。当放电开关130E和130F在转换期210过程中一起闭合时，电容器120每侧的电荷均提供至差分输出315。图3C的电路代表了一个晶胞115。
图4是根据本发明各个实施例的晶胞115的替代性实施例的示意图。这些实施例包含充电电容器以及接着利用晶体管来控制将电荷作为输出提供。使来自充电输入315A的电压通过充电开关125A、以使电容器120A充电。在图4中对充电开关125A的固态示例进行阐释。充电开关125A的这一示例包含一对晶体管410和420。晶体管410和420的基极分别接收输入430和440的电压。在典型运行中，输入430将接收代表逻辑1或0的电压，而输入440将接收代表输入430处所体现的输入的逻辑非的电压。例如，当输入430接收代表逻辑1的电压时，输入440将接收代表逻辑0的电压。输入430和440处的电压将控制电流是否从充电输入315A流出，从而使电容器120充电。
使用晶体管450代替放电开关130A。只要晶体管450源极(电容器120A与所述源极连接)的电压小于或等于晶体管450栅极输入460的电压，晶体管450将阻止电容器120A放电。在典型运行中，栅极输入460的电压与充电输入315A的电压相同。因此，电容器120A从充电输入315A经过开关215A的充电不足以开启晶体管450。
电容器120A的一侧与放电触发输入470连接。将触发电压应用于电容器120A的该侧可用于增加电容器120A与晶体管450连接的一侧的电压。特别地，将适当的触发电压应用于放电触发输入470可用于使晶体管450源极的电压提高到大于栅极输入460(加上接点电势)的电压。这开启了、例如降低了晶体管450的源漏极阻抗，且允许电容器120A通过晶体管450向输出电路110放电。图4中所阐释的晶胞115的方法可称为“充电和溢出”方法。
晶胞115的替代性实施例对本领域普通技术人员而言是显而易见的。在相同数模电路中可使用不同类型的晶胞115。如本文所进一步讨论的，晶胞115可分为不同组或不同模块。
图5是根据本发明各个实施例的包含一个以上的晶胞115的组的数模电路的示意图。阐释了第一组510和第二组515，但替代性实施例包含多于两个的组。第一组510和第二组515的输出在输出电路110处合并，从而产生单个输出信号。第一组510和第二组515可能并行运行或串行运行。在并行运行中，每个组的转换期210本质上同时发生。使用一个以上的组允许较多输出功率和/或较多十进制比特的转换。在串行运行中，第一组510的转换期210与第二组515的转换期210发生在不同时间。在重复周期内，数模转换可在第一组510和第二组515间交替。这允许转换发生在与单个转换期210和再充电期220的和相比较短的周期内，且允许输出电路110的输出的频率大于单独使用第一组510或第二组515时可能的频率。
在一些实施例中，控制电路135可控地以并行模式或串行模式运行第一组510和第二组515。在并行模式下，第一组510和第二组515中的每个再充电开关125大约同时打开和闭合。同样，两个组中放电开关130的选定构件大约同时打开和闭合。如果需要更多输出功率，控制电路135可使用数字输入电路105在每个组中选择相同组的放电开关130A。替代性地，如果需要较大的动态范围，数字输入电路105可用于在每个组中选择不同组的放电开关130。
在串行模式下，控制电路135用于在第一组510和第二组515交替进行转换期210。例如，可能在第一组510中为转换期而设定再充电开关125和放电开关130，而在第二组515中为再充电期220设定相应开关；反之亦然。两个组的串行使用允许使转换频率加倍。
图6A-6C是根据本发明各个实施例的使用第一组510和第二组515所生成的输出波形的示意图。如本文其他地方所进一步讨论的，例如结合图2A和图2B，第一组510和第二组515的每个的输出包括一系列脉冲。图6A和6B阐释了以下示例：相对于第二组515的转换期210和再充电期220如何及时偏置第一组510的转换期210和再充电期220。第一组510的转换期210可能与第二组515的再充电期220重叠。同样，第二组515的转换期210可能与第一组510的再充电期220重叠。图6C阐释了可在输出电路110处发现的第一组510和第二组515的输出之和。这一总输出的频率高于单个组的任何一个所产生的频率。在替代性实施例中，三个、四个或更多个组用于实现甚至更高的频率。
晶胞115可设置在二进制组或温度计组中。温度计组是每个晶胞115激活时在其中提供相同输出功率的组。例如，包含四个晶胞115(每个能够提供一个单位的输出)的温度计组可体现出五个不同的输出电平0、1、2、3和4。激活晶胞115的两个从而产生为2的输出电平，激活所有晶胞115从而产生为4的输出电平。温度计组中的三个晶胞足以将两比特的二进制数据转换为模拟信号。在各个实施例中，温度计组可包含2、3、4、5、6、7、8或更多个晶胞115。
二进制组是不同晶胞115激活时在其中用于提供不同输出功率的组。例如，在典型二进制组中，第一晶胞115可用于提供一个单位的输出功率，第二晶胞115用于提供两个单位的输出功率，而第三晶胞115用于提供四个单位的输出功率。如果激活第一和第三晶胞115，则接着提供总计为五个单位的输出功率。同样，如果三个晶胞115全部激活，则接着提供总计为七个单位的输出功率。二进制组中的每个晶胞115足以转换一比特的数字数据。例如，包含四个晶胞115的二进制组可将四个二进制比特转换为模拟信号。在各个实施例中，二进制组可包含2、3、4、5、6、7、8或更多个晶胞115。
图7是数模电路100的各个实施例的示意图，其中第一组510包括温度计组710，第二组515包括二进制组715。在数模电路100的这些实施例中，数字输入电路105包含数据锁存器720、编码器725和延迟730。可将数据锁存器720、编码器725和延迟730视为数字输入电路105的组件。在这些实施例中，数据锁存器720用于接收五比特的、待转换为模拟信号的数字二进制数据。数据锁存器720将这些比特的其中两个提供给温度计组710、将这些比特的三个提供给二进制组715。在本发明的替代性实施例中，数据锁存器720用于接收不同数量的比特和/或在两个或多个组之间不同划分各比特。
二进制组715内的晶胞115用于提供一个单位(1x)、两个单位(2x)或四个单位(4x)的输出功率。相反，温度计组710内的晶胞115各自用于提供八个单位(8x)的输出功率。在阐释的实施例中，当并行使用时，二进制组715用于转换数字数据的最低有效位，而温度计组710用于转换最高有效位。输出电路110包含两个接地电阻器，其用于接收二进制组715和温度计组710的复合输出。电阻器用于将复合输出转换为电压。通过使用不同充电电压、使用不同电容器值和/或类似值，二进制组715内的晶胞115可用于提供不同数量的功率输出。
数据锁存器720用于存储接收的数字数据，根据控制电路135的定时，其存储接收的数字数据直到数字数据可转换为模拟信号。
编码器725用于对从数据锁存器720接收到的、由温度计组710内的晶胞115使用的比特进行编码。例如，如果接收的比特代表为二的二进制值，接着对编码器725的输出编码，以开启放电开关130的其中两个。同样，如果接收的比特代表为四的二进制值，接着对编码器725的输出编码，以开启温度计组710中的放电开关130的其中四个。
延迟730用于延迟从数据锁存器720接收的数字信号，以补偿发生在编码器725中的任何延迟。延迟730用于延迟信号，以便二进制组715和温度计组710内的晶胞155大约同时接收数据。
图8是根据本发明各个实施例的包含数模电路100的发射器系统800的示意图。数模电路100代替了现有技术的发射器系统中通常存在的数模转换器、滤波器和混频器。发射器系统800包含用于接收和保持数字数据的数据锁存器810。可选地，数据锁存器810用于从数字信号处理器接收“I”数据和“Q”数据。可选地，数据锁存器810包含数字输入电路105的一部分。如本文其他地方所讨论的，数字输入数据从数据锁存器810向数模电路100传送，从而转换为模拟输出电路。数模电路100的输出是数字输入数据的模拟表示，且其也与数模电路100的采样频率混合。由于数模电路100的运行同时实现了数模转换和混频，不需要额外的混频器。
数模电路100的模拟输出提供给波段选择滤波器820。滤波器820用于去除基带信号和/或任何不需要的RF边带。虽然在一些实施例中滤波器可能在放大器830之后，但滤波器820通常设置在放大器830之前。放大器830用于将信号提升到所需要的发射电平。放大器830的输出由耦合器840接收。耦合器840用于为发射提供合适阻抗、且可选地提供双工器功能。耦合器840可包含变压器、天线、电流复印器、不平衡转换器或类似器件。可选地，滤波器820、放大器830和/或耦合器840是输出电路110的一部分。
图9是根据本发明各个实施例的将数字输入信号转换为模拟输出信号的方法的示意图。可使用数模电路100执行该方法。该方法包含使多个电容器充电、然后基于数字输入使多个电容器的选定构件放电。可选地，在接收数字输入前使多个电容器充电。选定构件的放电组成了模拟输出信号，所述模拟输出信号可表示为电流、功率或电压等。
更具体地，图9中阐释的方法包含充电步骤910，在该步骤中使用一个或多个电压源(例如电压源140)使第一电容器和第二电容器(例如电容器120A和120B)充电。并行运行中，通常本质上同时使这些电容器充电。在串行运行中，使相同组内的这些电容器同时充电，而可选地使不同组中的这些电容器在不同时间充电。可选地，充电步骤910包含使电容器120的三个、四个或更多个充电。
在操作开关步骤920，打开再充电开关125的第一个，以便第一电容器从电压源断路。在操作开关步骤930中，打开再充电开关125的第二个，以便第二电容器从电压源断路。在并行运行中，大约同时执行操作开关步骤920和操作开关步骤930。在串行运行中，当开关控制不同组内电容器的充电时，可选地在不同时间执行操作开关步骤920和操作开关步骤930，当开关控制同一组内电容器的充电时，通常大约同时执行操作开关步骤920和操作开关步骤930。
在接收信号步骤940中，数字信号由数字输入电路105接收。这一数字信号包含至少两比特，且这一数字信号是待转换为模拟信号的信号。接收信号步骤940可选地包含在第一组510和第二组515之间划分数字信号的各比特。进一步地，接收信号步骤940可选地包含使用编码器725编码二进制数据。
在设定开关步骤950，响应于数字输入电路105在接收信号步骤940所接收的数字信号的值闭合第一放电开关，例如放电开关130A。第一放电开关的闭合允许相应电容器放电。例如，闭合放电开关130A导致电容器120A向输出电路110放电。
在设定开关步骤960，响应于数字输入电路105在接收信号步骤940所接收的数字信号的值闭合第二放电开关，例如放电开关130B。第二放电开关的闭合允许相应电容器放电。例如，闭合放电开关130B导致电容器120B向输出电路110放电。在并行运行中，大约同时执行设定开关步骤950和设定开关步骤960。在串行运行中，当开关控制不同组内电容器的放电时，可选地在不同时间执行设定开关步骤950和设定开关步骤960，当开关控制同一组内电容器的放电时，通常大约同时执行设定开关步骤950和设定开关步骤960。根据数字信号的值可独立于第二电容器的放电执行第一电容器的放电。
在提供输出步骤970中，通过第一放电开关和第二放电开关向输出电路110提供第一电容器和第二电容器的放电。根据数字信号的值，从第一电容器和第二电容器及可选地其他电容器释放的电荷代表了输出电路110处该方法的输出。输出功率(例如电荷和电流)响应于第一放电开关和第二放电开关的设定。
在替代性实施例中，响应于数字信号的值使一个、三个、四个或更多个电容器放电。可选地，输出电路110处输出的频率高于数字输入电路接收数字输入数据的频率。
图10是数模电路100的替代性实施例的示意图，在所述数模电路中基于数字输入充电电容器。图10中所阐释的实施例与图1所阐释的那些的区别在于：数字信息用于控制电容器120的充电而非放电。特别地，数字输入电路105与再充电电容器125连接、且控制在再充电期220过程中使电容器120的哪些构件充电。根据数字输入电路105接收的数字输入值，在再充电期220可能仅使电容器120的子集充电。在转换期210过程中，通常闭合所有放电开关130，从而允许再充电期220过程中充电的电容器120的那些构件的电荷释放到输出电路110中。数模电路100的模拟输出由转换期210过程中从电容器120释放的电荷组成。在替代性实施例中，数字输入电路105用于在再充电期220过程中选择性地闭合再充电开关125的子集，及也用于在转换期210过程中选择性地闭合放电开关130的子集。
图11A-11C是根据本发明各个实施例的输出电路110的替代性实施例的示意图。这些实施例允许在将从电容器120释放的电荷作为数模转换器100的模拟电荷输出提供之前，将其暂时存储在一个或多个储存电容器1120中。可选地，使用储存电容器120用于使输出的RC时间常数独立于转换的数字值。例如，在图1所阐释的数模电路100的实施例中，电容及因此的输出的RC时间常数依赖于提供电荷的电容器的电容之和。这些电容的数量和特性将根据数字输入的值发生变化。通过向一个或多个储存电容器1120传递电荷以及接着提供模拟输出，输出的电容是一个或多个储存电容器1120的电容。这一电容以及产生的RC时间常数独立于转换的数字值。然后可向额外电路传输电荷，所述额外电路例如滤波器820、放大器830、耦合器840、其任一组合或类似电路。在一些实施例中，使电容器120的每个充电到相同电压，然后使电容器的每个选择性地向储存电容器1120放电。替代性地，根据数字输入使电容器120的每个充电到两个替代性电平的其中一个，然后使电容器的每个向储存电容器1120放电。替代性地，根据数字输入使电容器120的每个充电到三个或更多个替代性电压，然后使电容器的每个向储存电容器1120放电。数字输入可选地用于选择两个再充电开关125和放电开关130的状态。可选地，使用两组开关用于执行逻辑操作。
图11A是包含输出开关1110和储存电容器1120的输出电路110的实施例的示意图。当输出开关1110打开时，储存电容器1120用于通过放电开关130从电容器120接收输出电荷。在储存电容器1120接收到输出电荷后，放电开关130打开而输出开关1110闭合。然后，输出电荷自储存电容器120传输。这为模拟电荷输出提供了依赖于储存电容器1120的电容和输出开关1110阻抗的一致的RC时间常数。
图11B是包含几个储存电容器1120的输出电路110的差分实施例的示意图，所述几个储存电容器1120单独标为1120A-1120D。储存电容器1120的每个通常具有相同电容。图11B所阐释的实施例用于从数模电路100的差分实施例接收电荷，例如，从包含图3A-3D所阐释的差分晶胞115的实施例接收电荷。在交替阶段在输出1140A和1140B接收差分电荷信号。在第一阶段，闭合输出开关1130C和1130D，而打开输出开关1130A和1130B，且向储存电容器1120C和1120D提供差分电荷输出。在第二阶段，闭合输出开关1130A和1130B，而打开输出开关1130C和1130D，且向储存电容器1120A和1120B提供差分电荷输出。在第一阶段，通过使输出开关1110A和1110B闭合，在差分输出310提供储存电容器1120A和1120B的差分模拟电荷输出的一部分。同样，在第二阶段，通过使输出开关1110C和1110D闭合，在差分输出310提供差分模拟电荷输出的另一部分。在典型运行中，储存电容器1120A和1120B从晶胞115接收电荷，而储存电容器1120C和1120将储存的电荷作为输出提供；反之亦然。
图11C是具有输出开关1110而没有储存电容器1120的输出电路110的实施例的示意图。数模电路100的实施例中可省略储存电容器1120。在省略储存电容器的所述实施例中，在转换期210过程中独立于转换的数字值使放电开关130闭合。例如，在图10所阐释的那些实施例中。在将电荷作为模拟输出提供之前，通过使电荷在电容器120C间重新分配可实现储存电容器1120的功能。特别地，如果放电开关130(图10)闭合而输出开关1110打开，电荷将从响应于数字输入而充电的电容器120的那些构件流到电容器120的其他构件。然后电荷储存在全组电容器120上，直到输出开关1110闭合。当输出开关1110闭合时，模拟电荷输出的RC时间常数依赖于全组电容器120的电容和各个开关的输出阻抗。
可选地，图3A-3D中阐释的晶胞115的实施例适用于用作输出电路110的替代性实施例。例如，图3A和3B中阐释的电容器120和放电开关130可用作输出电路110的替代性实施例中的储存电容器1120和输出开关1110。
图12A-12C是包含加法电容器的数模电路的时序图。图12A显示了电容器120的其中一个(例如电容器120A)的电荷。如结合图2B所讨论的，在再充电期220过程中使电容器120A充电，而在转换期210过程中使电容器120A选择性放电。在实施例中，例如图10所阐释的那些实施例，电容120A的放电依赖于数字输入值。在实施例中，例如图10所阐释的那些实施例，电容120A的充电依赖于数字输入值。图12B是从电容器120A和可选地电容器120的其他构件释放的电荷如何由储存电容器1120接收的示意图。在转换期210过程中使储存电容器1120充电，而在再充电期220过程中使其放电。如图12C所示，来自储存电容器1120的这一放电发生在再充电期220过程中，而此时正使电容器120充电。
图13是根据本发明各个实施例的将数字输入信号转换为模拟输出信号的方法的示意图。在这些方法中，响应于数字输入值使电容器120选择性充电和放电。在将从电容器120释放的电荷作为模拟电荷输出提供之前，将其储存在储存电容器1120中。
在充电步骤910，如本文其他地方所讨论的使电容器120充电。在设定开关步骤1320中，打开再充电开关125以使电容器120与电压源140去耦。例如，设定开关步骤1320可包含操作开关步骤920和操作开关步骤930。在接收信号步骤940中，如本文其他地方所讨论的，接收代表数字值、且待转换为模拟信号的信号。接收信号步骤940可在充电步骤910和/或设定开关步骤1320之前发生。
在设定开关步骤1350中，闭合一个或多个放电开关从而使电容器120放电。例如，设定开关步骤1350可包含设定开关步骤950和设定开关步骤960。可选地，基于在接收信号步骤940接收的数字输入值，选择设定开关步骤1350中闭合的开关。
在储存电荷步骤1360，在设定开关步骤1350从电容器120释放的电荷储存在储存电容器1120中。如本文其他地方所讨论的，在一些实施例中配置数模电路100以便电容器120用作储存电容器1120。在这些实施例中，由于设定开关步骤1350，电荷在电容器120间重新分配，例如在电容器120的各构件间流动。
在设定开关步骤1365，闭合一个或多个输出开关1110，以便可将储存电容器1120内储存的电荷作为模拟电荷输出提供。可选地，这一输出是差分的，且在提供输出步骤970提供这一输出。
数模电路100的输出包含数字输入信号的频率含量与发生采样的频率的混合。这一混合通常包含作为采样频率的边带的数字输入信号的两幅图像。通过同一操作，数模电路100用于执行数模转换和频率混合。可选地，I/Q(同相和正交相)调制用于抑制两个边带的其中一个，并为另一边带提供全功率。
图14是用于抑制两个边带的其中一个的I/Q调制系统1400的示意图。I/Q调制系统1400包含“Q”输入路径1410和“I”输入路径1415。这些输入路径用于接收基带信号。这一基带信号可包含跨越一频率范围的多个信号。输入路径1410与移相器1420A连接，所述移相器用于将90度的相移应用于输入信号，以产生该信号的“Q”版本。输入路径1415与混频器1425A连接，以混频或多路复用两个信号。混频器1425A的其他输入从载波源1430接收得到。载波源1430用于在载波频率提供正弦波。还将这一正弦波提供给第二移相器1420B，所述移相器同样用于施加90度的相移。移相器1420A和移相器1420B的输出在第二混频器1425B中混频。将混频器1425A和混频器1425B的输出添加到加法器1435中。这导致了最终输出1440，在所述最终输出中基带信号已移动至作为载波频率的边带的较高频率。在现有技术中，边带抑制系统(例如I/Q调制系统1400)通常在数字域中实现。
图15A和15B是两个替代性电路的示意图，在所述两个替代性电路中数模电路100用于执行数模转换、也用于实现边带抑制。这些电路本质上从基带信号产生载波频率的单边带。载波频率是数模转换发生的频率。
在图15A的电路中，设置两个数模转换器(单独标为100A和100B)，从而接收数据锁存器1510的“I”输出和“Q”输出。“Q”数据信号是“I”数据信号的相移版本。应用于“Q”数据的相移是：
其中fb是基带信号的频率，fc是时钟1520输出的频率，Q相位按弧度。数模转换器100A和100B的每个从时钟1520接收时钟信号。这一时钟信号用于确定数模转换的采样速率和定时。使用移相器1530使数模转换器100B接收的时钟信号移位90度。可选地，数模转换器110A和100B用于在时钟周期的第一半产生代表数字输入的模拟输出，以及在时钟周期的第二半产生代表数字输入的二进制求反值的模拟输出。数模转换器100A和100B各自用于生成在负载1540A和1540B上可采样的差分输出。负载1540A和1540B用于合并第一和第二模拟输出，以便产生单边带输出，例如其中至少部分抑制第二边带的输出。
在图15B的电路中，“I”信号和“Q”信号在多路复用器1550中合并，然后提供给二进制反相器1560。在半个时钟周期，多路复用器1550在“I”数据和“Q”数据间转换。二进制反相器1560用于在每隔一个时钟时期(例如，在每个奇数时钟周期)对多路复用器输出求反。二进制反相器1560的输出提供给数模转换器100。数模转换器100的差分输出提供给负载1540A和1540B。PLL1570(锁相环)用于生成来自时钟1520的f和f/2的两个时钟。多路复用器1550和模数转换器100在f接收输出，而二进制反相器1560在f/2接收输出。这些输出是由频率f/2的正弦和余弦分别调制的Q数据和I数据的调制。模数转换器100的输出是由模数转换器100接收的、在一半时钟频率调制的边带抑制信号。
图16是根据本发明各个实施例的晶胞115的替代性实施例的示意图。这些实施例包含充电开关125A和充电开关125B。可选地，充电开关125A和充电开关125B是n-型场效应晶体管，充电开关125A的基极与充电开关125B的栅极电连接，充电开关125B的基极与充电开关125A的栅极电连接。充电开关125A和充电开关125B允许在交替时钟周期使电容器120A和120B充电。电容器120A和120B的另一侧与时钟1520的输出电连接。配置逆变器(inverter)1610以便电容器120A和120B接收逻辑相反的时钟信号。
当电容120A接收高时钟信号时，节点1613提升至电压源140输出的两倍(2×Vdd)，而节点1615的电势降低Vdd(由于通过时钟信号使电容器120B另一侧的电势从Vdd降低到0)。提升节点1613使充电开关125B闭合，且允许在节点1615将电容器120B充电到Vdd。在低时钟信号将节点1615提升到2×Vdd，而使节点1613的电势降低Vdd。这使得充电开关125A闭合且允许在节点1613将电容器120A充电到Vdd。因此，节点1613和1615的电压在时钟1520的频率上在Vdd和2倍的Vdd间交替。
P-使能输入1620和N-使能输入1630分别替代性地用于将电容器120A和120B的放电引导至P-输出1640和N-输出1650。P-使能输入1620与放电开关130C电连接，而N-使能输入1630与放电开关130D电连接。在一些实施例中，放电开关130C和130D是n-型场效应晶体管，P-使能输入1620和N-使能输入1630与其栅极连接。开关1640和开关1650用于确保节点1613和1615的电压不会掉至Vdd以下。例如，开关1640和1650可能是p-型场效应晶体管，其各自的基极分别与另一个的栅极电连接。
如本文其他地方所讨论的，开关(例如再充电开关125和放电开关130)可包含场效应晶体管(FET)。场效应晶体管的导通电阻依赖于其栅源极电压。导通电阻与栅源极电压成反比。因此，当在源极电压改变的情况下使用时，例如本文所公开的各个晶胞115的放电开关130或再充电开关125。在这些应用中，栅源极电压、以及因此的导通电阻可随时间发生变化。这降低了电路的效率。
本文所讨论的开关可选地自举，以实现本质上独立于源极电压的导通电阻，从而克服这一问题。图17是在本发明的各个实施例中可包含的自举开关的示例的示意图。
通过将栅极和源极电压保持为Vdd-Vss的恒定值而在导通状态(ONstate)下使FET1705的源极和漏极间的电阻保持恒定。在FET1705的截止状态下，开关1710、1715和1720闭合，而开关1725和1730打开。假设Vin，A没有降至Vss以下，这一开关设定将关闭FET1705。这一开关设定还将使电容器1735充电至Vdd-Vss。在FET1705的导通状态下，开关1725和1730闭合，而开关1710、1715和1720打开。这一开关设定将电容器1735的电荷施加在FET1705的栅极和源极之间。特别地，栅源极电压将是Vdd-Vss，而栅极电压将是(Vdd-Vss)+Vin，A。栅源极电压独立于源极电压，因为源极电压改变，导通状态下通过FET1705的电阻近似恒定。可选地，开关1710、1715、1720、1725和1730包含晶体管。
本文特别阐述和/或描述了几个实施例。但是，应该理解的是，在没有背离本发明的精神和其范围的情况下，各个变换和变形为上述示教所覆盖，且在所附权利要求的范围内。例如，本文描述的数模电路可在除图8的发射器系统以外的系统和应用上使用。本文所描述的电路可选地在CMOS集成电路中实现。所讨论的电压源指的是：除了本领域技术人员将其视为电压源的设备外，包含电流源或电压源和电流源的组合。
在本发明的一些实施例中，控制电路135独立于待转换的数字值，用于在再充电期220过程中使再充电开关125闭合，在转换期210过程中使放电开关130闭合。在这些实施例中，在再充电期220之后及在转换期210之前，附加组的放电开关(未显示)用于选择性地使电容器120(例如接地电容器)的子集放电。使用数字输入电路105响应数字输入值选择这一子集。在转换期210过程中，之前没有放电的那些电容器120，即不是选定子集的构件，通过放电开关130向输出电路110提供电荷。图11C阐述的输出电路100可选地与这些实施例结合使用。
本文所描述的各实施例是对本发明的阐述。由于结合图示对本发明的这些实施例进行描述，方法的各个变换或适应性调整和或描述的特定结构对本领域技术人员而言是显而易见的。依赖于本发明示教的所有这些变换、适应性调整或变形视为在本发明的精神和范围内，其中这些示教通过所述变换、适应性调整或变形使得本领域进步。因此，这些描述和图不应该视为限制意义，应该理解的是，本发明不会受限于所阐述的实施例。

Claims (10)

1.一种射频发射器，其特征在于，包括：
数据锁存器，用于在第一频带接收数字数据信号；
数模转换器，用于从所述数据锁存器接收所述数字数据信号且生成差分输出信号，对所述差分输出信号进行调制以形成至少0.8GHz的第二频率，所述输出信号包括了含有代表数字数据的电荷的一系列脉冲；
波段选择滤波器，用于接收所述数模转换器的输出信号；
放大器，用于放大所述数模转换器的输出信号；以及
耦合器，用于接收所述数模转换器的输出信号并在所述第二频率将该输出信号与通信介质耦合；
所述数模转换器包括：
数字输入电路，用于从所述数据锁存器接收至少两比特的数字数据信号；
第一电容；
与第一电容并联的第二电容；
至少一个电压源，用于使第一电容和第二电容充电；
设置在至少一个电压源和第一电容之间的第一再充电开关；
设置在至少一个电压源和第二电容之间的第二再充电开关；
设置在第一电容和输出电路之间的第一放电开关；
设置在第二电容和输出电路之间的第二放电开关；
输出电路，用于通过第一放电开关接收第一电容的放电、通过第二放电开关接收第二电容的放电并将第一电容释放的电荷和第二电容释放的电荷的组合作为数模转换器的所述差分输出信号；以及
分别连接至数字输入电路、第一再充电开关和第二再充电开关的控制电路，所述控制电路用于根据所述至少两比特的数字数据信号控制第一电容和第二电容的充电或放电，在充电期闭合第一再充电开关和第二再充电开关以同时使第一电容和第二电容充电，在转换期断开第一再充电开关和第二再充电开关以同时使第一电容和第二电容从电压源断路，以及在转换期选择性地闭合第一再充电开关和第二再充电开关以控制第一电容和第二电容的放电，从而生成所述差分输出信号。
2.根据权利要求1所述的射频发射器，其特征在于，所述第二频率在所述第一频带与所述数模转换器的采样频率的混合的边带内。
3.根据权利要求1或2所述的射频发射器，其特征在于，所述第二频率在1.5～2GHz之间。
4.根据权利要求1或2所述的射频发射器，其特征在于，所述第二频率在2GHz～3.2GHz之间。
5.根据权利要求1或2所述的射频发射器，其特征在于，所述第二频率包含宽度至少为50MHz的频带。
6.根据权利要求1或2所述的射频发射器，其特征在于，设置所述滤波器和所述放大器，以便使所述数模转换器的输出信号在由所述耦合器接收前通过所述滤波器和接着通过所述放大器。
7.根据权利要求1或2所述的射频发射器，其特征在于，设置所述滤波器和所述放大器，以便使所述数模转换器的输出信号在由所述耦合器接收前通过所述放大器和接着通过所述滤波器。
8.根据权利要求1或2所述的射频发射器，其特征在于，所述耦合器包含天线、电流跟随器、变压器、双工器或平衡变压器。
9.根据权利要求1或2所述的射频发射器，其特征在于，在不需要进一步混频的情况下由数模转换过程生成所述第二频率的所述输出信号。
10.根据权利要求1或2所述的射频发射器，其特征在于，所述数模转换器的输出信号包含在所述数模转换器的采样频率附近的双边带。
CN201080041986.7A 2009-09-22 2010-09-16 射频电路 Expired - Fee Related CN102792595B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/564,810 2009-09-22
US12/564,810 US8238845B2 (en) 2009-09-22 2009-09-22 Radio frequency circuit
PCT/US2010/049184 WO2011037823A1 (en) 2009-09-22 2010-09-16 Radio frequency circuit

Publications (2)

Publication Number Publication Date
CN102792595A CN102792595A (zh) 2012-11-21
CN102792595B true CN102792595B (zh) 2015-11-25

Family

ID=43756606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080041986.7A Expired - Fee Related CN102792595B (zh) 2009-09-22 2010-09-16 射频电路

Country Status (4)

Country Link
US (3) US8238845B2 (zh)
EP (1) EP2465204A4 (zh)
CN (1) CN102792595B (zh)
WO (1) WO2011037823A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8498542B2 (en) * 2010-01-21 2013-07-30 Ciena Corporation Multi-channel optical transceiver with offset quadrature amplitude modulation
US8836559B2 (en) * 2012-11-29 2014-09-16 Intel Mobile Communications GmbH Capacitive digital to analog converter
US8847806B2 (en) 2012-11-29 2014-09-30 Intel Mobile Communications GmbH Digital to analog converter comprising mixer
US8674867B1 (en) 2012-11-29 2014-03-18 Intel Mobile Communications GmbH Capacitive radio-frequency digital-to-analog converter with a switched load
US8854242B1 (en) * 2013-03-15 2014-10-07 Intel Mobile Communications GmbH Radio frequency digital to analog converter
WO2015123306A1 (en) 2014-02-11 2015-08-20 University Of Washington Apparatuses, systems, and methods for communicating using mimo and spread spectrum coding in backscatter of ambient signals
US10079616B2 (en) 2014-12-19 2018-09-18 University Of Washington Devices and methods for backscatter communication using one or more wireless communication protocols including bluetooth low energy examples
BR112016030693A2 (pt) * 2015-02-24 2018-07-17 Huawei Tech Co Ltd misturador e método para gerar um sinal de saída a partir de um sinal de entrada
WO2017027847A1 (en) 2015-08-12 2017-02-16 University Of Washington Backscatter devices and network systems incorporating backscatter devices
CN109073573A (zh) * 2016-04-04 2018-12-21 华盛顿大学 提供包含ofdm包的经反向散射信号的反向散射装置及系统
CN106384144B (zh) * 2016-10-11 2019-01-22 卓捷创芯科技（深圳）有限公司 一种通过比较器产生脉冲的半双工rfid振荡维持电路
US10812130B2 (en) 2016-10-18 2020-10-20 University Of Washington Backscatter systems, devices, and techniques utilizing CSS modulation and/or higher order harmonic cancellation
EP3607429A4 (en) 2017-04-06 2021-01-06 The University of Washington IMAGE AND / OR VIDEO TRANSFER USING BACK SCREENING DEVICES
CN112015110B (zh) * 2019-05-28 2024-03-29 杭州瑞彼加医疗科技有限公司 一种开关阵列的控制装置
CN111404371B (zh) * 2020-02-24 2022-12-06 重庆大学 一种面向感性负载的高速电源系统
US20230054368A1 (en) * 2021-08-23 2023-02-23 Fermi Research Alliance, Llc Window-Integrated Charge-Mode Digital-to-Analog Converter for Arbitrary Waveform Generator
US11955965B1 (en) * 2022-05-27 2024-04-09 Intel Corporation Technologies for a high-voltage transmission gate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2785263Y (zh) * 2005-03-04 2006-05-31 中国科学院长春光学精密机械与物理研究所 增益自动可调式智能数/模转换器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4223000C2 (de) * 1992-07-13 1995-04-27 Siemens Ag Digital-Analog-Wandler mit gewichtetem kapazitiven Wandlernetzwerk
US6420988B1 (en) * 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
US6486812B1 (en) * 1999-08-16 2002-11-26 Semiconductor Energy Laboratory Co., Ltd. D/A conversion circuit having n switches, n capacitors and a coupling capacitor
US6968167B1 (en) 1999-10-21 2005-11-22 Broadcom Corporation Adaptive radio transceiver with calibration
US7299006B1 (en) 1999-10-21 2007-11-20 Broadcom Corporation Adaptive radio transceiver
JP3544506B2 (ja) * 2000-03-24 2004-07-21 埼玉日本電気株式会社 自動利得制御装置
US7010278B2 (en) * 2002-10-25 2006-03-07 Freescale Semiconductor, Inc. Sideband suppression method and apparatus for quadrature modulator using magnitude measurements
GB2425416B (en) * 2005-04-19 2009-10-14 Wolfson Microelectronics Plc Improved switched capacitor DAC
US7599676B2 (en) * 2007-01-31 2009-10-06 Silicon Laboratories, Inc. Power consumption reduction techniques for an RF receiver implementing a mixing DAC architecture
TWI366182B (en) * 2007-02-16 2012-06-11 Chimei Innolux Corp System for displaying image and digital-to-analog converting method
US7889751B2 (en) * 2007-03-06 2011-02-15 Sudhir Aggarwal Low power wireless communication system
JP4850786B2 (ja) 2007-06-15 2012-01-11 ルネサスエレクトロニクス株式会社 送受信機
GB2452521B (en) * 2007-09-06 2010-06-16 Wolfson Microelectronics Plc Digital to analogue converter circuits and methods of operation thereof
KR101139222B1 (ko) * 2008-12-22 2012-04-23 한국전자통신연구원 디지털 전치왜곡 신호를 생성하는 방법 및 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2785263Y (zh) * 2005-03-04 2006-05-31 中国科学院长春光学精密机械与物理研究所 增益自动可调式智能数/模转换器

Also Published As

Publication number Publication date
EP2465204A1 (en) 2012-06-20
US9209826B2 (en) 2015-12-08
CN102792595A (zh) 2012-11-21
US8994567B2 (en) 2015-03-31
US20110069777A1 (en) 2011-03-24
US20120263253A1 (en) 2012-10-18
US8238845B2 (en) 2012-08-07
EP2465204A4 (en) 2015-01-21
US20150155881A1 (en) 2015-06-04
WO2011037823A1 (en) 2011-03-31

Similar Documents

Publication Publication Date Title
CN102792595B (zh) 射频电路
CN101160723B (zh) 用于过采样数据转换的三层逻辑数据混洗的系统和方法
EP3035537A1 (en) Digital to analog converter cell for signed operation
CN106341134B (zh) 具有局部交错和重采样的数模转换器
US20090134916A1 (en) Charge Domain Filter Circuit
US8350743B2 (en) AD converter
US8106803B2 (en) Discharge digital-to-analog converter
US8907830B2 (en) Digital-to-analog converter comprising slow converter section and fast converter section
CN102017411A (zh) 多信号开关电路、电流开关单元电路、锁存电路、电流相加型dac、和半导体集成电路、视频设备、通信设备
JP6521536B2 (ja) ミキサおよび入力信号から出力信号を生成する方法
CN101490956A (zh) 采样滤波器装置以及无线通信装置
TWI492547B (zh) 連續近似式類比至數位轉換器
US10340940B2 (en) Variable step switched capacitor based digital to analog converter incorporating higher order interpolation
CN102388537A (zh) 数模转换单元电路及数模转换器
WO2022042588A1 (zh) 开关驱动器和包括开关驱动器的dac系统
EP3057239A1 (en) A front-end system for a radio device
US20090146717A1 (en) Increasing charge capacity of charge transfer circuits without altering their charge transfer characteristics
CN105493406A (zh) 用于产生具有可变占空比的输出信号的电路和方法
CN111884657B (zh) 一种采样保持电路及方法
CN104158535A (zh) 频率电压转换器
CN115425979B (zh) 多通道时间交织的模数转换器
Reeder Radically Extending Bandwidth to Crush the X-Band Frequencies Using a Track-and-Hold Sampling Amplifier and RF ADC
EP3886322A1 (en) Phase rotator control apparatus and method therefor
US20110285566A1 (en) Digital-to-analog converter and digital-to-analog converting device
KR101725833B1 (ko) 10비트 축차 비교형 아날로그 디지털 변환기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: BROADCOM EUROPE CO., LTD.

Free format text: FORMER OWNER: ZYRAY WIRELESS INC.

Effective date: 20121224

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121224

Address after: The British Cambridge County Milton road Cambridge science and Technology Park 406

Applicant after: Broadcom Europe Limited

Address before: American California

Applicant before: Zyray Wireless Inc.

REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1175894

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151125

Termination date: 20170916

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1175894

Country of ref document: HK