CN102782667A - 经由至少两个不同连接耦合到主装置的互连件 - Google Patents

Abstract

本发明揭示一种经由至少两个不同连接耦合到主装置的互连件。在一特定实施例中，揭示一种系统，其包括第一互连件，及耦合到所述第一互连件的第二互连件。所述第一互连件经由单一连接耦合到第一主装置，且所述第一互连件经由至少两个不同连接耦合到第二主装置。所述第二互连件经由存储器控制器耦合到存储器。

Description

经由至少两个不同连接耦合到主装置的互连件

技术领域

本发明大体涉及经由至少两个不同连接耦合到主装置的互连件。

背景技术

对于使用互连件提供一个或一个以上主装置与一个或一个以上存储器装置之间的通信的通信系统，互连件之间的链路可为阻碍通过量的潜在瓶颈。一个方法已为增加互连件之间的链路的数目以增加带宽。举例来说，可在互连件之间使用双重链路而非单一链路。然而，增加互连件之间的链路的数目增加了互连件路由复杂性，增加了由互连件所占据的面积以及由互连件所消耗的功率，且增加了时序复杂性。

发明内容

将主装置分类为两个类别：高通过量主装置及标准主装置。高通过量主装置需要高通过量，且在高通过量主装置与存储器装置之间的单一链路耦合互连件可呈现瓶颈。标准主装置请求较低通过量，且单一链路耦合互连件不呈现瓶颈。单一链路用以耦合互连件中的每一者。举例来说，第一互连件可经由单一链路耦合到第二互连件。每一高通过量主装置分割成多个子主装置，且每一子主装置具有到互连件的连接。分割高通过量主装置减轻了归因于单一链路耦合互连件的通过量限制。

在一特定实施例中，揭示一种系统，其包括第一互连件，及耦合到所述第一互连件的第二互连件。所述第一互连件经由单一连接耦合到第一主装置，且所述第一互连件经由至少两个不同连接耦合到第二主装置。所述第二互连件经由存储器控制器耦合到存储器。

在另一特定实施例中，揭示一种方法，其包括经由单一连接将第一互连件耦合到第一主装置。所述方法也包括经由至少两个不同连接将所述第一互连件耦合到第二主装置。所述方法进一步包括将第二互连件耦合到所述第一互连件。所述方法进一步包括经由存储器控制器将所述第二互连件耦合到存储器。

由所揭示的实施例中的至少一者所提供的一个特定优点为使用单一链路来耦合互连件，而将高通过量主装置分割成多个子主装置增加了高通过量主装置的通过量且补偿了归因于单一链路耦合互连件的可能的效能损耗。使用单一链路来耦合互连件减小了互连件路由复杂性，减小了由互连件所占据的面积，减小了由互连件所消耗的功率，且减小了时序复杂性。另外，单一链路耦合互连件可在比多个链路耦合互连件高的频率下运作。在审阅整个申请案之后，本发明的其它方面、优点及特征将变得显而易见，整个申请案包括以下章节：附图说明、具体实施方式及权利要求书。

附图说明

图1为具有经由至少两个不同连接耦合到主装置的互连件的分布式计算及通信系统的第一实施例的说明性框图；

图2为具有经由至少两个不同连接耦合到主装置的互连件的分布式计算及通信系统的第二实施例的说明性框图；

图3为将主装置分割成子主装置的第一实施例的说明性框图；

图4为将主装置分割成子主装置的第二实施例的说明性框图；

图5为具有经由至少两个不同连接耦合到主装置的互连件的分布式计算及通信系统的第三实施例的说明性框图；

图6为形成具有经由至少两个不同连接耦合到主装置的互连件的分布式计算及通信系统的方法的一说明性实施例的流程图；

图7为包括具有经由至少两个不同连接耦合到主装置的互连件的模块的无线通信装置的一特定实施例的框图；及

图8为说明用于与经由至少两个不同连接耦合到主装置的互连件一起使用的制造过程的数据流程图。

具体实施方式

下文参看图式描述本发明的特定实施例。在描述中，共同特征由共同参考数字指明。参看图1，说明分布式计算及通信系统100。分布式计算及通信系统100包括第一互连件102及第二互连件106。第一互连件102耦合到第一主装置108、耦合到第二主装置112，且耦合到包括代表性第五主装置116的其它主装置。第一互连件102经由第一连接110耦合到第一主装置108，且经由第二连接114耦合到第二主装置112。第一互连件102经由至少两个不同连接118及120耦合到第五主装置116。第五主装置116包括在第五主装置116内的第一子主装置122及第二子主装置124。在一特定实施例中，第五主装置116为需要高通过量的高通过量主装置。第一主装置108及第二主装置112可为请求比高通过量第五主装置116低的通过量的主装置，被称作“标准”主装置。第二互连件106耦合到第六主装置126且耦合到第七主装置128(如所示)。在一特定实施例中，主装置108、112、116、126及128为处理器。

第二互连件106经由单一链路130耦合到第一互连件102。第二互连件106经由第一存储器控制器138耦合到第一代表性存储器装置134，且经由第二存储器控制器140耦合到第二代表性存储器装置136。第二互连件106具有耦合到单一链路130的第一主端口142。第二互连件106包括耦合到第一存储器控制器138的第一从属端口146，及耦合到第二存储器控制器140的第二从属端口148。尽管第二互连件106展示为经由两个存储器控制器138及140耦合到多个存储器装置134及136，但应理解，第二互连件106可经由两个以上对应的存储器控制器耦合到两个以上存储器装置。主装置108、112及116可经由单一链路130存取所述多个存储器装置134及136。主装置126及128可直接经由第二互连件106存取所述多个存储器装置134及136。

第一互连件102经由单一连接110耦合到第一主装置108。第一互连件102经由至少两个不同连接118及120耦合到第五主装置116。尽管仅展示两个连接118及120，但应理解，第一互连件102可经由两个以上连接耦合到主装置中的一者或一者以上。第五主装置116可具有比第一主装置108高的通过量。因此，多个不同连接连接第五主装置116与第一互连件102，而仅单一连接连接第一主装置108与第一互连件102。第三主装置(未图示)及第四主装置(未图示)也可各自经由单一连接(未图示)耦合到第一互连件102。可存在将五个主装置耦合到第一互连件102的六个连接。

给定主装置经由单一链路130的理论最大通过量等于分派到给定主装置的在单一链路130上的时隙的分数与单一链路130的总线频率的乘积。举例来说，当在单一链路130上的时隙同等地分布于将五个主装置耦合到第一互连件102的六个连接之间时，第一主装置108经由单一链路130的理论最大通过量(例如，以存取存储器装置134)等于1/6乘以单一链路130的总线频率。类似地，第二主装置112经由单一链路130的理论最大通过量等于1/6乘单一链路130的总线频率。然而，第五主装置116经由单一链路130的理论最大通过量等于2/6乘以单一链路130的总线频率，这是因为第五主装置116经由两个不同连接118及120耦合到第一互连件102。因此，第五主装置116经由单一链路130的理论最大通过量为第一主装置108或第二主装置112经由单一链路130的理论最大通过量的两倍。

如果第五主装置116经由仅单一连接耦合到第一互连件102，则所有五个主装置经由单一链路130的理论最大通过量将等于1/5乘以单一链路130的总线频率，这是因为在单一链路130上的时隙将同等地分布于将五个主装置耦合到第一互连件102的五个连接之间。添加将第五主装置116耦合到第一互连件102的额外连接将第五主装置116经由单一链路130的理论最大通过量从1/5乘以单一链路130的总线频率增加到2/6乘以单一链路130的总线频率。

或者，添加将第一互连件102耦合到第二互连件106的另一链路(例如在图5中所示且下文更详细地论述)将使所有五个主装置的理论最大通过量加倍。举例来说，如果第五主装置116经由仅单一连接耦合到第一互连件102，则第五主装置116经由双重链路的理论最大通过量将为2/5乘以双重链路中任一者的总线频率(假定双重链路中两者的总线频率相同)。然而，增加互连件之间的链路的数目增加了互连件路由复杂性，增加了由互连件所占据的面积以及由互连件所消耗的功率，且还增加了时序复杂性。举例来说，如果第五主装置116经由仅单一连接耦合到第一互连件102，则双重链路架构的路由复杂性将为5×2。对比来说，第五主装置116经由单一链路130的理论最大通过量为2/6乘以单一链路130的总线频率，而图1中所示的单一链路架构的路由复杂性仅为6×1，其中第五主装置116经由两个不同连接118及120耦合到第一互连件102。另外，归因于时序复杂性，单一链路130可经配置以在比双重链路中的任一者高的总线频率下运行。

换句话说，在第五主装置116经由仅单一连接耦合到第一互连件102的情况下，图1中所示的单一链路架构提供的用于第五主装置116的理论最大通过量与双重链路架构将提供的用于第五主装置116的理论最大通过量几乎相同，但具有少一个的耦合第一互连件102与第二互连件106的链路。增加将第五主装置116耦合到第一互连件102的连接的数目可实现将第一互连件102耦合到第二互连件106的链路的数目的减少，同时仍满足第五主装置116的高通过量需求。在一特定实施例中，第二互连件106经由比在第一互连件102经由单一连接耦合到第五主装置116的情况下至少少一个的链路耦合到第一互连件102。如果第五主装置116经由仅单一连接耦合到第一互连件102，则将必须使用经由两个链路将第二互连件106耦合到第一互连件102的双重链路架构来满足第五主装置116的高通过量需求。在第五主装置116经由两个不同连接118及120耦合到第一互连件102的情况下，可使用经由一个链路将第二互连件106耦合到第一互连件102的在图1中所示的单一链路架构来满足第五主装置116的高通过量需求。

根据图2，展示分布式计算及通信系统200的另一特定实施例。分布式计算及通信系统200包括第一互连件202及第二互连件206。第二互连件206经由第一链路230耦合到第一互连件202。第一互连件202包括耦合到多个对应的主装置的多个主端口。举例来说，第一互连件202的第一主端口250耦合到第一代表性主装置208。第一互连件202的第二主端口252耦合到第二代表性主装置212。第一互连件202经由第一连接210耦合到第一主装置208，且经由第二连接214耦合到第二主装置212。类似地，第一互连件202可经由多个不同连接218、220及244耦合到主装置216。所述多个不同连接218、220及244耦合到第一互连件202的多个对应的主端口254、256及258，且耦合到主装置216内的多个子主装置222、224及242。第二互连件206耦合到第六主装置226且耦合到第七主装置228。

第二互连件206经由从属端口耦合到多个存储器装置。举例来说，第二互连件206经由第一从属端口246且经由第一存储器控制器238耦合到第一存储器装置234。作为另一实例，第二互连件206可经由第二从属端口248且经由第二存储器控制器240耦合到第二存储器装置236。

在图2的特定实施例中，第五主装置216包括多个子主装置222、224及242，且具有比第一主装置208或第二主装置212高的带宽及通过量。举例来说，第五主装置216可为高通过量主装置，且第一主装置208及第二主装置212可为标准主装置。第五主装置216经由多个不同连接218、220及244耦合到第一互连件202。通过图2中所示的单一链路架构，第二互连件206经由第一链路230耦合到第一互连件202。归因于第五主装置216的高通过量需求，第二互连件206经由比在经由单一连接将第一互连件206耦合到第五主装置216的情况下少的链路耦合到第一互连件202，如上文关于图1所描述。第三主装置(未图示)及第四主装置(未图示)也可各自经由单一连接(未图示)耦合到第一互连件202。可存在将五个主装置耦合到第一互连件202的七个连接。

给定主装置经由第一链路230的理论最大通过量等于分派到给定主装置的在第一链路230上的时隙的分数与第一链路230的总线频率的乘积。举例来说，当在第一链路230上的时隙同等地分布于将五个主装置耦合到第一互连件202的七个连接之间时，第一主装置208经由第一链路230的理论最大通过量可等于1/7乘以第一链路230的总线频率。类似地，第二主装置212经由第一链路230的理论最大通过量可等于1/7乘以第一链路230的总线频率。然而，第五主装置216经由第一链路230的理论最大通过量等于3/7乘以第一链路230的总线频率，这是因为第五主装置216经由三个不同连接218、220及244耦合到第一互连件102。因此，第五主装置216经由第一链路230的理论最大通过量为第一主装置208或第二主装置212经由第一链路230的理论最大通过量的三倍。

当在第一链路230上的时隙将同等地分布于将五个主装置耦合到第一互连件202的五个连接之间时，如果第五主装置216经由仅单一连接耦合到第一互连件202，则所有五个主装置经由第一链路230的理论最大通过量将等于1/5乘以第一链路230的总线频率。添加将第五主装置216耦合到第一互连件202的额外连接将第五主装置216经由第一链路230的理论最大通过量从1/5乘以第一链路230的总线频率增加到3/7乘以第一链路230的总线频率。

或者，添加将第一互连件202耦合到第二互连件206的另一链路(例如在图5中所示且下文更详细地描述)将使所有五个主装置的理论最大通过量加倍。举例来说，如果第五主装置216经由仅单一连接耦合到第一互连件202，则第五主装置216经由双重链路的理论最大通过量将为2/5乘以双重链路中任一者的总线频率(假定双重链路中两者的总线频率相同)。然而，增加互连件之间的链路的数目增加了互连件路由复杂性，增加了由互连件所占据的面积以及由互连件所消耗的功率，且也增加了时序复杂性。举例来说，如果第五主装置216经由仅单一连接耦合到第一互连件202，则双重链路架构的路由复杂性将为5×2。对比来说，第五主装置216经由第一链路230的理论最大通过量为3/7乘以第一链路230的总线频率，而图2中所示的单一链路架构的路由复杂性仅为7×1，其中第五主装置216经由三个不同连接218、220及244耦合到第一互连件202。另外，归因于时序复杂性，第一链路230可在比双重链路中的任一者高的总线频率下运行。

在第五主装置216经由仅单一连接耦合到第一互连件202的情况下，图2中所示的单一链路架构因此提供的用于第五主装置216的理论最大通过量比双重链路架构将提供的用于第五主装置216的理论最大通过量大，但具有少一个的耦合第一互连件202与第二互连件206的链路。增加将第五主装置216耦合到第一互连件202的连接的数目可实现将第一互连件202耦合到第二互连件206的链路的数目的减少，同时仍满足第五主装置216的高通过量需求。在一特定实施例中，第二互连件206经由比在第一互连件202经由单一连接耦合到第五主装置216的情况下至少少一个的链路耦合到第一互连件202。如果第五主装置216经由仅单一连接耦合到第一互连件202，则将必须使用经由两个链路将第二互连件206耦合到第一互连件202的双重链路架构来满足第五主装置216的高通过量需求。在第五主装置216经由三个不同连接218、220及244耦合到第一互连件202的情况下，可使用经由一个链路将第二互连件206耦合到第一互连件202的在图2中所示的单一链路架构来满足第五主装置216的高通过量需求。

参看图3，展示分割代表性主装置的方法300的一说明性实施例。代表性主装置302包括待执行的多个任务，例如，进行可传达到存储器装置的数据请求。举例来说，主装置302可具有待执行的代表性任务{T1,T2,T3,…}。主装置302可经分割以产生经更新的主装置304，例如，图1的第五主装置116及图2的第五主装置216。经更新的主装置304包括第一子主装置306及第二子主装置308。第一子主装置306经指派有多个奇数任务{T1,T3,T5,…}，且第二子主装置308经指派有多个偶数任务{T2,T4,T6,…}。因此，经更新的主装置304包括子主装置306及308，所述子主装置又执行主装置302的任务的相应部分，例如，将相应数据请求发送到其它装置。

参看图4，展示分割代表性主装置的方法400的另一说明性实施例。代表性主装置402包括待执行的多个任务，例如，进行可传达到存储器装置的数据请求。举例来说，主装置402可具有待执行的代表性任务{T1,T2,T3,…}。主装置402可经分割以产生经更新的主装置404，例如，图1的第五主装置116及图2的第五主装置216。经更新的主装置404包括第一子主装置406、第二子主装置408及第三子主装置410。第一子主装置406经指派有第一多个任务{T1,T4,T7,…}，第二子主装置408经指派有第二多个任务{T2,T5,T8,…}，且第三子主装置410经指派有第三多个任务{T3,T6,T9,…}。因此，经更新的主装置404包括子主装置406、408及410，所述子主装置又执行主装置402的任务的相应部分，例如，将相应数据请求发送到其它装置。

在一特定实施例中，主装置402为处理器，且待执行的代表性任务{T1,T2,T3,…}为处理请求。因此，可在子主装置406、408及410中的每一者当中划分处理请求，如图4中所示。在一特定说明性实施例中，子主装置406、408及410中的每一者可经指派有用于经由到互连件装置的专用连接而通信的特定主端口。举例来说，第一子主装置406可经由第一连接218连接到图2的第一互连件202，第二子主装置408可经由第二连接220连接到第一互连件202，且第三子主装置410可经由第三连接244连接到第一互连件202。分割方法300及400可一般化为任何数目N个子主装置，其中N为大于一的整数。

参看图5，说明分布式计算及通信系统500的另一实施例。分布式计算及通信系统500包括第一互连件502及第二互连件506。第一互连件502耦合到第一主装置508、耦合到第二主装置512，且耦合到包括代表性第五主装置542的其它主装置。第一互连件502经由第一连接510耦合到第一主装置508，且经由第二连接514耦合到第二主装置512。第一互连件502经由至少两个不同连接544及520耦合到第五主装置542。第五主装置542包括在第五主装置542内的第一子主装置522及第二子主装置524。在一特定实施例中，第五主装置542为需要高通过量的高通过量主装置。第一主装置508及第二主装置512可为请求较低通过量的标准主装置。第二互连件506耦合到第六主装置526且耦合到第七主装置528(如所示)。

第二互连件506经由双重链路530及516耦合到第一互连件502。第二互连件506经由第一存储器控制器538耦合到第一代表性存储器装置534，且经由第二存储器控制器540耦合到第二代表性存储器装置536。

在图5的特定实施例中，第五主装置542包括多个子主装置522及524，且具有比第一主装置508或第二主装置512高的带宽及通过量。举例来说，第五主装置542可为高通过量主装置，且第一主装置508及第二主装置512可为标准主装置。第五主装置542经由多个不同连接544及520耦合到第一互连件502。通过图5中所示的双重链路架构，第二互连件506经由第一链路530及第二链路516耦合到第一互连件502。归因于第五主装置542的高通过量需求，第二互连件506经由比在经由单一连接将第一互连件506耦合到第五主装置542的情况下少的链路耦合到第一互连件502，如上文关于图1所描述。第三主装置(未图示)及第四主装置(未图示)也可各自经由单一连接(未图示)耦合到第一互连件502。可存在将五个主装置耦合到第一互连件502的六个连接。

给定主装置经由第一链路530的理论最大通过量等于分派到给定主装置的在第一链路530上的时隙的分数与第一链路530的总线频率的乘积。举例来说，第一主装置508经由第一链路530的理论最大通过量等于1/6乘以第一链路530的总线频率，这是因为在第一链路530上的时隙同等地分布于将五个主装置耦合到第一互连件502的六个连接之间。类似地，第二主装置512经由第一链路530的理论最大通过量等于1/6乘以第一链路530的总线频率。然而，第五主装置542经由第一链路530的理论最大通过量等于2/6乘以第一链路530的总线频率，这是因为第五主装置542经由两个不同连接544及520耦合到第一互连件502。因此，第五主装置542经由第一链路530的理论最大通过量为第一主装置508或第二主装置512经由第一链路530的理论最大通过量的两倍。

如果第五主装置542经由仅单一连接耦合到第一互连件502，则所有五个主装置经由第一链路530的理论最大通过量将等于1/5乘以第一链路530的总线频率，这是因为在第一链路530上的时隙将同等地分布于将五个主装置耦合到第一互连件502的五个连接之间。添加将第五主装置542耦合到第一互连件502的额外连接将第五主装置542经由第一链路530的理论最大通过量从1/5乘以第一链路530的总线频率增加到2/6乘以第一链路530的总线频率。

添加将第一互连件502耦合到第二互连件506的第二链路516使所有五个主装置的理论最大通过量加倍。举例来说，第五主装置542经由双重链路530及516的理论最大通过量将为4/6乘以双重链路530及516中任一者的总线频率(假定双重链路530及516中两者的总线频率相同)。类似地，如果第五主装置542经由仅单一连接耦合到第一互连件502，则第五主装置542经由双重链路530及516的理论最大通过量将为2/5乘以双重链路530及516中任一者的总线频率(再次假定双重链路530及516中两者的总线频率相同)。

或者，添加将第一互连件502耦合到第二互连件506的第三链路将使所有五个主装置的理论最大通过量增到三倍。举例来说，如果第五主装置542经由仅单一连接耦合到第一互连件502，则第五主装置542经由三重链路的理论最大通过量将为3/5乘以三重链路中任一者的总线频率(假定三重链路中全部的总线频率相同)。然而，增加互连件之间的链路的数目增加了互连件路由复杂性，增加了由互连件所占据的面积以及由互连件所消耗的功率，且也增加了时序复杂性。举例来说，如果第五主装置542经由仅单一连接耦合到第一互连件502，则三重链路架构的路由复杂性将为5×3。对比来说，第五主装置542经由第一链路530及第二链路516的理论最大通过量为4/6乘以第一链路530的总线频率(假定第一链路530的总线频率与第二链路516的总线频率相同)，同时图5中所示的双重链路架构的路由复杂性仅为6×2，其中第五主装置542经由两个不同连接544及520耦合到第一互连件502。另外，归因于时序复杂性，第一链路530及第二链路516可在比三重链路中的任一者高的总线频率下运行。

在第五主装置542经由仅单一连接耦合到第一互连件502的情况下，图5中所示的双重链路架构因此提供的用于第五主装置542的理论最大通过量比三重链路架构将提供的用于第五主装置542的理论最大通过量大，但具有少一个的耦合第一互连件502与第二互连件506的链路。增加将第五主装置542耦合到第一互连件502的连接的数目可实现将第一互连件502耦合到第二互连件506的链路的数目的减少，同时仍满足第五主装置542的高通过量需求。在一特定实施例中，第二互连件506经由比在第一互连件502经由单一连接耦合到第五主装置542的情况下至少少一个的链路耦合到第一互连件502。如果第五主装置542经由仅单一连接耦合到第一互连件502，则将必须使用经由三个链路将第二互连件506耦合到第一互连件502的三重链路架构来满足第五主装置542的高通过量需求。在第五主装置542经由两个不同连接518及520耦合到第一互连件502的情况下，可使用经由两个链路将第二互连件506耦合到第一互连件502的在图5中所示的双重链路架构来满足第五主装置542的高通过量需求。

尽管图1、2及5描绘耦合到第一互连件102、202及502的五个主装置及耦合到第二互连件106、206及506的两个主装置，但任何数目个主装置可耦合到第一互连件102、202及502，且任何数目个主装置可耦合到第二互连件106、206及506。参看图6，说明提供主装置与存储器装置之间的互连件的方法600的一特定实施例。在602处，方法600包括经由单一连接将第一互连件耦合到第一主装置。举例来说，图1的第一互连件102可经由单一连接110耦合到第一主装置108。类似地，图2的第一互连件202可经由单一连接210耦合到第一主装置208。同样地，图5的第一互连件502可经由单一连接510耦合到第一主装置508。

在604处，方法600进一步包括经由至少两个不同连接将第一互连件耦合到第二主装置。举例来说，图1的第一互连件102可经由两个不同连接118及120耦合到第五主装置116。类似地，图2的第一互连件202可经由三个不同连接218、220及244耦合到第五主装置216。同样地，图5的第一互连件502可经由两个不同连接544及520耦合到第一主装置542。

在608处，方法600进一步包括将第二互连件耦合到第一互连件。举例来说，图1的第二互连件106可经由单一链路130耦合到第一互连件102。类似地，图2的第二互连件206可经由单一链路230耦合到第一互连件202。同样地，图5的第二互连件506可经由双重链路530及516耦合到第一互连件502。

在610处，方法600进一步包括经由存储器控制器将第二互连件耦合到存储器。举例来说，图1的第二互连件106可经由存储器控制器138耦合到存储器134。类似地，图2的第二互连件206可经由存储器控制器238耦合到存储器234。同样地，图5的第二互连件506可经由存储器控制器538耦合到存储器534。

在一特定实施例中，第二互连件经由多个存储器控制器耦合到多个存储器装置，如关于图1、2及5所示。举例来说，图1的第二互连件106可分别经由多个存储器控制器138及140耦合到多个存储器装置134及136。类似地，图2的第二互连件206可分别经由多个存储器控制器238及240耦合到多个存储器装置234及236。同样地，图5的第二互连件506可分别经由多个存储器控制器538及540耦合到多个存储器装置534及536。

在一特定实施例中，第二主装置具有比第一主装置高的通过量。举例来说，图1的第五主装置116可具有比第一主装置108高的通过量。类似地，图2的第五主装置216可具有比第一主装置208高的通过量。同样地，图5的第五主装置542可具有比第一主装置508高的通过量。

在一特定实施例中，第一主装置及第二主装置包括处理器。举例来说，图1的第一主装置108及第五主装置116两者可包括处理器。类似地，图2的第一主装置208及第五主装置216两者可包括处理器。同样地，图5的第一主装置508及第五主装置542两者可包括处理器。

在一特定实施例中，第二互连件经由比在第一互连件经由单一连接耦合到第二主装置的情况下至少少一个的链路耦合到第一互连件。举例来说，图1的第二互连件106经由比在第一互连件102经由单一连接耦合到第五主装置116的情况下至少少一个的链路耦合到第一互连件102，同时仍满足第五主装置116的高通过量需求。类似地，图2的第二互连件206经由比在第一互连件202经由单一连接耦合到第五主装置216的情况下至少少一个的链路耦合到第一互连件202，同时仍满足第五主装置216的高通过量需求。同样地，图5的第二互连件506经由比在第一互连件502经由单一连接耦合到第五主装置542的情况下至少少一个的链路耦合到第一互连件502，同时仍满足第五主装置542的高通过量需求。

在一特定实施例中，第二互连件经由单一链路耦合到第一互连件。举例来说，图1的第二互连件106经由单一链路130耦合到第一互连件102。类似地，图2的第二互连件206经由单一链路230耦合到第一互连件202。

可在集成到电子装置中的处理器处起始经由单一连接将第一互连件耦合到第一主装置、经由至少两个不同连接将第一互连件耦合到第二主装置、将第二互连件耦合到第一互连件、经由存储器控制器将第二互连件耦合到存储器，或其任何组合。举例来说，如将关于图8所描述，可通过使用制造过程828所制造的计算机或其它电子装置来起始经由单一连接将第一互连件耦合到第一主装置、经由至少两个不同连接将第一互连件耦合到第二主装置、将第二互连件耦合到第一互连件、经由存储器控制器将第二互连件耦合到存储器，或其任何组合。或者或另外，所属领域的技术人员将认识到，图6的方法600可由现场可编程门阵列(FPGA)、专用集成电路(ASIC)、中央处理单元(CPU)、数字信号处理器(DSP)、控制器、另一硬件装置或其任何组合来实施或起始。

图7为包括具有经由至少两个不同连接耦合到主装置的互连件的模块764的系统700的特定实施例的框图。系统700可实施于便携式电子装置中，且包括处理器710(例如，数字信号处理器(DSP))，处理器710耦合到计算机可读媒体(例如，存储器732)，所述计算机可读媒体存储计算机可读指令(例如，软件766)。系统700包括具有经由至少两个不同连接耦合到主装置的互连件的模块764。在一说明性实例中，具有经由至少两个不同连接耦合到主装置的互连件的模块764包括根据图6的实施例所产生的经由图1、图2或图5的至少两个不同连接耦合到主装置的互连件的实施例中的任一者，或其任何组合。处理器710可处于具有经由至少两个不同连接耦合到主装置的互连件的模块764中(未图示)，或可为如所示的单独的装置或电路。在一特定实施例中，如图7中所示，具有经由至少两个不同连接耦合到主装置的互连件的模块764对数字信号处理器(DSP)710来说为可存取的。在另一特定实施例中，具有经由至少两个不同连接耦合到主装置的互连件的模块764可包括存储器732。

相机接口768耦合到具有经由至少两个不同连接耦合到主装置的互连件的模块764，且也耦合到相机(例如，摄像机770)。显示器控制器726耦合到具有经由至少两个不同连接耦合到主装置的互连件的模块764，且耦合到显示装置728。编码器/解码器(CODEC)734也可耦合到具有经由至少两个不同连接耦合到主装置的互连件的模块764。扬声器736及麦克风738可耦合到CODEC 734。无线接口740可耦合到具有经由至少两个不同连接耦合到主装置的互连件的模块764，且耦合到无线天线742。

在一特定实施例中，具有经由至少两个不同连接耦合到主装置的互连件的模块764、处理器710、显示器控制器726、存储器732、CODEC 734、无线接口740及相机接口768包括于系统级封装或芯片上系统装置722中。在一特定实施例中，输入装置730及电源744耦合到芯片上系统装置722。此外，在一特定实施例中，如图7中所示，显示装置728、输入装置730、扬声器736、麦克风738、无线天线742、摄像机770及电源744在芯片上系统装置722外部。然而，显示装置728、输入装置730、扬声器736、麦克风738、无线天线742、摄像机770及电源744中的每一者可耦合到芯片上系统装置722的组件，例如接口或控制器。

前述所揭示装置及功能性(例如，图1、图2或图5的装置，图6的方法，或其任何组合)可经设计及配置为存储于计算机可读媒体上的计算机文件(例如，RTL、GDSII、GERBER等)。可将一些或所有这些文件提供到基于这些文件制造装置的制造处置程序。所得产品包括接着被切割为半导体裸片且封装到半导体芯片中的半导体晶片。半导体芯片接着用于电子装置中。图8描绘电子装置制造过程800的一特定说明性实施例。

在制造过程800中(例如，在研究计算机806处)接收物理装置信息802。物理装置信息802可包括表示半导体装置(例如，图1的分布式计算及通信系统100、图2的分布式计算及通信系统200或图5的分布式计算及通信系统500)的至少一个物理性质的设计信息。举例来说，物理装置信息802可包括物理参数、材料特性，及经由耦合到研究计算机806的用户接口804所键入的结构信息。研究计算机806包括耦合到例如存储器810的计算机可读媒体的处理器808(例如，一个或一个以上处理核心)。存储器810可存储可执行以使处理器808变换物理装置信息802以遵循文件格式且产生库文件812的计算机可读指令。

在一特定实施例中，库文件812包括至少一个数据文件，所述至少一个数据文件包括经变换的设计信息。举例来说，库文件812可包括经提供以供电子设计自动化(EDA)工具820使用的半导体装置(包括图1的分布式计算及通信系统100、图2的分布式计算及通信系统200或图5的分布式计算及通信系统500)的库。

库文件812可结合EDA工具820用于设计计算机814处，设计计算机814包括耦合到存储器818的处理器816(例如，一个或一个以上处理核心)。EDA工具820可在存储器818处存储为处理器可执行指令，以使设计计算机814的用户能够设计库文件812的电路，所述电路包括图1的分布式计算及通信系统100、图2的分布式计算及通信系统200或图5的分布式计算及通信系统500。举例来说，设计计算机814的用户可经由耦合到设计计算机814的用户接口824键入电路设计信息822。电路设计信息822可包括表示半导体装置(例如，图1的分布式计算及通信系统100、图2的分布式计算及通信系统200或图5的分布式计算及通信系统500)的至少一个物理性质的设计信息。为了说明，电路设计性质可包括特定电路的识别及与电路设计中的其它元件的关系、定位信息、形体尺寸信息、互连件信息，或表示半导体装置的物理性质的其它信息。

设计计算机814可经配置以变换设计信息(包括电路设计信息822)以遵循文件格式。为了说明，文件信息可包括表示平面几何形状的数据库二进制文件格式、文字卷标，及呈阶层格式(例如，图形数据系统(GDSII)文件格式)的关于电路布局的其它信息。设计计算机814可经配置以产生包括经变换的设计信息的数据文件，例如GDSII文件826，除了其它电路或信息外，GDSII文件826还包括描述图1的分布式计算及通信系统100、图2的分布式计算及通信系统200或图5的分布式计算及通信系统500的信息。为了说明，数据文件可包括对应于芯片上系统(SOC)的信息，所述芯片上系统(SOC)包括图1的分布式计算及通信系统100、图2的分布式计算及通信系统200或图5的分布式计算及通信系统500且还包括SOC内的额外电子电路及组件。

可在制造过程828处接收GDSII文件826，以根据GDSII文件826中的经变换的信息来制造图1的分布式计算及通信系统100、图2的分布式计算及通信系统200或图5的分布式计算及通信系统500。举例来说，装置制造过程可包括将GDSII文件826提供到掩模制造者830以产生一个或一个以上掩模，例如待用于光刻处理的掩模(说明为代表性掩模832)。掩模832可在制造过程期间用以产生一个或一个以上晶片834，晶片834可经测试且分成多个裸片(例如，代表性裸片836)。裸片836包括图1的分布式计算及通信系统100、图2的分布式计算及通信系统200或图5的分布式计算及通信系统500。

裸片836可提供到封装过程838，在所述过程处将裸片836并入到代表性封装840中。举例来说，封装840可包括多个裸片836，例如图1的多裸片装置100、图3的多裸片装置300、图4的多裸片装置400，或系统级封装(SiP)布置，或其任何组合。封装840可经配置以遵守一个或一个以上标准或规范，例如电子装置工程设计联合协会(JEDEC)标准。封装过程838可包括处理器，所述处理器耦合到存储可由计算机执行的指令的计算机可读有形媒体。所述处理器可集成到电子装置(例如，计算机或电子封装装置)中。存储于计算机可读有形媒体中的指令在封装过程838处的执行可使得封装840包括裸片836，例如图1的分布式计算及通信系统100、图2的分布式计算及通信系统200，或图5的分布式计算及通信系统500，或其任何组合。

关于封装840的信息可(例如)经由存储于计算机846处的组件库分布给各种产品设计者。计算机846可包括耦合到存储器850的处理器848，例如一个或一个以上处理核心。印刷电路板(PCB)工具可在存储器850处存储为处理器可执行指令，以处理经由用户接口844从计算机846的用户所接收的PCB设计信息842。PCB设计信息842可包括经封装的半导体装置在电路板上的物理定位信息，所述经封装的半导体装置对应于包括图1的分布式计算及通信系统100、图2的分布式计算及通信系统200或图5的分布式计算及通信系统500的封装840。

计算机846可经配置以变换PCB设计信息842以产生数据文件，例如GERBER文件852，GERBER文件852具有包括经封装的半导体装置在电路板上的物理定位信息以及例如迹线及通孔的电连接的布局的数据，在所述情况下，经封装的半导体装置对应于包括图1的分布式计算及通信系统100、图2的分布式计算及通信系统200或图5的分布式计算及通信系统500的封装840。在其它实施例中，由经变换的PCB设计信息所产生的数据文件可具有不同于GERBER格式的格式。

GERBER文件852可在板组装过程854时被接收，且用以产生根据存储于GERBER文件852内的设计信息所制造的PCB(例如，代表性PCB 856)。举例来说，GERBER文件852可上载到一个或一个以上机器以用于执行PCB生产过程的各种步骤。PCB 856可填入有包括封装840的电子组件以形成代表性印刷电路组合件(PCA)858。

PCA 858可在产品制造过程860时被接收，且集成到一个或一个以上电子装置(例如，第一代表性电子装置862及第二代表性电子装置864)中。作为一说明性非限制性实例，第一代表性电子装置862、第二代表性电子装置864或两者可选自机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机的群组。作为另一说明性非限制性实例，电子装置862及864中的一者或一者以上可为例如移动电话的远程单元、手持型个人通信系统(PCS)单元、例如个人数据助理的便携式数据单元、具备全球定位系统(GPS)功能的装置、导航装置、例如仪表读取设备的固定位置数据单元，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。尽管图8说明根据本发明的教示的远程单元，但本发明不限于这些示范性所说明单元。本发明的实施例可合适地用于包括有源集成电路(包括存储器及芯片上电路)的任何装置中。

因此，图1的分布式计算及通信系统100、图2的分布式计算及通信系统200或图5的分布式计算及通信系统500可被制造、处理且并入到电子装置中，如在说明性过程800中所描述。关于图1到6所揭示的实施例的一个或一个以上方面可包括于各种处理阶段处，例如在库文件812、GDSII文件826及GERBER文件852内，以及存储于研究计算机806的存储器810、设计计算机814的存储器818、计算机846的存储器850、在各种阶段处(例如，在板组装过程854处)所使用的一个或一个以上其它计算机或处理器(未图示)的存储器处，且也并入到一个或一个以上其它物理实施例(例如，掩模832、裸片836、封装840、PCA 858、例如原型电路或装置(未图示)的其它产品，或其任何组合)中。举例来说，GDSII文件826或制造过程828可包括存储可由计算机执行的指令的计算机可读有形媒体，所述指令包括可由计算机执行以起始图1的分布式计算及通信系统100、图2的分布式计算及通信系统200或图5的分布式计算及通信系统500的形成的指令。尽管描绘了从物理装置设计到最终产品的生产的各种代表性阶段，但在其它实施例中，可使用较少的阶段或可包括额外阶段。类似地，过程800可由单一实体或由执行过程800的各种阶段的一个或一个以上实体执行。

所属领域的技术人员将进一步了解，结合本文中所揭示的实施例所描述的各种说明性逻辑块、配置、模块、电路及方法步骤可实施为电子硬件、由处理单元所执行的计算机软件，或两者的组合。各种说明性组件、块、配置、模块、电路及步骤已在上文大体按其功能性得以描述。将此功能性实施为硬件还是可执行处理指令视特定应用及强加于整个系统的设计约束而定。所属领域的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但这些实施决策不应被解释为引起脱离本发明的范围。

结合本文中所揭示的实施例所描述的方法或算法的步骤可直接体现于硬件中、由处理器所执行的软件模块中，或两者的组合中。软件模块可驻留于随机存取存储器(RAM)、磁阻式随机存取存储器(MRAM)、自旋力矩转移磁阻式随机存取存储器(STT-MRAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸式磁盘、压缩光盘只读存储器(CD-ROM)，或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代例中，存储媒体可与处理器成一体式。处理器及存储媒体可驻留于专用集成电路(ASIC)中。ASIC可驻留于计算装置或用户终端中。在替代例中，处理器及存储媒体可作为离散组件驻留于计算装置或用户终端中。

提供所揭示的实施例的先前描述，以使所属领域的技术人员能够制作或使用所揭示的实施例。对于所属领域的技术人员来说，对这些实施例的各种修改将易于显而易见，且在不脱离本发明的范围的情况下，本文中所定义的原理可应用于其它实施例。因此，本发明既定不限于本文中所示的实施例，而应被赋予可能与如由所附权利要求书所界定的原理及新颖特征相一致的最广范围。

Claims (27)

1.一种系统，其包含：

第一互连件；

第二互连件，其耦合到所述第一互连件；

其中所述第一互连件经由单一连接耦合到第一主装置，且其中所述第一互连件经由至少两个不同连接耦合到第二主装置；且

其中所述第二互连件经由存储器控制器耦合到存储器。

2.根据权利要求1所述的系统，其中所述第二主装置具有比所述第一主装置高的通过量。

3.根据权利要求1所述的系统，其中所述第一主装置及所述第二主装置包含处理器。

4.根据权利要求1所述的系统，其中所述第二互连件经由比在所述第一互连件经由单一连接耦合到所述第二主装置的情况下至少少一个的链路耦合到所述第一互连件。

5.根据权利要求1所述的系统，其中所述第二互连件经由单一链路耦合到所述第一互连件。

6.根据权利要求1所述的系统，其中所述第二互连件耦合到多个存储器装置。

7.一种方法，其包含：

经由单一连接将第一互连件耦合到第一主装置；

经由至少两个不同连接将所述第一互连件耦合到第二主装置；

将第二互连件耦合到所述第一互连件；及

经由存储器控制器将所述第二互连件耦合到存储器。

8.根据权利要求7所述的方法，其中所述第二主装置具有比所述第一主装置高的通过量。

9.根据权利要求7所述的方法，其中所述第一主装置及所述第二主装置包含处理器。

10.根据权利要求7所述的方法，其中所述第二互连件经由比在所述第一互连件经由单一连接耦合到所述第二主装置的情况下至少少一个的链路耦合到所述第一互连件。

11.根据权利要求7所述的方法，其中所述第二互连件经由单一链路耦合到所述第一互连件。

12.根据权利要求7所述的方法，其中所述第二互连件耦合到多个存储器装置。

13.根据权利要求7所述的方法，其中由集成到电子装置中的处理器起始以下各者：经由所述单一连接将所述第一互连件耦合到所述第一主装置、经由所述至少两个不同连接将所述第一互连件耦合到所述第二主装置、将所述第二互连件耦合到所述第一互连件，及经由所述存储器控制器将所述第二互连件耦合到所述存储器。

14.一种方法，其包含：

用于经由单一连接将第一互连件耦合到第一主装置的第一步骤；

用于经由至少两个不同连接将所述第一互连件耦合到第二主装置的第二步骤；

用于将第二互连件耦合到所述第一互连件的第三步骤；及

用于经由存储器控制器将所述第二互连件耦合到存储器的第四步骤。

15.一种方法，其包含：

接收表示半导体装置的至少一个物理性质的设计信息，所述半导体装置包含：

第一互连件，其耦合到第二互连件，所述第二互连件具有到存储器控制器的接口，

其中所述第一互连件经由单一连接耦合到第一主装置，且其中所述第一互连件经由至少两个不同连接耦合到第二主装置；

变换所述设计信息以遵循文件格式；及

产生包含所述经变换的设计信息的数据文件。

16.根据权利要求15所述的方法，其中所述数据文件包含GDSII格式。

17.一种方法，其包含：

接收数据文件，所述数据文件包含对应于半导体装置的设计信息；及

根据所述设计信息制造所述半导体装置，其中所述半导体装置包含：

第一互连件，其耦合到第二互连件，所述第二互连件具有到存储器控制器的接口，

其中所述第一互连件经由单一连接耦合到第一主装置，且其中所述第一互连件经由至少两个不同连接耦合到第二主装置。

18.根据权利要求17所述的方法，其中所述数据文件具有GDSII格式。

19.一种方法，其包含：

接收包含经封装的半导体装置在电路板上的物理定位信息的设计信息，所述经封装的半导体装置包含半导体结构，所述半导体结构包含：

第一互连件，其耦合到第二互连件，所述第二互连件具有到存储器控制器的接口，

其中所述第一互连件经由单一连接耦合到第一主装置，且其中所述第一互连件经由至少两个不同连接耦合到第二主装置；及

变换所述设计信息以产生数据文件。

20.根据权利要求19所述的方法，其中所述数据文件具有GERBER格式。

21.一种方法，其包含：

接收包含设计信息的数据文件，所述设计信息包含经封装的半导体装置在电路板上的物理定位信息；及

根据所述设计信息制造经配置以接纳所述经封装的半导体装置的所述电路板，其中所述经封装的半导体装置包含半导体结构，所述半导体结构包含：

第一互连件，其耦合到第二互连件，所述第二互连件具有到存储器控制器的接口，

其中所述第一互连件经由单一连接耦合到第一主装置，且其中所述第一互连件经由至少两个不同连接耦合到第二主装置。

22.根据权利要求21所述的方法，其中所述数据文件具有GERBER格式。

23.根据权利要求21所述的方法，其进一步包含将所述电路板集成到选自由下列各者组成的群组的装置中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机。

24.一种系统，其包含：

用于互连的第一装置；及

耦合到所述用于互连的第一装置的用于互连的第二装置；

其中所述用于互连的第一装置经由单一连接耦合到第一主装置，且其中所述用于互连的第一装置经由至少两个不同连接耦合到第二主装置；且

其中所述用于互连的第二装置经由存储器控制器耦合到存储器。

25.根据权利要求24所述的系统，其中所述用于互连的第二装置经由比在所述用于互连的第一装置经由单一连接耦合到所述第二主装置的情况下少一个的链路耦合到所述用于互连的第一装置。

26.根据权利要求24所述的系统，其中所述用于互连的第二装置经由单一链路耦合到所述用于互连的第一装置。

27.根据权利要求24所述的系统，其中所述用于互连的第二装置耦合到多个存储器装置。

Images