CN102759974A - 计算机主板 - Google Patents
计算机主板 Download PDFInfo
- Publication number
- CN102759974A CN102759974A CN2011101052777A CN201110105277A CN102759974A CN 102759974 A CN102759974 A CN 102759974A CN 2011101052777 A CN2011101052777 A CN 2011101052777A CN 201110105277 A CN201110105277 A CN 201110105277A CN 102759974 A CN102759974 A CN 102759974A
- Authority
- CN
- China
- Prior art keywords
- negative pole
- weld
- row
- layer ceramic
- type multi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本发明提供一种计算机主板,其包括一个芯片座、一个电源层、一个接地层及多个片式多层陶瓷电容(MLCC)。该电源层包括一个供电流流入该芯片座的电流路径区。该多个MLCC呈阵列分布设置在该芯片座上,每个MLCC包括一个正极及一个负极。每个正极通过至少一个电源过孔连接至该电流路径区。每个负极通过至少一个接地过孔连接至该接地层。每列沿着电流流入方向设置的MLCC对应的电源过孔沿着电流流入方向设置成一列,对应的接地过孔也沿着电流流入方向设置成一列。如此,对于每列MLCC,电流可沿着对应一列电源过孔与接地过孔之间形成的通道流向电流下游的电源过孔,为该列MLCC中位于电流下游的MLCC充电从而改善芯片快速暂态响应的表现。
Description
技术领域
本发明涉及一种计算机主板,特别涉及一种具有片式多层陶瓷电容(multi-layer ceramic capacitor, MLCC)阵列的计算机主板。
背景技术
计算机主板的中央处理器(central processing unit, CPU)插座(socket)通常设置有MLCC阵列,用于在CPU正常工作时充电而在CPU快速暂态响应(transit response)时快速放电,提供CPU快速暂态响应所需的短暂高电压。MLCC阵列设置在CPU插座的电流路径上,每个MLCC的正极及负极分别通过过孔(via hole)与计算机主板的电源层与接地层连接。计算机主板的电源层被过孔破坏,因此,若MLCC阵列摆放不合理,位于CPU插座的电流流入方向前面(电流上游)的MLCC的过孔将阻碍电流流向后面(电流下游)的MLCC的过孔,就好似处于水流中的石块阻碍水流流向下游一样,导致后面的MLCC充电受到影响,从而影响整个MLCC阵列供给CPU快速暂态响应所需短暂高电压的效率,CPU的快速暂态响应表现差。
发明内容
有鉴于此,有必要提供一种可改善芯片快速暂态响应表现的计算机主板。
一种计算机主板,其包括一个芯片座、一个电源层、一个接地层及多个MLCC。该电源层包括一个供电流流入该芯片座的电流路径区。该多个MLCC呈阵列分布设置在该芯片座上,每个MLCC包括一个正极及一个负极。每个正极通过至少一个电源过孔连接至该电流路径区。每个负极通过至少一个接地过孔连接至该接地层。每列沿着电流流入方向设置的MLCC对应的电源过孔沿着电流流入方向设置成一列,对应的接地过孔也沿着电流流入方向设置成一列。
如此,对于每列MLCC,电流可沿着对应一列电源过孔与对应一列接地过孔之间形成的通道顺畅地流向电流下游的电源过孔,为该列MLCC中位于电流下游的MLCC充电。整列MLCC,无论位于电流的上下游,都可以有效地充电从而有效地为该芯片座上的芯片提供快速暂态响应所需的短暂高电压,从而改善芯片快速暂态响应的表现。
附图说明
图1为本发明较佳实施方式的计算机主板的局部俯视图。
图2为图1的计算机主板沿II-II方向的局部剖面图。
主要元件符号说明
计算机主板 | 10 |
芯片座 | 100 |
焊垫对 | 102 |
正极焊垫 | 104 |
负极焊垫 | 106 |
电源层 | 200 |
电流路径区 | 202 |
接地层 | 300 |
MLCC | 400 |
正极 | 402 |
负极 | 404 |
电源过孔 | 500 |
接地过孔 | 600 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1及图2,本发明较佳实施方式的计算机主板10包括一个芯片座100、一个电源层200、一个接地层300及多个MLCC 400。该电源层200包括一个供电流流入该芯片座100的电流路径区202。该多个MLCC 400呈阵列分布设置在该芯片座100上,每个MLCC 400包括一个正极402及一个负极404。每个正极402通过至少一个电源过孔500连接至该电流路径区202。每个负极404通过至少一个接地过孔600连接至该接地层300。每列沿电流流入方向(在图1中以虚线箭头表示)设置的MLCC 400对应的电源过孔500沿着电流流入方向设置成一列,对应的接地过孔600也沿着电流流入方向设置成一列。
如此,对于每列MLCC 400,电流可沿着对应一列电源过孔500及与对应一列接地过孔600之间的通道顺畅地流向电流下游的电源过孔500,为该列MLCC 400中位于电流下游的MLCC 400充电。整列MLCC 400,无论位于电流上下游,都可以有效地充电从而有效地为该芯片座100上的芯片(图未示)提供快速暂态响应所需的短暂高电压,从而改善芯片快速暂态响应的表现。
具体地,该芯片座100可以是用于容设中央处理器(central processing unit, CPU)的CPU插座,设置有多个焊垫对102。每个焊垫对102用于焊接对应一个MLCC 400,包括一个用于焊接对应一个正极402的正极焊垫104及一个用于焊接对应一个负极404的负极焊垫106。每个正极402对应的至少一个电源过孔500连接对应一个正极焊垫104至该电源层200。每个负极404对应的至少一个接地过孔600连接对应一个负极焊垫106至该接地层300。如此,每个MLCC 400焊接到对应一个焊垫对102后,其正极402及负极404分别通过对应的至少一个电源过孔500及至少一个接地过孔600连接到该电源层200及该接地层300。每列MLCC 400对应的多个正极焊垫104相连设置,对应的多个负极焊垫106也相连设置。如此,可改善电流流向位于电流下游的电源过孔500的路径。
该电源层200设置在该芯片座100与该接地层300之间,该接地过孔600贯穿该电源层200。相邻两列MLCC 400的负极404共用一列接地过孔600连接到该接地层300。具体地,相邻两列MLCC 400对应的两列负极焊垫106可以相邻且相连设置,共用一列接地过孔600。如此,可以减少对该电源层200的破坏,改善电流流向位于电流下游的电源过孔500的路径。
可以理解,该芯片座100、该电源层200与该接地层300之间均设置有绝缘层700,因此,该芯片座100上的正极焊垫104及该负极焊垫106才需通过该电源过孔500及该接地过孔600分别与该电源层200及该接地层300连接。实际应用中,该计算机主板10还可以包括有信号层或更多的电源层(图未示)。
本实施方式中,该多个MLCC 400排列成三列,每个正极402通过两个电源过孔500与该电源层200连接,每个负极404通过两个接地过孔600与该接地层300连接,右边的两列MLCC 400的负极404共用一列接地过孔600。当然,该多个MLCC 400的数目、排列及与该电源层200及该接地层的联结方式并不限于本实施方式,可以视具体要求而定。
总之,本技术领域的普通技术人员应当认识到,以上的实施方式仅是用来说明本发明,而并非用作为对本发明的限定,只要在本发明的实质精神范围之内,对以上实施例所作的适当改变和变化都落在本发明要求保护的范围之内。
Claims (4)
1.一种计算机主板,其特征在于包括一个芯片座、一个电源层、一个接地层及多个片式多层陶瓷电容;该电源层包括一个供电流流入该芯片座的电流路径区;该多个片式多层陶瓷电容呈阵列分布设置在该芯片座上,每个片式多层陶瓷电容包括一个正极及一个负极;每个正极通过至少一个电源过孔连接至该电流路径区;每个负极通过至少一个接地过孔连接至该接地层;每列沿着电流流入方向设置的片式多层陶瓷电容对应的电源过孔沿着电流流入方向设置成一列,对应的接地过孔也沿着电流流入方向设置成一列。
2.如权利要求1所述的计算机主板,其特征在于,该芯片座设置有多个焊垫对;每个焊垫对用于焊接对应一个片式多层陶瓷电容,包括一个用于焊接对应一个正极的正极焊垫及一个用于焊接对应一个负极的负极焊垫;每个正极对应的至少一个电源过孔连接对应一个正极焊垫至该电流路径区;每个负极对应的至少一个接地过孔连接对应一个负极焊垫至该接地层;每列片式多层陶瓷电容对应的多个正极焊垫相连设置,对应的多个负极焊垫也相连设置。
3.如权利要求1所述的计算机主板,其特征在于,该电源层设置在该芯片座与该接地层之间,该接地过孔贯穿该电源层;相邻两列片式多层陶瓷电容的负极共用一列接地过孔连接到该接地层。
4.如权利要求3所述的计算机主板,其特征在于,该芯片座设置有多个焊垫对;每个焊垫对用于焊接对应一个片式多层陶瓷电容,包括一个用于焊接对应一个正极的正极焊垫及一个用于焊接对应一个负极的负极焊垫;相邻两列片式多层陶瓷电容对应的两列负极焊垫相邻且相连设置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101052777A CN102759974A (zh) | 2011-04-26 | 2011-04-26 | 计算机主板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101052777A CN102759974A (zh) | 2011-04-26 | 2011-04-26 | 计算机主板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102759974A true CN102759974A (zh) | 2012-10-31 |
Family
ID=47054448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011101052777A Pending CN102759974A (zh) | 2011-04-26 | 2011-04-26 | 计算机主板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102759974A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115500008A (zh) * | 2022-08-30 | 2022-12-20 | 超聚变数字技术有限公司 | 计算节点及计算设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020195700A1 (en) * | 2002-02-01 | 2002-12-26 | Intel Corporation | Electronic assembly with vertically connected capacitors and manufacturing method |
US20060225916A1 (en) * | 2004-09-14 | 2006-10-12 | Jerimy Nelson | Routing vias in a substrate from bypass capacitor pads |
US20100290173A1 (en) * | 2009-05-12 | 2010-11-18 | Jung Rag Yoon | Multi layer ceramic capacitor and DC-Link capacitor module using the same |
-
2011
- 2011-04-26 CN CN2011101052777A patent/CN102759974A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020195700A1 (en) * | 2002-02-01 | 2002-12-26 | Intel Corporation | Electronic assembly with vertically connected capacitors and manufacturing method |
US20060225916A1 (en) * | 2004-09-14 | 2006-10-12 | Jerimy Nelson | Routing vias in a substrate from bypass capacitor pads |
US20100290173A1 (en) * | 2009-05-12 | 2010-11-18 | Jung Rag Yoon | Multi layer ceramic capacitor and DC-Link capacitor module using the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115500008A (zh) * | 2022-08-30 | 2022-12-20 | 超聚变数字技术有限公司 | 计算节点及计算设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20100133904A (ko) | 태양 전지 모듈 및 이것을 탑재한 전자 부품, 전기 부품, 전자 기기 | |
US8575494B2 (en) | Printed circuit board with multi-layer ceramic capacitor array | |
US8164918B2 (en) | Steering fabric that facilitates reducing power use for proximity communication | |
CN203504879U (zh) | 防静电、浪涌的pcb结构 | |
CN202009540U (zh) | 一种带尖端放电的印刷电路板 | |
CN101567557A (zh) | 一种电源钳制静电保护电路 | |
CN102759974A (zh) | 计算机主板 | |
CN201174083Y (zh) | 具有静电保护的计算机端口以及计算机 | |
CN102539937A (zh) | 用于具有非金属外壳的无接地设备的静电检测平台 | |
CN209375131U (zh) | 一种静电防护结构 | |
CN103607838B (zh) | 一种印刷电路板 | |
CN103515945A (zh) | Esd补强电路 | |
CN1993015A (zh) | 印刷电路板布线架构 | |
CN105517345A (zh) | 倍压整流电路线路实体组系 | |
CN106373959A (zh) | 静电放电防护电路及具有静电放电防护机制的芯片 | |
KR20230164453A (ko) | 정전 방전 회로를 갖는 반도체 장치 및 그것의 패드 배치 방법 | |
CN102053216B (zh) | 静电放电测试方法 | |
KR102584923B1 (ko) | 집적 회로 정전기 방전 버스 구조체 및 제조 방법 | |
CN203645908U (zh) | 一种印刷电路板 | |
JP2015032585A (ja) | 充放電システム | |
KR20080113882A (ko) | 이상전류 차단수단이 구비된 메모리모듈 테스트 소켓 | |
CN105280632A (zh) | 一种静电防护电路及显示装置 | |
CN109481841A (zh) | 一种提高静电释放性能的方法 | |
CN113540044B (zh) | 一种新型可替换的tvs的单层金属版图结构 | |
CN111950222B (zh) | 使用模拟软件产生电路布局的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121031 |