CN102750916A - 可完全点反转的薄膜晶体管阵列及其液晶显示面板 - Google Patents

Abstract

本发明涉及一种可完全点反转地显示的薄膜晶体管阵列及其液晶显示面板。薄膜晶体管阵列包括：多条数据线；多个点单元对，各点单元对包含第一点单元与第二点单元，各点单元对耦接于该些数据线之一；以及多个栅极线对，各栅极线对包括一第一栅极线与一第二栅极线，而各点单元对耦接于该些栅极线对的一预定栅极线对的该第一栅极线与该第二栅极线，且该些点单元对中两水平相邻的点单元对的电路布局呈镜像对称。

Description

可完全点反转的薄膜晶体管阵列及其液晶显示面板

技术领域

本发明是有关于一种薄膜晶体管阵列及其液晶显示面板，且特别是有关于一种可完全点反转的双栅极(dual gate)架构的薄膜晶体管阵列及其液晶显示面板。

背景技术

请参照图1，其所绘示了已知液晶显示面板(LCD panel)示意图。液晶显示面板包括薄膜晶体管阵列(TFT array)100、一栅驱动器(gate driver)120、一源驱动器(source driver)110、与一时序控制器(timing controller)130，而栅驱动器120与源驱动器110可控制薄膜晶体管阵列100中的多个点单元(dot unit)。点单元可为红色点单元(R)、绿色点单元(G)、或者蓝色点单元(B)，而结合一个红色点单元(R)、一个绿色点单元(G)、以及一个蓝色点单元(B)即为一个像素(pixel)。时序控制器130产生第一组时序控制信号T1至栅驱动器120并产生第二组时序控制信号T2至源驱动器110。也就是说，栅驱动器120与源驱动器110所产生的栅驱动信号(gate driving signal)以及亮度信号的时序皆受控于时序控制器130。

以解析度为1280×768的薄膜晶体管阵列100为例，薄膜晶体管阵列100上共有1280×768个像素。亦即，薄膜晶体管阵列100上每一列有1280个像素，因此，源驱动器110共有3840(1280×3)条数据线(data line)分别提供亮度信号至3840个点单元。

再者，源驱动器120共有768条栅极线(gate line)，可依序产生栅驱动信号用以宣告(assert)相对应列上的3840个点单元。也就是说，为了于薄膜晶体管阵列100上呈现一个帧(frame)，共需要有768个周期，每个周期会有一条栅极线被宣告(assert)，且该列上有3840个点单元可接收3840条数据线上的亮度数据。因此，于768个周期后，所有点单元皆可收到相对应的亮度信号，并且呈现帧。

为了延长液晶显示面板的寿命以及降低液晶显示面板的残影，长久以来希望能利用点反转(dot-inversion)方式来显示影像于薄膜晶体管阵列。

请参照图2，其绘示了已习知薄膜晶体管阵列显示帧时的控制方法。每个点单元皆包括一开关元件(switch device)以及一透明电极(transparent electrode)。开关元件的控制端连接并受控于栅极线；而当开关元件闭路时(close)，可使得透明电极连接至数据线；反之，当开关元件开路时(open)，可使得透明电极不连接至数据线。透明电极可为铟锡氧化物(indium tin oxide，简称ITO)电极；开关元件即为薄膜晶体管，其栅极连接至栅极线，而薄膜晶体管另二端分别连接至数据线以及铟锡氧化物电极。

如图2所示，第(n-1)条栅极线(Gn-1)连接至第(n-1，m-1)点单元、第(n-1，m)点单元、第(n-1，m+1)点单元的控制端。第(n-1，m-1)点单元中的薄膜晶体管M(n-1，m-1)连接于第(m-1)数据线(Dm-1)与铟锡氧化物电极I(n-1，m-1)之间；第(n-1，m)点单元中的薄膜晶体管M(n-1，m)连接于第(m)数据线(Dm)与铟锡氧化物电极I(n-1，m)之间；第(n-1，m+1)点单元中的薄膜晶体管M(n-1，m+1)连接于第(m+1)数据线(Dm+1)与铟锡氧化物电极I(n-1，m+1)之间。

再者，第(n)条栅极线(Gn)可连接至第(n，m-1)点单元、第(n，m)点单元、第(n，m+1)点单元的控制端。第(n，m-1)点单元中的薄膜晶体管M(n，m-1)连接于第(m-1)数据线(Dm-1)与铟锡氧化物电极I(n，m-1)之间；第(n，m)点单元中的薄膜晶体管M(n，m)连接于第(m)数据线(Dm)与铟锡氧化物电极I(n，m)之间；第(n，m+1)点单元中的薄膜晶体管M(n，m+1)连接于第(m+1)数据线(Dm+1)与铟锡氧化物电极I(n，m+1)之间。

再者，第(n+1)条栅极线(Gn+1)可连接至第(n+1，m-1)点单元、第(n+1，m)点单元、第(n+1，m+1)点单元的控制端。第(n+1，m-1)点单元中的薄膜晶体管M(n+1，m-1)连接于第(m-1)数据线(Dm-1)与铟锡氧化物电极I(n+1，m-1)之间；第(n+1，m)点单元中的薄膜晶体管M(n+1，m)连接于第(m)数据线(Dm)与铟锡氧化物电极I(n+1，m)之间；第(n-1，m+1)点单元中的薄膜晶体管M(n+1，m+1)连接于第(m+1)数据线(Dm+1)与铟锡氧化物电极I(n+1，m+1)之间。

如第二图可知，于显示帧的第(n-1)个周期(Tn-1)时，第(n-1)条栅极线(Gn-1)宣告，此时第(m-1)条数据线(Dm-1)提供+a1的亮度数据并传递至铟锡氧化物电极I(n-1，m-1)，第(m)条数据线(Dm)提供-a2的亮度数据并传递至铟锡氧化物电极I(n-1，m)，第(m+1)条数据线(Dm+1)提供+a3的亮度数据并传递至铟锡氧化物电极I(n-1，m+1)。

同理，于显示帧的第(n)个周期(Tn)时，第(n)条栅极线(Gn)宣告，此时第(m-1)条数据线(Dm-1)提供-b1的亮度数据并传递至铟锡氧化物电极I(n，m-1)，第(m)条数据线(Dm)提供+b2的亮度数据并传递至铟锡氧化物电极I(n，m)，第(m+1)条数据线(Dm+1)提供-b3的亮度数据并传递至铟锡氧化物电极I(n，m+1)。

同理，于显示帧的第(n+1)个周期(Tn+1)时，第(n+1)条栅极线(Gn+1)宣告，此时第(m-1)条数据线(Dm-1)提供+c1的亮度数据并传递至铟锡氧化物电极I(n+1，m-1)，第(m)条数据线(Dm)提供-c2的亮度数据并传递至薄铟锡氧化物电极I(n+1，m)，第(m+1)条数据线(Dm+1)提供+c3的亮度数据并传递至铟锡氧化物电极I(n+1，m+1)。

为了要达成薄膜晶体管阵列的点反转(dot-inversion)，源驱动器上相邻数据线输出的亮度信号必须为相反极性，且单一数据线上亮度信号的极性需适当地变化。如此可使得薄膜晶体管阵列100显示帧时，第(n，m)个点单元的极性(“+”)相异于相邻的点单元的极性(“-”)，此即所谓薄膜晶体管阵列的点反转(dot-inversion)。

请参照图3，其绘示了已知虚拟点反转的薄膜晶体管阵列信号示意图。于第n-1周期(Tn-1)时，第一条数据线至最后一条数据线(Data)上的极性依序为{(+)，(-)，(+)，(-)，…..，(+)，(-)}。再者，于第n周期时(Tn)，第一条数据线至最后一条数据线(Data)上的极性依序为{(-)，(+)，(-)，(+)，…..，(-)，(+)}。于第n+1周期(Tn+1)时，第一条数据线至最后一条数据线上的极性依序为{(+)，(-)，(+)，(-)，…..，(+)，(-)}。而后续的周期则依此类推。

由于液晶显示器面板的尺寸越来越大，源驱动器上数据线的数目也会增多。因此，为了能够降低源驱动器的数据线数目，一种双栅极(dual gate)架构的薄膜晶体管阵列被提出。以相同1280×768解析度的薄膜晶体管阵列为例，双栅极架构的薄膜晶体管阵列相较于第一图薄膜晶体管阵列，源驱动器的数据线减半为1920条，而栅驱动器的栅极线加倍为1536条。

然而，已知的驱动方式使用于双栅极架构的薄膜晶体管阵列将无法达成完全点反转(dor-inversion)，亦即，任意的点单元与其相邻的点单元之间的极性并非完全相反。

发明内容

本发明的目的在于提出一种薄膜晶体管阵列及其控制方法，在相同的栅驱动信号以及源驱动信号下，达成双栅极(dual gate)架构的薄膜晶体管阵列可以点反转(dot-inversion)方式来显示影像。

本发明提出一种可完全点反转地显示的薄膜晶体管阵列，包括：多条数据线；多个点单元对，各点单元对包含一第一点单元与一第二点单元，各点单元对耦接于该些数据线之一；以及多个栅极线对，各栅极线对包括第一栅极线与第二栅极线，而各点单元对耦接于该些栅极线对的一预定栅极线对的该第一栅极线与该第二栅极线，且该些点单元对中两水平相邻的点单元对的电路布局呈镜像对称。

本发明亦提出一种可完全点反转地显示的薄膜晶体管阵列，包括：第m条数据线；第m+1条数据线；第n栅极线对，该第n栅极线对包括一第一栅极线与一第二栅极线；第2m-1点单元，具有一控制端连接至该第一栅极线，以及一数据接收端连接至该第m条数据线；第2m点单元，具有一控制端连接至该第二栅极线，以及一数据接收端连接至该第m条数据线；第2m+1点单元，具有一控制端连接至该第二栅极线，以及一数据接收端连接至该第m+1条数据线；以及第2m+2点单元，具有一控制端连接至该第一栅极线，以及一数据接收端连接至该第m+1条数据线；而第2m-1点单元、第2m点单元、该第2m+1点单元、第2m+2点单元位在第n列上且依序排列。

本发明亦提出一种液晶显示面板，包括：一时序控制器，产生一第一组时序信号与一第二组时序信号；一栅驱动器，接收该第一组时序信号据以产生多个栅驱动信号；一源驱动器，接收该第二组时序信号并据以产生多个亮度信号；以及一薄膜晶体管阵列，包括：多条数据线，连接至该源驱动器以接收该些亮度信号；多个点单元对，各点单元对包含一第一点单元与一第二点单元，各点单元对耦接于该些数据线之一；以及多个栅极线对连接至该栅驱动器以接收该些栅驱动信号，各栅极线对包括第一栅极线与第二栅极线，而各点单元对耦接于该些栅极线对的一预定栅极线对的第一栅极线与该第二栅极线，且该些点单元对中两水平相邻的点单元对的电路布局呈镜像对称。

为能更进一步了解本发明特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明，并非用来对本发明加以限制。

附图说明

图1绘示了液晶显示面板示意图。

图2绘示了薄膜晶体管阵列显示帧时的控制方法。

图3绘示了为具有点反转的薄膜晶体管阵列信号示意图。

图4绘示了双栅极架构的薄膜晶体管阵列。

图5绘示了双栅极架构的薄膜晶体管阵列信号示意图。

图6绘示了本发明双栅极架构的薄膜晶体管阵列。

图7绘示了本发明双栅极架构的薄膜晶体管阵列信号示意图。

图8绘示了本发明液晶显示面板示意图。

主要元件符号说明

100薄膜晶体管阵列    110源驱动器

120栅驱动器          130时序控制器

300薄膜晶体管阵列    400薄膜晶体管阵列

410源驱动器          420栅驱动器

430时序控制器

具体实施方式

请参照图4，其所绘示为双栅极(dual gate)架构的薄膜晶体管阵列。薄膜晶体管阵列300中有第(n-1)栅极线对(Gn-1)、第(n)栅极线对(Gn)、第(n+1)栅极线对(Gn+1)、第(m)条数据线、第(m+1)条数据线。第(n-1)栅极线对(Gn-1)可控制第(n-1)列的第(n-1，2m-1)点单元、第(n-1，2m)点单元、第(n-1，2m+1)点单元、第(n-1，2m+2)点单元，且第(n-1，2m-1)点单元与第(n-1，2m)点单元连接至第(m)条数据线，第(n-1，2m+1)点单元与第(n-1，2m+2)点单元连接至第(m+1)条数据线。第(n)栅极线对(Gn)可控制第(n)列的第(n，2m-1)点单元、第(n，2m)点单元、第(n，2m+1)点单元、第(n，2m+2)点单元，且第(n，2m-1)点单元与第(n，2m)点单元连接至第(m)条数据线，第(n，2m+1)点单元与第(n，2m+2)点单元连接至第(m+1)条数据线。第(n+1)栅极线对(Gn+1)可控制第(n+1)列的第(n+1，2m-1)点单元、第(n+1，2m)点单元、第(n+1，2m+1)点单元、第(n+1，2m+2)点单元，且第(n+1，2m-1)点单元与第(n+1，2m)点单元连接至第(m)条数据线，第(n+1，2m+1)点单元与第(n+1，2m+2)点单元连接至第(m+1)条数据线。

由图4可知，每一列中的奇数点单元，受控于栅极线对中的第一栅极线，偶数点单元，受控于栅极线对中的第二栅极线。亦即，第(n-1)列中，第(n-1)栅极线对(Gn-1)中的第一栅极线(Gn-1_1)可控制第(n-1，2m-1)点单元、第(n-1，2m+1)点单元，第(n-1)栅极线对(Gn-1)中的第二栅极线(Gn-1_2)可控制第(n-1，2m)点单元、第(n-1，2m+2)点单元。第(n)列中，第(n)栅极线对(Gn)中的第一栅极线(Gn_1)可控制第(n，2m-1)点单元、第(n，2m+1)点单元，第(n)栅极线对(Gn)中的第二栅极线(Gn_2)可控制第(n，2m)点单元、第(n，2m+2)点单元。第(n+1)列中，第(n+1)栅极线对(Gn+1)中的第一栅极线(Gn+1_1)可控制第(n+1，2m-1)点单元、第(n+1，2m+1)点单元，第(n+1)栅极线对(Gn+1)中的第二栅极线(Gn+1_2)可控制第(n+1，2m)点单元、第(n+1，2m+2)点单元。

由图4可知，第(n-1)个周期(Tn-1)可再区分为前后二个子周期，可依序宣告第(n-1)栅极线对(Gn-1)中的第一栅极线(Gn-1_1)与第二栅极线(Gn-1_2)。第(n)个周期(Tn)可再区分为前后二个子周期，可依序宣告第(n)栅极线对(Gn)中的第一栅极线(Gn_1)与第二栅极线(Gn_2)。第(n+1)个周期(Tn+1)可再区分为前后二个子周期，可依序宣告第(n+1)栅极线对(Gn+1)中的第一栅极线(Gn+1_1)与第二栅极线(Gn+1_2)。

由图4可知，源驱动器上相邻的数据线输出不同极性的亮度信号，于第(m)数据线上第(n-1)周期(Tn-1)的前子周期提供-a1的亮度信号，第(n-1)周期(Tn-1)的后子周期提供+b1的亮度信号，第(n)周期(Tn)的前子周期提供+c1的亮度信号，第(n)周期(Tn)的后子周期提供-d1的亮度信号，第(n+1)周期(Tn+1)的前子周期提供-e1的亮度信号，第(n+1)周期(Tn)的后子周期提供+f1的亮度信号。再者，于第(m+1)数据线上第(n-1)周期(Tn-1)的前子周期提供+a2的亮度信号，第(n-1)周期(Tn-1)的后子周期提供-b2的亮度信号，第(n)周期(Tn)的前子周期提供-c2的亮度信号，第(n)周期(Tn)的后子周期提供+d2的亮度信号，第(n+1)周期(Tn+1)的前子周期提供+e2的亮度信号，第(n+1)周期(Tn)的后子周期提供-f2的亮度信号。

请参照图5，其所绘示为双栅极架构的薄膜晶体管阵列信号示意图。于第n-1周期(Tn-1)的前子周期时，第一条数据线至最后一条数据线(Data)上的极性依序为{(-)，(+)，(-)，(+)，…..，(-)，(+)}，亦即代表第(n-1)栅极线对上的奇数点单元依序接收到亮度数据的极性。于第n-1周期(Tn-1)的后子周期时，第一条数据线至最后一条数据线(Data)上的极性依序为{(+)，(-)，(+)，(-)，…..，(+)，(-)}，亦即代表第(n-1)栅极线对上的偶数点单元依序接收到亮度数据的极性。于第n周期(Tn)的前子周期时，第一条数据线至最后一条数据线(Data)上的极性依序为{(+)，(-)，(+)，(-)，…..，(+)，(-)}，亦即代表第(n)栅极线对上的奇数点单元依序接收到亮度数据的极性。于第n周期(Tn)的后子周期时，第一条数据线至最后一条数据线(Data)上的极性依序为{(-)，(+)，(-)，(+)，…..，(-)，(+)}，亦即代表第(n)栅极线对上的偶数点单元依序接收到亮度数据的极性。于第n+1周期(Tn+1)的前子周期时，第一条数据线至最后一条数据线(Data)上的极性依序为{(-)，(+)，(-)，(+)，…..，(-)，(+)}，亦即代表第(n+1)栅极线对上的奇数点单元依序接收到亮度数据的极性。于第n+1周期(Tn+1)的后子周期时，第一条数据线至最后一条数据线(Data)上的极性依序为{(+)，(-)，(+)，(-)，…..，(+)，(-)}，亦即代表第(n+1)栅极线对上的偶数点单元依序接收到亮度数据的极性。而后续的周期则依此类推。

此驱动方式使用于双栅极架构的薄膜晶体管阵列无法达成完全点反转，亦即，任意的点单元与其相邻的点单元之间的极性并非完全相反。以第(n，2m)点单元为例，其相邻的四个点单元，第(n，2m-1)点单元、第(n，2m+1)点单元、第(n-1，2m)点单元、与第(n+1，2m)点单元中，第(n，2m+1)点单元的极性与第(n，2m)点单元相同。

请参照图6，其所绘示为本发明双栅极(dual gate)架构的薄膜晶体管阵列。薄膜晶体管阵列400中有第(n-1)栅极线对(Gn-1)、第(n)栅极线对(Gn)、第(n+1)栅极线对(Gn+1)、第(m)条数据线、第(m+1)条数据线。第(n-1)栅极线对(Gn-1)可控制第(n-1)列的第(n-1，2m-1)点单元、第(n-1，2m)点单元、第(n-1，2m+1)点单元、第(n-1，2m+2)点单元，且第(n-1，2m-1)点单元与第(n-1，2m)点单元的数据端连接至第(m)条数据线，第(n-1，2m+1)点单元与第(n-1，2m+2)点单元的数据端连接至第(m+1)条数据线。第(n)栅极线对(Gn)可控制第(n)列的第(n，2m-1)点单元、第(n，2m)点单元、第(n，2m+1)点单元、第(n，2m+2)点单元，且第(n，2m-1)点单元与第(n，2m)点单元的数据端连接至第(m)条数据线，第(n，2m+1)点单元与第(n，2m+2)点单元的数据端连接至第(m+1)条数据线。第(n+1)栅极线对(Gn+1)可控制第(n+1)列的第(n+1，2m-1)点单元、第(n+1，2m)点单元、第(n+1，2m+1)点单元、第(n+1，2m+2)点单元，且第(n+1，2m-1)点单元与第(n+1，2m)点单元连接至第(m)条数据线，第(n+1，2m+1)点单元与第(n+1，2m+2)点单元连接至第(m+1)条数据线。

由图6可知，每一列中的第2m-1点单元以及第2m+2点单元，受控于栅极线对中的第一栅极线，第2m点单元以及第2m+1点单元，受控于栅极线对中的第二栅极线。亦即，第(n-1)列中，第(n-1)栅极线对(Gn-1)中的第一栅极线(Gn-1_1)可控制第(n-1，2m-1)点单元、第(n-1，2m+2)点单元，第(n-1)栅极线对(Gn-1)中的第二栅极线(Gn-1_2)可控制第(n-1，2m)点单元、第(n-1，2m+1)点单元。第(n)列中，第(n)栅极线对(Gn)中的第一栅极线(Gn_1)可控制第(n，2m-1)点单元、第(n，2m+2)点单元，第(n)栅极线对(Gn)中的第二栅极线(Gn_2)可控制第(n，2m)点单元、第(n，2m+1)点单元。第(n+1)列中，第(n+1)栅极线对(Gn+1)中的第一栅极线(Gn+1_1)可控制第(n+1，2m-1)点单元、第(n+1，2m+2)点单元，第(n+1)栅极线对(Gn+1)中的第二栅极线(Gn+1_2)可控制第(n+1，2m)点单元、第(n+1，2m+1)点单元。

由图6可知，第(n-1)个周期(Tn-1)可再区分为前后二个子周期，可依序宣告第(n-1)栅极线对(Gn-1)中的第一栅极线(Gn-1_1)与第二栅极线(Gn-1_2)。第(n)个周期(Tn)可再区分为前后二个子周期，可依序宣告第(n)栅极线对(Gn)中的第一栅极线(Gn_1)与第二栅极线(Gn_2)。第(n+1)个周期(Tn+1)可再区分为前后二个子周期，可依序宣告第(n+1)栅极线对(Gn+1)中的第一栅极线(Gn+1_1)与第二栅极线(Gn+1_2)。

由图6可知，源驱动器上相邻的数据线输出不同极性的亮度信号，于第(m)数据线上第(n-1)周期(Tn-1)的前子周期提供-u1的亮度信号，第(n-1)周期(Tn-1)的后子周期提供+v1的亮度信号，第(n)周期(Tn)的前子周期提供+w1的亮度信号，第(n)周期(Tn)的后子周期提供-x1的亮度信号，第(n+1)周期(Tn+1)的前子周期提供-y1的亮度信号，第(n+1)周期(Tn)的后子周期提供+z1的亮度信号。于第(m+1)数据线上第(n-1)周期(Tn-1)的前子周期提供+u2的亮度信号，第(n-1)周期(Tn-1)的后子周期提供-v2的亮度信号，第(n)周期(Tn)的前子周期提供-w2的亮度信号，第(n)周期(Tn)的后子周期提供+x2的亮度信号，第(n+1)周期(Tn+1)的前子周期提供+y2的亮度信号，第(n+1)周期(Tn)的后子周期提供-z2的亮度信号。

请参照图7，其所绘示为本发明双栅极架构的薄膜晶体管阵列信号示意图。于第n-1周期(Tn-1)的前子周期时，第一条数据线至最后一条数据线(Data)上的极性依序为{(-)，(+)，(-)，(+)，…..，(-)，(+)}，亦即代表第(n-1)栅极线对上的(2m-1)与(2m+2)点单元依序接收到亮度数据的极性，m为大于1的整数。于第n-1周期(Tn-1)的后子周期时，第一条数据线至最后一条数据线(Data)上的极性依序为{(+)，(-)，(+)，(-)，…..，(+)，(-)}，亦即代表第(n-1)栅极线对上的(2m)与(2m+1)点单元依序接收到亮度数据的极性，m、n为大于1的整数。于第n周期(Tn)的前子周期时，第一条数据线至最后一条数据线(Data)上的极性依序为{(+)，(-)，(+)，(-)，…..，(+)，(-)}，亦即代表第(n)栅极线对上的(2m-1)与(2m+2)点单元依序接收到亮度数据的极性。于第n周期(Tn)的后子周期时，第一条数据线至最后一条数据线(Data)上的极性依序为{(-)，(+)，(-)，(+)，…..，(-)，(+)}，亦即代表第(n)栅极线对上的(2m)与(2m+1)点单元依序接收到亮度数据的极性。于第n+1周期(Tn+1)的前子周期时，第一条数据线至最后一条数据线(Data)上的极性依序为{(-)，(+)，(-)，(+)，…..，(-)，(+))，亦即代表第(n+1)栅极线对上的(2m-1)与(2m+2)点单元依序接收到亮度数据的极性。于第n+1周期(Tn+1)的后子周期时，第一条数据线至最后一条数据线(Data)上的极性依序为{(+)，(-)，(+)，(-)，…..，(+)，(-)}，亦即代表第(n+1)栅极线对上的(2m)与(2m+1)点单元依序接收到亮度数据的极性。而后续的周期则依此类推。

由图6可知，当第(n-1)栅极线对依序宣告后，该列的四个点单元的极性依序为“-”、“+”、“-”、“+”；当第(n)栅极线对依序宣告后，该列的四个点单元的极性依序为“+”、“-”、“+”、“-”；当第(n+1)栅极线对依序宣告后，该列的四个点单元的极性依序为“-”、“+”、“-”、“+”。很明显地，依照本发明的双栅极(dual gate)架构及其相对应的亮度信号所完成的薄膜晶体管阵列可达成完全点反转(dot-inversion)地显示帧。

综上所述，本发明揭示了一种可完全点反转地显示的薄膜晶体管阵列，包括：多条数据线、多个点单元对以及多个栅极线对。点单元对可以是如图6中第(n-1，2m-1)点单元及第(n-1，2m)点单元，或者，第六图中第(n-1，2m+1)点单元及第(n-1，2m+2)点单元。各点单元对包含第一点单元与第二点单元，各点单元对耦接于该些数据线之一，各栅极线对包括一第一栅极线与一第二栅极线，各点单元对耦接于该些栅极线对的一预定栅极线对的第一栅极线与第二栅极线，且该些点单元对中两水平相邻的点单元对的电路布局呈镜像对称，而该些点单元对中两垂直相邻的点单元对的电路布局完全相同。各点单元对的第一点单元与第二点单元分别耦接于预定栅极线对的第一栅极线与第二栅极线。薄膜晶体管阵列还包括源驱动器以及栅驱动器，源驱动器连接至该些数据线，栅驱动器连接至该些栅极线对；于一预定周期中，该些栅极线对的一栅极线对的第一栅极线与第二栅极线会依序被宣告，使得该些点单元对的预定点单元对的第一点单元接收第一极性的亮度信号；且该预定点单元对的第二点单元接收第二极性的亮度信号，第一极性相异于第二极性。

图8所绘示为本发明液晶显示面板示意图。液晶显示面板包括薄膜晶体管阵列400、一源驱动器410、一栅驱动器420与一时序控制器430。源驱动器410连接至薄膜晶体管阵列400的数据线用以输出亮度信号；栅驱动器420连接至薄膜晶体管阵列400的栅极线对用以栅驱动信号；而时序控制器430产生第一组时序控制信号T1至栅驱动器420并产生第二组时序控制信号T2至源驱动器410。也就是说，栅驱动器420与源驱动器410所产生的栅驱动信号以及亮度信号的时序皆受控于时序控制器430。

因此，本发明的优点在于提出一种可完全点反转地显示的薄膜晶体管阵列及其液晶显示面板，而薄膜晶体管阵列以完全点反转(dot-inversion)地显示影像。

综上所述，虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当由权利书界定为准。

Claims (18)

1.一种可完全点反转地显示的薄膜晶体管阵列，包括：

多条数据线；

多个点单元对，各点单元对包含一第一点单元与一第二点单元，各点单元对耦接于该些数据线之一；以及

多个栅极线对，各栅极线对包括一第一栅极线与一第二栅极线，

其中，各点单元对耦接于该些栅极线对的一预定栅极线对的该第一栅极线与该第二栅极线，且该些点单元对中两水平相邻的点单元对的电路布局呈镜像对称。

2.如权利要求1所述的薄膜晶体管阵列，其特征在于，该各点单元对的该第一点单元与该第二点单元分别耦接于该预定栅极线对的该第一栅极线与该第二栅极线。

3.如权利要求1所述的薄膜晶体管阵列，其特征在于，该些点单元对中两垂直相邻的点单元对的电路布局完全相同。

4.如权利要求1所述的薄膜晶体管阵列，其特征在于，还包括一源驱动器连接至该些数据线。

5.如权利要求1所述的薄膜晶体管阵列，其特征在于，还包括一栅驱动器连接至该些栅极线对。

6.如权利要求1所述的薄膜晶体管阵列，其特征在于，于一预定周期中，该些栅极线对的一栅极线对的该第一栅极线与该第二栅极线会依序被宣告。

7.如权利要求6所述的薄膜晶体管阵列，其特征在于，该些点单元对的一预定点单元对的该第一点单元接收一第一极性的亮度信号；且该预定点单元对的该第二点单元接收一第二极性的亮度信号，该第一极性相异于该第二极性。

8.一种可完全点反转地显示的薄膜晶体管阵列，包括：

一第m条数据线；

一第m+1条数据线；

一第n栅极线对，该第n栅极线对包括一第一栅极线与一第二栅极线；

一第2m-1点单元，具有一控制端连接至该第一栅极线，以及一数据接收端连接至该第m条数据线；

一第2m点单元，具有一控制端连接至该第二栅极线，以及一数据接收端连接至该第m条数据线；

一第2m+1点单元，具有一控制端连接至该第二栅极线，以及一数据接收端连接至该第m+1条数据线；以及

一第2m+2点单元，具有一控制端连接至该第一栅极线，以及一数据接收端连接至该第m+1条数据线；

其中，该第2m-1点单元、该第2m点单元、该第2m+1点单元、该第2m+2点单元位在第n列上且依序排列，m、n为大于1的整数。

9.如权利要求8所述的薄膜晶体管阵列，其特征在于，还包括一源驱动器连接至该第m条数据线以及该第m+1条数据线。

10.如权利要求8所述的薄膜晶体管阵列，其特征在于，还包括一栅驱动器连接至该第n栅极线对。

11.如权利要求8所述的薄膜晶体管阵列，其特征在于，于一第n周期时，该第n栅极线对的该第一栅极线与该第二栅极线会依序被宣告。

12.如权利要求8所述的薄膜晶体管阵列，其特征在于，于该第一栅极线被宣告时，该第2m-1点单元与该第2m+2点单元接收一第一极性的亮度信号；且于该第二栅极线被宣告时，该第2m点单元与该第2m+1点单元接收一第二极性的亮度信号；其中，该第一极性相异于该第二极性。

13.一种液晶显示面板，包括：

一时序控制器，产生一第一组时序信号与一第二组时序信号；

一栅驱动器，接收该第一组时序信号据以产生多个栅驱动信号；

一源驱动器，接收该第二组时序信号据以产生多个亮度信号；以及

一薄膜晶体管阵列，包括：

多条数据线，连接至该源驱动器以接收该些亮度信号；

多个点单元对，各点单元对包含一第一点单元与一第二点单元，该各点单元对耦接于该些数据线之一；以及

多个栅极线对，连接至该栅驱动器以接收该些栅驱动信号，各栅极线对包括一第一栅极线与一第二栅极线，

其中，各点单元对耦接于该些栅极线对的一预定栅极线对的该第一栅极线与该第二栅极线，且该些点单元对中两水平相邻的点单元对的电路布局呈镜像对称。

14.如权利要求13所述的液晶显示面板，其特征在于，该各点单元对的该第一点单元与该第二点单元分别耦接于该预定栅极线对的该第一栅极线与该第二栅极线。

15.如权利要求13所述的液晶显示面板，其特征在于，该些点单元对中两垂直相邻的点单元对的电路布局完全相同。

16.如权利要求13所述的液晶显示面板，其特征在于，于一预定周期中，该些栅极线对的一栅极线对的该第一栅极线与该第二栅极线会根据该些栅驱动信号依序被宣告。

17.如权利要求16所述的液晶显示面板，其特征在于，该些点单元对的一预定点单元对的该第一点单元接收一第一极性的亮度信号；且该预定点单元对的该第二点单元接收一第二极性的亮度信号，该第一极性相异于该第二极性。

18.如权利要求13所述的液晶显示面板，其特征在于，该薄膜晶体管阵列，包括：

该些数据线中的一第m条数据线与一第m+1条数据线；

该些栅极线对中的一第n栅极线对，且该第n栅极线对包括一第一栅极线与一第二栅极线；

一第一点单元对，包括：一第2m-1点单元，具有一控制端连接至该第一栅极线，以及一数据接收端连接至该第m条数据线，以及一第2m点单元，具有一控制端连接至该第二栅极线，以及一数据接收端连接至该第m条数据线；以及

一第二点单元对，包括：一第2m+1点单元，具有一控制端连接至该第二栅极线，以及一数据接收端连接至该第m+1条数据线，以及一第2m+2点单元，具有一控制端连接至该第一栅极线，以及一数据接收端连接至该第m+1条数据线；

其中，该第2m-1点单元、该第2m点单元、该第2m+1点单元、该第2m+2点单元位在第n列上且依序排列，m、n为大于1的整数。

Images