CN102741917A - 在视频显示系统中用于执行视频显示控制的方法和相关的视频处理电路及视频显示系统 - Google Patents

在视频显示系统中用于执行视频显示控制的方法和相关的视频处理电路及视频显示系统 Download PDF

Info

Publication number
CN102741917A
CN102741917A CN2010800183888A CN201080018388A CN102741917A CN 102741917 A CN102741917 A CN 102741917A CN 2010800183888 A CN2010800183888 A CN 2010800183888A CN 201080018388 A CN201080018388 A CN 201080018388A CN 102741917 A CN102741917 A CN 102741917A
Authority
CN
China
Prior art keywords
video
impact dampers
impact
display system
buffer device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800183888A
Other languages
English (en)
Other versions
CN102741917B (zh
Inventor
李国平
杨锦融
李庚�
萧德琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xueshan Technology Co ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Priority to CN201510125038.6A priority Critical patent/CN104717484B/zh
Publication of CN102741917A publication Critical patent/CN102741917A/zh
Application granted granted Critical
Publication of CN102741917B publication Critical patent/CN102741917B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/106—Processing image signals
    • H04N13/161—Encoding, multiplexing or demultiplexing different image signal components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/189—Recording image signals; Reproducing recorded image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/398—Synchronisation thereof; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

一种执行视频显示系统的视频显示控制方法包括：动态地利用多个缓冲器的两者作为针对多个三维画面的多个在屏缓冲器，其中该多个缓冲器是位于该视讯显示系统中；以及于利用该多个缓冲器的该两者中的任一者作为一在屏缓冲器期间，动态地利用该多个缓冲器中的至少一其它缓冲器作为针对至少一三维画面的至少一离屏缓冲器。还提供相关的视频处理电路及视频显示系统。特别地，该视频处理电路设置于该视频显示系统之中，该视频处理电路依据上述方法来运作。

Description

在视频显示系统中用于执行视频显示控制的方法和相关的视频处理电路及视频显示系统
技术领域
本发明是关于三维(Three-Dimensional，以下简称为3D)显示控制，尤指一种进行视频显示控制的方法、相关的视频处理电路以及相关的视频显示系统。
背景技术
显示控制对于传统的3D显示系统而言是一项重要的议题。依据相关技术，在用来暂时地储存预计要显示的3D画面(Frame)的缓冲模块未被妥善地控制的状况下，会产生某些问题。例如：当该传统的3D显示系统中的传统的视频处理电路并未经过妥善的设计时，可能会发生所谓的撕裂现象(Tearing Artifact)，这会带给使用者极差的观赏经验。尤其是，为了扩展市场占有率，可能有需要生产某些低成本的产品，诸如其相关硬件资源是以便宜或低阶的元件来实施的产品。然而，利用这些便宜或低阶的元件通常会带来一些副作用。于是，传统的3D显示系统通常无法令使用者感到满意，因此，需要一种新颖的方法来提升一视频显示系统的显示控制的效能。
发明内容
本发明的目的之一在于提供一种进行视频显示控制的方法、相关的视频处理电路以及相关的视频显示系统，以解决上述问题。
本发明的另一目的在于提供一种进行视频显示控制的方法、相关的视频处理电路以及相关的视频显示系统，以达到最佳整体效能。
本发明的另一目的在于提供一种进行视频显示控制的方法、相关的视频处理电路以及相关的视频显示系统，以便即使在相关硬件资源是以便宜或低阶的元件来实施的状况下，仍能够维持整体效能。
本发明的较佳实施例中提供一种进行视频显示控制的方法，其中该方法是用来于一视频显示系统中进行视频显示控制。该方法包含有：动态地利用多个缓冲器的两者作为针对多个三维画面(Three-Dimensional Frame，3D Frame)的多个在屏(On-Screen)缓冲器，其中该多个缓冲器是位于该视频显示系统中；以及于利用该多个缓冲器的该两者中的任一者作为一在屏缓冲器期间，动态地利用该多个缓冲器中的至少一其它缓冲器作为针对至少一三维画面的至少一离屏(Off-Screen)缓冲器。
本发明的较佳实施例中提供一种相关的视频处理电路，其中该视频处理电路位于一视频显示系统中。该视频处理电路包含一解多工器(Demultiplexer)、两视频解码器、一缓冲模块与一控制器，其中该控制器是用来控制该视频处理电路的运作。该解多工器是用来将一个三维视频流解多工(Demultiplex)成为一左视频流与一右视频流，而该两视频解码器是用来分别解码该左视频流与该右视频流以产生多个三维画面。另外，该缓冲模块是用来暂时地储存这些三维画面，其中该缓冲模块包含多个缓冲器。在该控制器的控制下，该缓冲模块动态地利用该多个缓冲器的两者作为针对这些三维画面中的至少一部分三维画面的多个在屏缓冲器。此外，在该控制器的控制下，于利用该多个缓冲器的该两者中的任一者作为一在屏缓冲器期间，该缓冲模块动态地利用该多个缓冲器中的至少一其它缓冲器作为针对至少一三维画面的至少一离屏缓冲器。
本发明的较佳实施例中提供一种相关的视频显示系统，其中该视频显示系统包含一视频处理电路，而该视频处理电路包含一解多工器、两视频解码器、一缓冲模块与一控制器，且该控制器是用来控制该视频处理电路的运作。该解多工器是用来将一个三维视频流解多工成为一左视频流与一右视频流，而该两视频解码器是用来分别解码该左视频流与该右视频流以产生多个三维画面。另外，该缓冲模块是用来暂时地储存这些三维画面，其中该缓冲模块包含多个缓冲器。在该控制器的控制下，该缓冲模块动态地利用该多个缓冲器的两者作为针对这些三维画面中的至少一部分三维画面的多个在屏缓冲器。此外，在该控制器的控制下，于利用该多个缓冲器的该两者中的任一者作为一在屏缓冲器期间，该缓冲模块动态地利用该多个缓冲器中的至少一其它缓冲器作为针对至少一三维画面的至少一离屏缓冲器。
本发明的好处之一是，即使在相关硬件资源是以便宜或低阶的元件来实施的状况下，本发明的方法、相关的视频处理电路以及相关的视频显示系统仍能够维持整体效能。因此，相关技术的问题均不再发生了。
附图说明
图1A与图1B分别绘示依据本发明一第一实施例的一种视频显示系统以及该视频显示系统与相关的三维显示模块的组合。
图2A与图2B分别绘示依据本发明一第二实施例的一种视频显示系统以及相关的电视台。
图3A与图3B分别绘示依据本发明一实施例的两个3D画面。
图3C绘示相关技术中的传统的视频显示系统的错误显示结果。
图4为依据本发明一实施例的一种进行视频显示控制的方法的流程图。
图5为图4所示的方法于一实施例中所涉及的多个缓冲器的示范性缓冲控制。
图6A至图6D为图4所示的方法于另一实施例中所涉及的多个缓冲器的示范性缓冲控制。
图7A至图7D为图4所示的方法于另一实施例中所涉及的多个缓冲器的示范性缓冲控制。
图8A至图8C为图4所示的方法于另一实施例中所涉及的实施细节。
具体实施方式
在本专利说明书及所附的权利要求当中使用了某些词汇来指称特定的元件。所属领域的一般技术人员，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及后续的权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的“包含”是一开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
请参考图1A，图1A为依据本发明一第一实施例的一种视频显示系统100。如图1A所示，视频显示系统100包含一视频处理电路，而该视频处理电路包含一解多工器(Demultiplexer)110、两视频解码器120L与120R、一控制器130、一缓冲模块140与一多工器(Multiplexer)150，其中控制器130是用来控制上述的视频处理电路的运作。于本实施例中，缓冲模块140包含一缓冲切换单元142与多个缓冲器144(未显示于图1A)。例如：缓冲切换单元142可通过利用依据至少一切换控制信号SSW而运作的某些切换电路来实施。又例如：缓冲切换单元142可通过利用一界面电路来实施，其中该界面电路是用来依据切换控制信号SSW控制对缓冲器144的存取。
依据本实施例，解多工器110是用来将一个三维(Three-Dimensional，以下简称为“3D”)视频流108解多工(Demultiplex)成为一左视频流118L与一右视频流118R，而两视频解码器120L与120R是用来分别解码左视频流118L与右视频流118R以产生预计要显示的多个3D画面(Frame)。例如：这些3D画面可基于解码资料128L与128R来产生。又例如：这些3D画面可由解码资料128L与128R取得。又例如：这些3D画面可基于解码资料128L与128R来产生及或可由解码资料128L与128R取得。另外，缓冲模块140是用来暂时地储存这些3D画面。在控制器130的控制下，尤其是在切换控制信号SSW的控制下，缓冲模块140可动态地利用该多个缓冲器144的两者作为针对这些3D画面中的至少一部分3D画面的多个在屏(On-Screen)缓冲器。此外，在控制器130的控制下，尤其是在切换控制信号SSW的控制下，于利用该多个缓冲器144的该两者中的任一者作为一在屏缓冲器期间，缓冲模块140可动态地利用该多个缓冲器144中的至少一其它缓冲器作为针对至少一3D画面的至少一离屏(Off-Screen)缓冲器。
藉助于多工器150，缓冲模块140可分别利用该多个缓冲器144的该两者作为于不同的周期内的在屏缓冲器，尤其是作为于不同的垂直同步周期(例如：一垂直同步信号VSYNC的不同的周期)内的在屏缓冲器。更明确而言，依据来自控制器130的一选择信号SSEL，多工器150可用来多工选择(Multiplex)这些缓冲器144中的一者的输出，尤其是缓冲器144的该两者中的一缓冲器的输出。例如：在缓冲器144的该两者包含一第一缓冲器Buf(1)与一第二缓冲器Buf(2)的状况下，多工器150可多工选择第一缓冲器Buf(1)的输出作为预计要优先显示的一第一3D画面，然后多工选择第二缓冲器Buf(2)的输出作为预计要稍后显示的一第二3D画面，其中预计要显示的这些3D画面中的全部的画面均通过输出画面信号158而被输出。控制器130可控制选择信号SSEL处于分别对应于这些缓冲器144的多个状态中的一状态，以通知多工器150关于那一刻预计要选择的一特定缓冲器的输出。
于本实施例中，一光碟播放机被举为视频显示系统100的例子，其中该光碟播放机可存取一光碟片8，而光碟片8储存有3D节目或内容；因此，视频显示系统100于图1B中可标示为“光碟播放机”。视频显示系统100可耦接至一3D显示装置58，而显示装置58包含一显示模块60诸如一3D显示模块，其中显示模块60诸如该3D显示模块可用来显示上述的这些3D画面。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的一变化例，诸如图2A与图2B所示的一第二实施例，用来显示上述的这些3D画面的3D显示模块可实施于上述的视频显示系统当中；因应架构上的改变，上述的视频显示系统改以标号100’来标示。例如：实施于视频显示系统100’中的3D显示模块可为图2A所示的3D显示模块160。于本变化例中，一电视被举为视频显示系统100’的例子，其中该电视能接收来自一电视台4的广播信号，而电视台4可播出3D节目或内容；因此，视频显示系统100’于图2B中可标示为“电视”。
图3A与图3B分别绘示依据本发明一实施例的两个3D画面12与14。例如：两个3D画面12与14分别代表上述预计要优先显示的第一3D画面以及上述预计要稍后显示的第二3D画面。尤其是，3D画面12是预计要针对使用者左眼来显示的一左3D画面，且3D画面14是预计要针对使用者右眼来显示的一右3D画面。基于该第一实施例(或其变化例诸如该第二实施例)的架构，相关技术的问题诸如所谓的撕裂现象(Tearing Artifact)将不再是个扰人的议题了。更明确而言，相关技术的不适当显示结果诸如图3C所示的错误显示结果24将永远不会在依据本发明所实施的任何视频显示系统中发生，其中错误显示结果24是由3D画面14当中的两部分14A与14B中的上面部分14A以及3D画面12当中的两部分12A与12B中的下面部分12B所组成。基于该第一实施例(或其变化例诸如该第二实施例)的架构，即使在相关硬件资源是以便宜或低阶的元件来实施的状况下，仍能够维持整体效能。
图4为依据本发明一实施例的一种进行视频显示控制的方法910的流程图，其中该方法是在一视频显示系统诸如上述的视频显示系统中进行视频显示控制。图4所示的方法910可应用于图1A所示的视频显示系统100(或图2A所示的视频显示系统100’)，尤其是应用于该第一实施例与该第二实施例(及其各自的变化例)中的任一者当中的视频处理电路。该方法说明如下：
于912步骤中，该视频处理电路(尤其是在控制器130的控制下的缓冲模块140)动态地利用多个缓冲器的两者，诸如上述的多个缓冲器144的该两者，作为针对这些3D画面中的至少一部分3D画面的多个在屏缓冲器。例如：在来自控制器130的切换控制信号SSW的控制下，缓冲模块140动态地利用该多个缓冲器144的该两者作为针对这些3D画面中的至少一部分3D画面的多个在屏缓冲器。
于914步骤中，于利用该多个缓冲器144的该两者中的任一者作为一在屏缓冲器期间，该视频处理电路(尤其是在控制器130的控制下的缓冲模块140)动态地利用该多个缓冲器144中的至少一其它缓冲器作为针对至少一3D画面的至少一离屏缓冲器。例如：在来自控制器130的切换控制信号SSW的控制下，于利用该多个缓冲器144的该两者中的任一者作为一在屏缓冲器期间，缓冲模块140动态地利用该多个缓冲器144中的至少一其它缓冲器作为针对至少一3D画面的至少一离屏缓冲器。
依据本实施例的某些变化例，包含步骤912与步骤914的工作流程可重复地进行。依据本实施例的某些变化例，步骤912的一部分运作及或步骤914的一部分运作可被安排于至少一独立的步骤当中。依据本实施例的某些变化例，步骤912的一部分运作及或步骤914的一部分运作可被安排于一个既存的步骤当中。
一般而言，图4所示方法910所涉及的多个缓冲器144的数量可为奇数或偶数。例如：在本发明的某些实施例诸如图5所示实施例及其某些变化例当中，该多个缓冲器144的数量可为偶数。又例如：在本发明的某些其它实施例诸如图6A至图6D及图7A至图7D所示各个实施例及其某些变化例当中，该多个缓冲器144的数量可为奇数。
如图5所示，该多个缓冲器144的数量可等于四，其中缓冲器144包含一第一组缓冲器1441L与1441R与一第二组缓冲器1442L与1442R。尤其是，缓冲器1441L与1442L是用来暂时地储存预计要针对使用者左眼来显示的多个左3D画面，且缓冲器1441R与1442R是用来暂时地储存预计要针对使用者右眼来显示的多个右3D画面。
在控制器130的控制下，尤其是在切换控制信号SSW的控制下，当缓冲模块140利用缓冲器1441L与1442L中的一者作为一在屏缓冲器时，缓冲模块140利用缓冲器1441L与1442L中的另一者作为一离屏缓冲器。例如：当缓冲模块140利用缓冲器1441L作为一在屏缓冲器时，缓冲模块140利用缓冲器1442L作为一离屏缓冲器。又例如：当缓冲模块140利用缓冲器1442L作为一在屏缓冲器时，缓冲模块140利用缓冲器1441L作为一离屏缓冲器。
相仿地，在控制器130的控制下，尤其是在切换控制信号SSW的控制下，当缓冲模块140利用缓冲器1441R与1442R中的一者作为一在屏缓冲器时，缓冲模块140利用缓冲器1441R与1442R中的另一者作为一离屏缓冲器。例如：当缓冲模块140利用缓冲器1441R作为一在屏缓冲器时，缓冲模块140利用缓冲器1442R作为一离屏缓冲器。又例如：当缓冲模块140利用缓冲器1442R作为一在屏缓冲器时，缓冲模块140利用缓冲器1441R作为一离屏缓冲器。
于是，缓冲器1441L与1442L当中一次只有一缓冲器可被用来作为一在屏缓冲器，且缓冲器1441R与1442R当中一次只有一缓冲器可被用来作为一在屏缓冲器，其中步骤912所述的多个缓冲器144的该两者包含缓冲器1441L与1442L中的一者且另包含缓冲器1441R与1442R中的一者，以供用来输出预计要分别针对使用者两眼来显示的一组3D画面(即，一左3D画面与一右3D画面)。标号144-1是用来代表：在一特定时刻，步骤912所述的多个缓冲器144的该两者；而标号144-2是用来代表：在此特定时刻，步骤914所述的多个缓冲器144中的该至少一其它缓冲器。
请参考图6A，该多个缓冲器144的数量可等于三，其中缓冲器144包含缓冲器1441、1442与1443。尤其是，如图6A中的上面部分144-1所示，缓冲器1441、1442与1443中的两者在一特定时刻被选为步骤912所述的多个缓冲器144的该两者。另外，如图6A中的下面部分144-2所示，缓冲器1441、1442与1443中的另一者在此特定时刻被选为步骤914所述的多个缓冲器144中的该至少一其它缓冲器。为了便于理解，图6A绘示在此特定时刻的示范性状况：缓冲器1441与1442被选为步骤912所述的多个缓冲器144的该两者且缓冲器1443被选为步骤914所述的多个缓冲器144中的该至少一其它缓冲器。
于控制器130的控制下，尤其是在切换控制信号SSW的控制下，在“缓冲模块140利用缓冲器1441、1442与1443的两者作为两个在屏缓冲器”且“这两个在屏缓冲器分别用来储存预计要针对使用者左眼来显示的一左3D画面以及预计要针对使用者右眼来显示的一右3D画面”的状况下，缓冲模块140利用缓冲器1441、1442与1443中的其它缓冲器作为一离屏缓冲器。例如：在缓冲模块140利用缓冲器1441与1442作为这两个在屏缓冲器的状况下，缓冲模块140利用其它缓冲器1443作为一离屏缓冲器。于是，缓冲器1441与1442可用来输出预计要分别针对使用者两眼来显示的一组3D画面(例如：该左3D画面与该右3D画面)。
请参考图6B，假设符号Buf(1)、Buf(2)与Buf(3)分别用来代表缓冲器1441、1442与1443。另外，符号L(i)与R(i)分别用来代表左3D画面与右3D画面，其中i可为整数，尤其是非负数的整数。当缓冲器Buf(1)与Buf(2)分别储存一左3D画面L(0)与一右3D画面R(0)，缓冲器Buf(3)可用来绘制下一个左3D画面L(1)，且因此被绘示为带有阴影的区块以便于理解。缓冲器Buf(1)、Buf(2)与Buf(3)的内容的每一转态(Transition)对应于一垂直同步信号诸如上述的垂直同步信号VSYNC(未显示于图6B)。由于应用图4所示的方法910，缓冲器Buf(1)于垂直同步信号VSYNC的不同周期中的内容可分别为序列{L(0)，R(1)，R(1)，R(1)，L(3)，...}中相关的3D画面。另外，缓冲器Buf(2)于垂直同步信号VSYNC的不同周期中的内容可分别为序列{R(0)，R(0)，L(2)，L(2)，L(2)，...}中相关的3D画面。此外，缓冲器Buf(3)于垂直同步信号VSYNC的不同周期中的内容可分别为序列{L(1)，L(1)，L(1)，R(2)，R(2)，...}中相关的3D画面。
请参考图6C，垂直同步信号VSYNC绘示于此以供参考，其中缓冲器Buf(1)、Buf(2)与Buf(3)的内容的每一转态对应于垂直同步信号VSYNC中的一脉冲。某些绘图指令诸如绘图指令DRAW(L(0))、DRAW(R(0))、DRAW(L(1))、DRAW(R(1))、DRAW(L(2))、DRAW(R(2))、...等分别用来绘制这些3D画面L(0)、R(0)、L(1)、R(1)、L(2)、R(2)、...等，其中这些3D画面当中的某些画面可绘示为带有阴影的区块以便于理解。另外，某些翻转(Flip)指令诸如翻转指令Flip(1)、Flip(2)与Flip(3)分别用来于垂直同步信号VSYNC中的各个接着来临的脉冲各自的时间点将缓冲器Buf(1)、Buf(2)与Buf(3)翻转为在屏缓冲器(其是绘示为以粗线描绘的区块)。此外，图6C所示的符号X于本实施例中所代表的意义为“未定义或未决定”(Undefined/Undetermined)，其中标示为符号X的缓冲器内容通常是未定义或未决定。
请注意，于本实施例中，当缓冲器Buf(1)、Buf(2)与Buf(3)中的一者刚被翻转为一在屏缓冲器时，储存着刚从萤幕移除的内容的缓冲器就变成处于一离屏状态。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的一变化例，在缓冲器144的数量大于三的状况下，步骤912所述的多个缓冲器144的该两者(例如：图6A中的上面部分144-1)在上述的特定时刻可同时处于一在屏状态，且步骤914所述的多个缓冲器144中的该至少一其它缓冲器在此特定时刻可处于一离屏状态。另外，在目前周期的末端，诸如垂直同步信号VSYNC中接着来临的某一脉冲出现的时间点，那些被视为“步骤912所述的多个缓冲器144的该两者”的原本的两个缓冲器随即同时进入一离屏状态，其中缓冲器144中的某些其它两者取代了原本的两个缓冲器且同时变成处于一在屏状态。
另外，某些绘图指令诸如绘图指令DRAW(L(0))、DRAW(R(0))、DRAW(L(1))、DRAW(R(1))、DRAW(L(2))、DRAW(R(2))、...等被举为用来产生或取得图6C所示实施例中的最新的3D画面的指令的例子。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的一变化例，其它种类的指令可用来产生或取得最新的3D画面。
请参考图6D，工作流程920为图4所示的方法910于本实施例的特例中所涉及的实施细节，其中这些实施细节中的至少一部分可用虚拟程式码(Pseudo Code)来说明，以便于理解图6C所示的缓冲器控制。尤其是，工作流程920可应用于上述的视频处理电路。请注意，图6D所示的工作流程920(尤其是其步骤)只是为了说明的目的而已，并非对本发明的限制。工作流程920说明如下：
于922步骤中，控制器130执行指令i＝0与j＝1，以将索引i与j的初始值分别设定为0与1。
于924-1步骤中，在控制器130的控制下，尤其是在切换控制信号SSW的控制下，缓冲模块140(或其内的缓冲切换单元142)针对左3D画面L(i)选择缓冲器Buf(j mod 3)，其中符号“mod”代表模运作(Modulo Operation)的运算子。
于924-2步骤中，上述的视频处理电路(尤其是控制器130及或解码器120L)执行绘图指令Draw(L(i))，以绘制左3D画面L(i)。绘图指令Draw(L(i))可为一程序，而该程序包含针对左3D画面L(i)的多个指令，因此绘图指令Draw(L(i))可包含多个子步骤。
于924-3步骤中，控制器130执行翻转指令Flip(j mod 3)，以将缓冲器Buf(j mod 3)翻转为一在屏缓冲器。例如：在控制器130的控制下，尤其是在切换控制信号SSW的控制下，缓冲模块140(或其内的缓冲切换单元142)将缓冲器Buf(j mod 3)翻转为一在屏缓冲器，其中多工器150是用来从预计要分别针对使用者两眼来显示的一组3D画面(即，一左3D画面与一右3D画面)选择或多工选择(Select/Multiplex)一3D画面。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的一变化例，在控制器130的控制下，尤其是在选择信号SSEL的控制下，多工器150将缓冲器Buf(j mod 3)翻转为一在屏缓冲器。
于924-4步骤中，控制器130执行指令j++，以增加索引j的数值大小。
于926-1步骤中，在控制器130的控制下，尤其是在切换控制信号SSW的控制下，缓冲模块140(或其内的缓冲切换单元142)针对右3D画面R(i)选择缓冲器Buf(j mod 3)。
于926-2步骤中，上述的视频处理电路(尤其是控制器130及或解码器120R)执行绘图指令Draw(R(i))，以绘制右3D画面R(i)。绘图指令Draw(R(i))可为一程序，而该程序包含针对右3D画面R(i)的多个指令，因此绘图指令Draw(R(i))可包含多个子步骤。
于926-3步骤中，控制器130执行翻转指令Flip(j mod 3)，以将缓冲器Buf(j mod 3)翻转为一在屏缓冲器。例如：在控制器130的控制下，尤其是在切换控制信号SSW的控制下，缓冲模块140(或其内的缓冲切换单元142)将缓冲器Buf(j mod 3)翻转为一在屏缓冲器，其中多工器150是用来从预计要分别针对使用者两眼来显示的一组3D画面(即，一左3D画面与一右3D画面)选择或多工选择一3D画面。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的一变化例，在控制器130的控制下，尤其是在选择信号SSEL的控制下，多工器150将缓冲器Buf(j mod 3)翻转为一在屏缓冲器。
于926-4步骤中，控制器130执行指令j++，以增加索引j的数值大小。
于928步骤中，控制器130检查是否需要停止工作流程920。当检测到需要停止工作流程920，则结束工作流程920；否则，进入步骤929。
于929步骤中，控制器130执行指令i++，以增加索引i的数值大小。于执行步骤929之后，重新进入步骤924-1。
请参考图7A，该多个缓冲器144的数量可等于五，其中缓冲器144包含缓冲器1441、1442、1443、1444与1445。尤其是，如图7A中的上面部分144-1所示，缓冲器1441、1442、1443、1444与1445的两者在一特定时刻被选为步骤912所述的多个缓冲器144的该两者。另外，如图7A中的下面部分144-2所示，缓冲器1441、1442、1443、1444与1445中的其它缓冲器在此特定时刻被选为步骤914所述的多个缓冲器144中的该至少一其它缓冲器。为了便于理解，图7A绘示在此特定时刻的示范性状况：缓冲器1441与1442被选为步骤912所述的多个缓冲器144的该两者且缓冲器1443、1444与1445被选为步骤914所述的多个缓冲器144中的该至少一其它缓冲器。
于控制器130的控制下，尤其是在切换控制信号SSW的控制下，在“缓冲模块140利用缓冲器1441、1442、1443、1444与1445的两者作为两个在屏缓冲器”且“这两个在屏缓冲器分别用来储存预计要针对使用者左眼来显示的一左3D画面以及预计要针对使用者右眼来显示的一右3D画面”的状况下，缓冲模块140利用缓冲器1441、1442、1443、1444与1445中的其它缓冲器作为离屏缓冲器。例如：在缓冲模块140利用缓冲器1441与1442作为上述这两个在屏缓冲器的状况下，缓冲模块140利用其它缓冲器1443、1444与1445作为离屏缓冲器。于是，缓冲器1441与1442可用来输出预计要分别针对使用者两眼来显示的一组3D画面(例如：该左3D画面与该右3D画面)。
请参考图7B，假设符号Buf(1)、Buf(2)、Buf(3)、Buf(4)与Buf(5)分别用来代表缓冲器1441、1442、1443、1444与1445。当缓冲器Buf(1)与Buf(2)分别储存一左3D画面L(0)与一右3D画面R(0)，缓冲器Buf(1)、Buf(2)、Buf(3)、Buf(4)与Buf(5)中的另一缓冲器诸如缓冲器Buf(3)可用来绘制下一个左3D画面L(1)，且因此被绘示为带有阴影的区块以便于理解。缓冲器Buf(1)、Buf(2)、Buf(3)、Buf(4)与Buf(5)的内容的每一转态对应于一垂直同步信号诸如上述的垂直同步信号VSYNC(未显示于图7B)。由于应用图4所示的方法910，缓冲器Buf(1)于垂直同步信号VSYNC的不同周期中的内容可分别为序列{L(0)，L(0)，L(0)，R(2)，R(2)，...}中相关的3D画面。另外，缓冲器Buf(2)于垂直同步信号VSYNC的不同周期中的内容可分别为序列{R(0)，R(0)，R(0)，R(0)，L(3)，...}中相关的3D画面。此外，缓冲器Buf(3)于垂直同步信号VSYNC的不同周期中的内容可分别为序列{L(1)，L(1)，L(1)，L(1)，L(1)，...}中相关的3D画面。针对缓冲器Buf(4)与Buf(5)，图7B所示的符号X于本实施例中所代表的意义为“未定义或未决定”，其中标示为符号X的缓冲器内容通常是未定义或未决定。如此，缓冲器Buf(4)于垂直同步信号VSYNC的不同周期中的内容可分别为序列{X，R(1)，R(1)，R(1)，R(1)，...}中相关的元素或3D画面。另外，缓冲器Buf(5)于垂直同步信号VSYNC的不同周期中的内容可分别为序列{X，X，L(2)，L(2)，L(2)，...}中相关的元素或3D画面。
请参考图7C，垂直同步信号VSYNC绘示于此以供参考，其中缓冲器Buf(1)、Buf(2)、Buf(3)、Buf(4)与Buf(5)的内容的每一转态对应于垂直同步信号VSYNC中的一脉冲。某些绘图指令诸如绘图指令DRAW(L(0))、DRAW(R(0))、DRAW(L(1))、DRAW(R(1))、DRAW(L(2))、DRAW(R(2))、...等分别用来绘制这些3D画面L(0)、R(0)、L(1)、R(1)、L(2)、R(2)、...等，其中这些3D画面当中的某些画面可绘示为带有阴影的区块以便于理解。另外，某些翻转指令诸如翻转指令Flip(1)、Flip(2)、Flip(3)、Flip(4)与Flip(5)分别用来于垂直同步信号VSYNC中的各个接着来临的脉冲各自的时间点将缓冲器Buf(1)、Buf(2)、Buf(3)、Buf(4)与Buf(5)翻转为在屏缓冲器(其为以粗线描绘的区块)。相仿地，图7C所示的符号X于本实施例中所代表的意义为“未定义或未决定”，其中标示为符号X的缓冲器内容通常是未定义或未决定。
请注意，于本实施例中，当缓冲器Buf(1)、Buf(2)、Buf(3)、Buf(4)与Buf(5)中的一者刚被翻转为一在屏缓冲器时，储存着刚从萤幕移除的内容的缓冲器就变成处于一离屏状态。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的一变化例，在缓冲器144的数量不小于四的状况下，步骤912所述的多个缓冲器144的该两者(例如：图7A中的上面部分144-1)在上述的特定时刻可同时处于一在屏状态，且步骤914所述的多个缓冲器144中的该至少一其它缓冲器在此特定时刻可处于一离屏状态。另外，在目前周期的末端，诸如垂直同步信号VSYNC中接着来临的某一脉冲出现的时间点，那些被视为“步骤912所述的多个缓冲器144的该两者”的原本的两个缓冲器随即同时进入一离屏状态，其中缓冲器144中的某些其它两者取代了原本的两个缓冲器且同时变成处于一在屏状态。
另外，某些绘图指令诸如绘图指令DRAW(L(0))、DRAW(R(0))、DRAW(L(1))、DRAW(R(1))、DRAW(L(2))、DRAW(R(2))、...等被举为用来产生或取得图7C所示实施例中的最新的3D画面的指令的例子。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的一变化例，其它种类的指令可用来产生或取得最新的3D画面。
请参考图7D，工作流程930为图4所示的方法910于本实施例的特例中所涉及的实施细节，其中这些实施细节中的至少一部分可用虚拟程式码来说明，以便理解图7C所示的缓冲器控制。尤其是，工作流程930可应用于上述的视频处理电路。请注意，图7D所示的工作流程930(尤其是其步骤)只是为了说明的目的而已，并非对本发明的限制。工作流程930说明如下：
于932步骤中，控制器130执行指令i＝0与j＝1，以将索引i与j的初始值分别设定为0与1。
于934-1步骤中，在控制器130的控制下，尤其是在切换控制信号SSW的控制下，缓冲模块140(或其内的缓冲切换单元142)针对左3D画面L(i)选择缓冲器Buf(j mod K)，其中K为一正整数，且于本实施例中，K尤其是等于五。
于934-2步骤中，上述的视频处理电路(尤其是控制器130及或解码器120L)执行绘图指令Draw(L(i))，以绘制左3D画面L(i)。绘图指令Draw(L(i))可为一程序，而该程序包含针对左3D画面L(i)的多个指令，因此绘图指令Draw(L(i))可包含多个子步骤。
于934-3步骤中，控制器130执行翻转指令Flip(j mod K)，以将缓冲器Buf(j mod K)翻转为一在屏缓冲器。例如：在控制器130的控制下，尤其是在切换控制信号SSW的控制下，缓冲模块140(或其内的缓冲切换单元142)将缓冲器Buf(j mod K)翻转为一在屏缓冲器，其中多工器150是用来从预计要分别针对使用者两眼来显示的一组3D画面(即，一左3D画面与一右3D画面)选择或多工选择一3D画面。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的一变化例，在控制器130的控制下，尤其是在选择信号SSEL的控制下，多工器150将缓冲器Buf(j mod K)翻转为一在屏缓冲器。
于934-4步骤中，控制器130执行指令j++，以增加索引j的数值大小。
于936-1步骤中，在控制器130的控制下，尤其是在切换控制信号SSW的控制下，缓冲模块140(或其内的缓冲切换单元142)针对右3D画面R(i)选择缓冲器Buf(j mod K)。
于936-2步骤中，上述的视频处理电路(尤其是控制器130及或解码器120R)执行绘图指令Draw(R(i))，以绘制右3D画面R(i)。绘图指令Draw(R(i))可为一程序，而该程序包含针对右3D画面R(i)的多个指令，因此绘图指令Draw(R(i))可包含多个子步骤。
于936-3步骤中，控制器130执行翻转指令Flip(j mod K)，以将缓冲器Buf(j mod K)翻转为一在屏缓冲器。例如：在控制器130的控制下，尤其是在切换控制信号SSW的控制下，缓冲模块140(或其内的缓冲切换单元142)将缓冲器Buf(j mod K)翻转为一在屏缓冲器，其中多工器150是用来从预计要分别针对使用者两眼来显示的一组3D画面(即，一左3D画面与一右3D画面)选择或多工选择一3D画面。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的一变化例，在控制器130的控制下，尤其是在选择信号SSEL的控制下，多工器150将缓冲器Buf(j mod K)翻转为一在屏缓冲器。
于936-4步骤中，控制器130执行指令j++，以增加索引j的数值大小。
于938步骤中，控制器130检查是否需要停止工作流程930。当检测到需要停止工作流程930，则结束工作流程930；否则，进入步骤939。
于939步骤中，控制器130执行指令i++，以增加索引i的数值大小。于执行步骤939之后，重新进入步骤934-1。
图8A至图8C为图4所示的方法910于另一实施例中所涉及的实施细节。依据本实施例，除了图1A所示的元件之外，上述的视频处理电路另包含一显示装置检测器170，而显示装置检测器170是用来检测耦接至上述视频显示系统的显示装置的类型(例如：一3D类型或一非3D(Non-3D)类型)，其中因应架构上的变化，上述视频显示系统在图8A中是以标号100”来表示。例如：视频显示系统100”与耦接至视频显示系统100”的显示装置之间的连接58F可为一高解析度多媒体界面(High-Definition Multimedia Interface，HDMI)连接。
依据本实施例，显示装置检测器170是用来检测耦接至视频显示系统100”的显示装置是否为一3D显示装置。请参考图8B，工作流程940为针对类型检测的相关运作，并可说明如下：
于942步骤中，在控制器130的控制下，显示装置检测器170检测该显示装置，尤其是检测耦接至视频显示系统100”的显示装置的类型。
于944步骤中，基于显示装置检测器170所进行的检测，控制器130检查耦接至视频显示系统100”的显示装置是否为一3D显示装置。当检测到一3D显示装置(例如：在图1B所示的3D显示装置58耦接至视频显示系统100”的状况下)，进入步骤946-1；否则(例如：在图8A所示的非3D显示装置58N耦接至视频显示系统100”的状况下)，进入步骤946-2。
于946-1步骤中，控制器130采用一3D显示组态，诸如针对图6A至图6D与图7A至图7D分别所示实施例及其某些变化例当中的任一实施例或变化例中所揭露的实施细节的3D显示组态。于是，缓冲模块140在对应于该3D显示组态的一3D模式中运作。
于946-2步骤中，控制器130采用一非3D显示组态，诸如针对2D显示的一般组态。于是，缓冲模块140在对应于该非3D显示组态的一非3D模式中运作。
请注意，工作流程940于需要时可使用多次。基于工作流程940，视频显示系统100”可动态地于该3D模式与该非3D模式之间切换。例如：当连接58F被建立时，视频显示系统100”可通过执行工作流程940一次或多次来动态地于该3D模式与该非3D模式之间切换。又例如：在上述耦接至视频显示系统100”的显示装置的类型(例如：该3D类型或该非3D类型)可改变的状况下，当该类型改变时，视频显示系统100”可通过执行工作流程940一次或多次来动态地于该3D模式与该非3D模式之间切换。
图8C为图4所示的方法910于本实施例的特例中所涉及的实施细节，其中上述的第一组缓冲器1441L与1441R被举为缓冲器144的例子，以便于说明该3D模式与该非3D模式之间的差异。假设此特例中的缓冲器144当中只有第一组缓冲器1441L与1441R可用。于该3D模式中，缓冲器1441L与1441R分别用来暂时地储存一左3D画面与一右3D画面。当控制器130决定由该3D模式切换至该非3D模式时，缓冲器1441L与1441R中的一者在一特定时刻可用来作为一在屏缓冲器，而缓冲器1441L与1441R中的另一者在此特定时刻可用来作为一离屏缓冲器。由于在相关硬件资源是以便宜或低阶的元件来实施的状况下，缓冲器的数量可能极度地受限，故上述部分144-1中的缓冲器的数量与上述部分144-2中的缓冲器的数量在某些状况下可减少。例如：在图8C所示的状况下，图8C下半部中的左侧部分144-1中的缓冲器的数量等于一，且图8C下半部中的右侧部分144-2中的缓冲器的数量等于一。
依据图8C所示实施例的一变化例，基于某些预设设定(Default Setting)及或使用者设定(User Setting)，上述的视频处理电路(尤其是其控制器130)容许使用者手动地控制该3D模式与该非3D模式之间的切换。
本发明的好处之一是，基于以上揭露的各个实施例或变化例中的架构，维持最佳整体效能的目标可以轻易地达成。尤其是，在相关硬件资源是以便宜或低阶的元件来实施的状况下，本发明的方法、相关的视频处理电路以及相关的视频显示系统仍能够维持整体效能。因此，相关技术的问题均不再发生了。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (27)

1.一种进行视频显示控制的方法，所述方法是在一视频显示系统中进行视频显示控制，所述方法包含有：
动态地利用多个缓冲器的两者作为针对多个三维画面的多个在屏缓冲器，其中所述多个缓冲器是位于所述视频显示系统中；以及
于利用所述多个缓冲器的所述两者中的任一者作为一在屏缓冲器期间，动态地利用所述多个缓冲器中的至少一其它缓冲器作为针对至少一三维画面的至少一离屏缓冲器。
2.如权利要求1所述的方法，其特征在于，动态地利用所述多个缓冲器的所述两者作为针对所述这些三维画面的所述这些在屏缓冲器的步骤另包含：
分别利用所述多个缓冲器的所述两者作为于不同的周期内的在屏缓冲器。
3.如权利要求2所述的方法，其特征在于，动态地利用所述多个缓冲器的所述两者作为针对所述这些三维画面的所述这些在屏缓冲器的步骤另包含：
藉助于所述视频显示系统中的一多工器，分别利用所述多个缓冲器的所述两者作为于不同的周期内的在屏缓冲器，其中所述多工器是用来多工选择所述这些缓冲器中的一者的输出。
4.如权利要求2所述的方法，其特征在于，所述这些不同的周期是为一垂直同步信号的不同的周期。
5.如权利要求1所述的方法，其特征在于，所述多个缓冲器的数量是奇数。
6.如权利要求5所述的方法，其特征在于，所述多个缓冲器的数量等于三。
7.如权利要求5所述的方法，其特征在于，所述多个缓冲器的数量等于五。
8.如权利要求1所述的方法，其特征在于，在所述这些缓冲器的所述两者被用来作为两个在屏缓冲器且这两个在屏缓冲器分别用来储存预计要针对使用者左眼来显示的一左三维画面以及预计要针对使用者右眼来显示的一右三维画面的状况下，动态地利用所述多个缓冲器的所述至少一其它缓冲器作为针对所述至少一三维画面的所述至少一离屏缓冲器的步骤另包含：
利用所述这些缓冲器中的其它缓冲器作为离屏缓冲器。
9.如权利要求1所述的方法，其特征在于，另包含：
检测耦接至所述视频显示系统的一显示装置是否为三维显示装置。
10.一种视频处理电路，所述视频处理电路是位于一视频显示系统中，所述视频处理电路包含有：
一控制器，用来控制所述视频处理电路的运作；
一解多工器，用来将一个三维视频流解多工成为一左视频流与一右视频流；
两视频解码器，用来分别解码所述左视频流与所述右视频流以产生多个三维画面；以及
一缓冲模块，用来暂时地储存所述这些三维画面，所述缓冲模块包含多个缓冲器，其中在所述控制器的控制下，所述缓冲模块动态地利用所述多个缓冲器的两者作为针对所述这些三维画面中的至少一部分三维画面的多个在屏缓冲器，以及在所述控制器的控制下，于利用所述多个缓冲器的所述两者中的任一者作为一在屏缓冲器期间，所述缓冲模块动态地利用所述多个缓冲器中的至少一其它缓冲器作为针对至少一三维画面的至少一离屏缓冲器。
11.如权利要求10所述的视频处理电路，其特征在于，所述缓冲模块分别利用所述多个缓冲器的所述两者作为于不同的周期内的在屏缓冲器。
12.如权利要求11所述的视频处理电路，其特征在于，另包含：
一多工器，用来多工选择所述这些缓冲器中的一者的输出；
其中藉助于所述多工器，所述缓冲模块分别利用所述多个缓冲器的所述两者作为于不同的周期内的在屏缓冲器。
13.如权利要求11所述的视频处理电路，其特征在于，所述这些不同的周期是为一垂直同步信号的不同的周期。
14.如权利要求10所述的视频处理电路，其特征在于，所述多个缓冲器的数量是奇数。
15.如权利要求14所述的视频处理电路，其特征在于，所述多个缓冲器的数量等于三。
16.如权利要求14所述的视频处理电路，其特征在于，所述多个缓冲器的数量等于五。
17.如权利要求10所述的视频处理电路，其特征在于，在所述缓冲模块利用所述这些缓冲器的所述两者作为两个在屏缓冲器且这两个在屏缓冲器分别用来储存预计要针对使用者左眼来显示的一左三维画面以及预计要针对使用者右眼来显示的一右三维画面的状况下，所述缓冲模块利用所述这些缓冲器中的其它缓冲器作为离屏缓冲器。
18.如权利要求10所述的视频处理电路，其特征在于，另包含：
一显示装置检测器，用来检测耦接至所述视频显示系统的一显示装置是否为三维显示装置。
19.一视频显示系统，其包含有：
一视频处理电路，所述视频处理电路包含：
一控制器，用来控制所述视频处理电路的运作；
一解多工器，用来将一个三维视频流解多工成为一左视频流与一右视频流；
两视频解码器，用来分别解码所述左视频流与所述右视频流以产生多个三维画面；以及
一缓冲模块，用来暂时地储存所述这些三维画面，所述缓冲模块包含多个缓冲器，其中在所述控制器的控制下，所述缓冲模块动态地利用所述多个缓冲器的两者作为针对所述这些三维画面中的至少一部分三维画面的多个在屏缓冲器，以及在所述控制器的控制下，于利用所述多个缓冲器的所述两者中的任一者作为一在屏缓冲器期间，所述缓冲模块动态地利用所述多个缓冲器中的至少一其它缓冲器作为针对至少一三维画面的至少一离屏缓冲器。
20.如权利要求19所述的视频显示系统，其特征在于，所述缓冲模块分别利用所述多个缓冲器的所述两者作为于不同的周期内的在屏缓冲器。
21.如权利要求20所述的视频显示系统，其特征在于，所述视频处理电路另包含：
一多工器，用来多工选择所述这些缓冲器中的一者的输出；
其中藉助于所述多工器，所述缓冲模块分别利用所述多个缓冲器的所述两者作为于不同的周期内的在屏缓冲器。
22.如权利要求20所述的视频显示系统，其特征在于，所述这些不同的周期是一垂直同步信号的不同的周期。
23.如权利要求19所述的视频显示系统，其特征在于，所述多个缓冲器的数量是奇数。
24.如权利要求23所述的视频显示系统，其特征在于，所述多个缓冲器的数量等于三。
25.如权利要求23所述的视频显示系统，其特征在于，所述多个缓冲器的数量等于五。
26.如权利要求19所述的视频显示系统，其特征在于，在所述缓冲模块利用所述这些缓冲器的所述两者作为两个在屏缓冲器且这两个在屏缓冲器分别用来储存预计要针对使用者左眼来显示的一左三维画面以及预计要针对使用者右眼来显示的一右三维画面的状况下，所述缓冲模块利用所述这些缓冲器中的其它缓冲器作为离屏缓冲器。
27.如权利要求19所述的视频显示系统，其特征在于，所述视频处理电路另包含：
一显示装置检测器，用来检测耦接至所述视频显示系统的一显示装置是否为三维显示装置。
CN201080018388.8A 2010-11-26 2010-11-26 执行视频显示控制的方法、视频处理电路及视频显示系统 Expired - Fee Related CN102741917B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510125038.6A CN104717484B (zh) 2010-11-26 2010-11-26 进行视频显示控制的方法、视频处理电路及视频显示系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2010/079184 WO2012068742A1 (en) 2010-11-26 2010-11-26 Method for performing video display control within a video display system, and associated video processing circuit and video display system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510125038.6A Division CN104717484B (zh) 2010-11-26 2010-11-26 进行视频显示控制的方法、视频处理电路及视频显示系统

Publications (2)

Publication Number Publication Date
CN102741917A true CN102741917A (zh) 2012-10-17
CN102741917B CN102741917B (zh) 2015-04-22

Family

ID=46126354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080018388.8A Expired - Fee Related CN102741917B (zh) 2010-11-26 2010-11-26 执行视频显示控制的方法、视频处理电路及视频显示系统

Country Status (4)

Country Link
US (1) US8786674B2 (zh)
CN (1) CN102741917B (zh)
TW (1) TWI441158B (zh)
WO (1) WO2012068742A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104717484B (zh) * 2010-11-26 2017-06-09 联发科技（新加坡）私人有限公司 进行视频显示控制的方法、视频处理电路及视频显示系统
TWI489856B (zh) * 2012-09-03 2015-06-21 Dimensional image processing method
US11049211B2 (en) 2017-07-06 2021-06-29 Channel One Holdings Inc. Methods and system for asynchronously buffering rendering by a graphics processing unit
CA3044477A1 (en) * 2018-06-01 2019-12-01 Gregory Szober Display buffering methods and systems
US11164496B2 (en) 2019-01-04 2021-11-02 Channel One Holdings Inc. Interrupt-free multiple buffering methods and systems

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4206654A (en) * 1978-10-19 1980-06-10 Keller John T Video display control for diagnostic scanners
US5933154A (en) * 1994-09-30 1999-08-03 Apple Computer, Inc. Multi-panel video display control addressing of interleaved frame buffers via CPU address conversion
CN1414794A (zh) * 2001-10-22 2003-04-30 矽统科技股份有限公司 在视窗中显示立体动画的设备及方法
CN1414795A (zh) * 2001-10-22 2003-04-30 矽统科技股份有限公司 在视窗中显示立体动画的装置及方法
CN1450816A (zh) * 2003-04-22 2003-10-22 上海大学 一种立体视频流编码/解码器及其立体视频编解码系统
US20070035831A1 (en) * 2003-12-19 2007-02-15 Gutierrez Novelo Manuel R 3D Videogame system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2175666B1 (en) * 1996-12-04 2012-11-14 Panasonic Corporation Optical disk for high resolution and three-dimensional video recording, optical disk reproduction apparatus, and optical disk recording apparatus
US20030133007A1 (en) 1997-10-21 2003-07-17 Katsumi Iijima Image pickup apparatus
US6760031B1 (en) * 1999-12-31 2004-07-06 Intel Corporation Upgrading an integrated graphics subsystem
US20020135585A1 (en) * 2000-02-01 2002-09-26 Dye Thomas A. Video controller system with screen caching
US6567091B2 (en) * 2000-02-01 2003-05-20 Interactive Silicon, Inc. Video controller system with object display lists
TW580826B (en) * 2001-01-12 2004-03-21 Vrex Inc Method and apparatus for stereoscopic display using digital light processing
JP3923434B2 (ja) * 2003-01-28 2007-05-30 株式会社ソフィア 画像表示装置
US7262818B2 (en) * 2004-01-02 2007-08-28 Trumpion Microelectronic Inc. Video system with de-motion-blur processing
CN101415126A (zh) 2007-10-18 2009-04-22 深圳Tcl新技术有限公司 一种产生三维图像效果的方法及数字视频装置
US20090322784A1 (en) * 2008-02-27 2009-12-31 Gabriele Sartori System and method for virtual 3d graphics acceleration and streaming multiple different video streams
CN101540926B (zh) 2009-04-15 2010-10-27 南京大学 基于h.264的立体视频编解码方法
CN102006489B (zh) * 2009-08-27 2015-02-04 晨星软件研发(深圳)有限公司 用于立体显示的帧频转换装置及方法
KR101626742B1 (ko) * 2009-12-31 2016-06-03 엘지디스플레이 주식회사 멀티 영상 표시 시스템
US9491432B2 (en) * 2010-01-27 2016-11-08 Mediatek Inc. Video processing apparatus for generating video output satisfying display capability of display device according to video input and related method thereof
US20120050462A1 (en) * 2010-08-25 2012-03-01 Zhibing Liu 3d display control through aux channel in video display devices
KR20120019728A (ko) * 2010-08-26 2012-03-07 엘지전자 주식회사 영상표시장치 및 그 동작방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4206654A (en) * 1978-10-19 1980-06-10 Keller John T Video display control for diagnostic scanners
US5933154A (en) * 1994-09-30 1999-08-03 Apple Computer, Inc. Multi-panel video display control addressing of interleaved frame buffers via CPU address conversion
CN1414794A (zh) * 2001-10-22 2003-04-30 矽统科技股份有限公司 在视窗中显示立体动画的设备及方法
CN1414795A (zh) * 2001-10-22 2003-04-30 矽统科技股份有限公司 在视窗中显示立体动画的装置及方法
CN1450816A (zh) * 2003-04-22 2003-10-22 上海大学 一种立体视频流编码/解码器及其立体视频编解码系统
US20070035831A1 (en) * 2003-12-19 2007-02-15 Gutierrez Novelo Manuel R 3D Videogame system

Also Published As

Publication number Publication date
CN102741917B (zh) 2015-04-22
TW201222525A (en) 2012-06-01
TWI441158B (zh) 2014-06-11
WO2012068742A1 (en) 2012-05-31
US20120133732A1 (en) 2012-05-31
US8786674B2 (en) 2014-07-22

Similar Documents

Publication Publication Date Title
JP6046192B2 (ja) ３Ｄ映像の提供方法、３Ｄ映像の変換方法、ＧＵＩ提供方法及びこれを適用した３Ｄディスプレイ装置、そして３Ｄ映像の提供システム｛Ｍｅｔｈｏｄｆｏｒｐｒｏｖｉｄｉｎｇ３Ｄｉｍａｇｅ、ｍｅｔｈｏｄｆｏｒｃｏｎｖｅｒｔｉｎｇ３Ｄｉｍａｇｅ、ＧＵＩｐｒｏｖｉｄｉｎｇｍｅｔｈｏｄｒｅｌａｔｅｄｔｏ３Ｄｉｍａｇｅａｎｄ３Ｄｄｉｓｐｌａｙａｐｐａｒａｔｕｓａｎｄｓｙｓｔｅｍｆｏｒｐｒｏｖｉｄｉｎｇ３Ｄｉｍａｇｅ｝
JP5933916B2 (ja) Ｇｕｉ提供方法及びこれを用いたディスプレイ装置と３ｄ映像提供システム
JP5745822B2 (ja) 再生モード切替方法、出力モード切替方法及びこれを用いたディスプレイ装置と３ｄ映像提供システム
CN102118592B (zh) 用于显示多视频的系统
CN101515432B (zh) 图像处理设备与图像处理方法
CN102741917A (zh) 在视频显示系统中用于执行视频显示控制的方法和相关的视频处理电路及视频显示系统
JP2011114866A (ja) ３Ｄ映像提供方法及びこれを適用した３Ｄディスプレイ装置｛Ｍｅｔｈｏｄｆｏｒｐｒｏｖｉｄｉｎｇ３Ｄｉｍａｇｅａｎｄ３Ｄｄｉｓｐｌａｙａｐｐａｒａｔｕｓ｝
CN104980666B (zh) 影像切换器及其切换方法
TWI455572B (zh) 用於立體顯示之圖框率轉換裝置及方法
CN102349302A (zh) 影像输出装置、影像显示系统
EP3644614A1 (en) Video data processing method and video data processing device
EP3021213A1 (en) Display apparatus and display methods thereof
CN108604438A (zh) 显示控制方法以及用于使计算机实施该显示控制方法的程序
KR20200077507A (ko) 비디오 데이터 처리 방법 및 비디오 데이터 처리 장치
JP2011114861A (ja) ３次元映像ディスプレイ装置及びディスプレイ方法
US20140022382A1 (en) Video setting method
CN106412718A (zh) 一种字幕在3d空间中的渲染方法及其装置
CN102056000A (zh) 显示控制器、显示控制方法、程序、输出设备以及传送器
TWI483229B (zh) 顯示裝置及其畫面處理方法
JP2017016041A (ja) 静止画送受信同期再生装置
CN104717484A (zh) 进行视频显示控制的方法、视频处理电路及视频显示系统
JP5700998B2 (ja) 立体映像表示装置及びその制御方法
KR20110138976A (ko) 영상 분배 장치, 디스플레이 장치 및 이에 적용되는 영상 분배 방법
KR101801141B1 (ko) 영상표시장치 및 그 동작방법
US8896615B2 (en) Image processing device, projector, and image processing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220307

Address after: ottawa

Patentee after: Xueshan Technology Co.,Ltd.

Address before: Singapore, Singapore

Patentee before: MediaTek (Singapore) Pte. Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150422