CN102738389B - 一种具有忆阻器特性的半导体器件及其制备方法 - Google Patents
一种具有忆阻器特性的半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN102738389B CN102738389B CN201110090926.0A CN201110090926A CN102738389B CN 102738389 B CN102738389 B CN 102738389B CN 201110090926 A CN201110090926 A CN 201110090926A CN 102738389 B CN102738389 B CN 102738389B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- memristor
- preparation
- characteristic
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thyristors (AREA)
Abstract
本发明涉及一种具有忆阻器特性的半导体器件及其制备方法。所述半导体器件包括上电极和下电极,以及位于所述上电极和下电极之间的功能层薄膜,所述功能层薄膜为钛铝氧化物TiAlOx。本发明具有忆阻器特性的半导体器件具有与忆阻器相似的特性,结构简单,可以作为第四种无源电路元件的候选,同时采用了简单的制备工艺,降低了忆阻器的制作成本,因此具有产业化价值,有利于本发明的广泛推广和应用。
Description
技术领域
本发明涉及一种半导体器件及其制备方法,尤其涉及一种具有忆阻器特性的半导体器件及其制备方法,属于微电子技术以及半导体器件领域。
背景技术
阻忆器(memristor)是指电子电路中除了电阻、电容、以及电感之外的第四种无源电路元件。简单地说,忆阻器实际上就是一种有记忆功能的非线性电阻。通过控制电流的变化可改变其阻值,如果把高阻态的电阻值定义为“0”,低阻态的电阻值定义为“1”,则这种电阻就可以实现存储数据的功能。忆阻器的概念早在1971年就由美国加州大学伯克利分校的电子工程教授蔡少堂所提出。忆阻器由于其对电阻的时间记忆特性使其在模拟分析、电子器件、集成电路设计、以及神经网络等众多领域具有广阔的应用前景。在忆阻器被提出后的三十几年间,有关忆阻器的理论虽有发展却并没有引起人们足够的重视。直到2008年,美国惠普公司的研究人员成功制备出了与蔡少堂教授所描述行为相同的忆阻器电路元件。由于其可实现非常小的纳米等级组件,并且不会产生现今将晶体管尺寸缩小的过热问题,因此吸引了越来越多研究者的兴趣,并有望成为电子学、材料科学、半导体器件等领域研究的新热点。目前,忆阻器发展的明显趋势是希望制备成本更低,工艺更加简单,性能指标更好。现有的忆阻器器件主要以惠普实验室提出的采用不同化学配比的二氧化钛双层结构为主。为了能够推动忆阻器的进一步发展,开发新的材料,发展有效并且可行的工艺技术是本技术领域的关键所在。
发明内容
本发明针对为了能够推动忆阻器的进一步发展,开发新的材料,发展有效并且可行的工艺技术的需求,提供一种具有忆阻器特性的半导体器件及其制备方法。
本发明解决上述技术问题的技术方案如下:一种具有忆阻器特性的半导体器件,其特征在于,该半导体器件包括上电极和下电极,以及位于所述上电极和下电极之间的功能层薄膜,所述功能层薄膜为钛铝氧化物TiAlOx,其中,0.5<x<3。
在上述技术方案的基础上,本发明还可以做如下改进。
进一步,所述上电极和下电极的材料为W、Au、Pt、Ti、TiN、TaN、ITO或者IZO。
进一步,所述下电极和上电极的厚度分别为10nm至500nm,所述功能层薄膜的厚度为3nm至600nm。
本发明还提供一种解决上述技术问题的技术方案如下:一种具有忆阻器特性的半导体器件的制备方法包括以下步骤:
步骤一:在衬底上形成下电极;
步骤二:在所述下电极上依次沉积Ti/Al/Ti薄膜层;
步骤三:对所述Ti/Al/Ti薄膜层进行氮化处理,使其相互扩散,形成TiAl薄膜层;
步骤四:对所述TiAl薄膜层进行氧化处理,形成TiAlOx功能层薄膜;
步骤五:在所述TiAlOx功能层薄膜上形成上电极。
进一步,所述步骤二中下电极上淀积的Ti/Al/Ti薄膜层的厚度分别为1nm至200nm。
进一步,所述步骤三中氮化处理主要采用氮气退火的方法。
进一步,所述氮气退火的温度为100℃至1000℃,所述氮气退火的时间为30秒至2小时。
进一步,所述步骤四中氧化处理为热氧化、等离子氧化或者离子注入氧化。
进一步,所述氧化的温度为100℃至1000℃,所述氧化时间为1分钟至2小时。
本发明的有益效果是:本发明具有忆阻器特性的半导体器件具有与忆阻器相似的特性,结构简单,可以作为第四种无源电路元件的候选,同时采用了简单的制备工艺,降低了忆阻器的制作成本,因此具有产业化价值,有利于本发明的广泛推广和应用。
附图说明
图1为本发明实施例具有忆阻器特性的半导体器件的结构示意图;
图2为本发明实施例具有忆阻器特性的半导体器件的制备方法流程图;
图3为图2制备方法中各步骤对应的结构示意图;
图4为本发明实施例具有忆阻器特性的半导体器件的电流-电压特性曲线示意图;
图5为本发明实施例具有忆阻器特性的半导体器件在连续五次负电压扫描下的电流-电压特性曲线示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。在此提供的附图及其描述仅用于例示本发明的实施例。在各附图中的形状和尺寸仅用于示意性例示,而不是用于限制本发明的范围。
图1为本发明实施例具有忆阻器特性的半导体器件的结构示意图。如图1所示,具有忆阻器特性的半导体器件包括:衬底100;设置于衬底100上的下电极101;设置于下电极101上的功能层薄膜102;以及设置于功能层薄膜102上的上电极103。
所述衬底100一般由二氧化硅、掺杂二氧化硅或者其他材料制成。
所述下电极101和所述上电极103采用W、Au、Pt、Ti、TiN、TaN、ITO、IZO等导电材料。所述下电极101和所述上电极103的厚度各为10nm至500nm。可以理解,所述下电极101和上电极103的厚度可以相同,也可以不同,只要在10nm至500nm之间即可。所述下电极101和所述上电极103可以采用化学汽相淀积、电子束蒸发、溅射、原子层淀积、热蒸发等工艺形成。
所述功能层薄膜102是通过氮化处理以及氧化处理而形成的钛铝氧化物。所述功能层薄膜102的形成过程包括:首先将沉积在下电极之上的Ti/Al/Ti进行氮化处理,然后再将其进行氧化处理以形成TiAlOx功能层薄膜,其中,0.5<x<3。
所述功能层薄膜102的厚度为3nm至600nm。
同时,本发明提供以上具有忆阻器特性的半导体器件的制备方法。
图2为本发明实施例具有忆阻器特性的半导体器件的制备方法流程图。如图2所示,该制备方法可以用于制备图1所示实施例具有忆阻器特性的半导体器件。以下结合图3说明所示制备方法的具体过程。
步骤P101,形成下电极。
如图3(a)所示,首先在衬底100上沉积下电极101。在该实施例中,所述衬底100可以采用二氧化硅、掺杂二氧化硅或者其他材料。所述下电极101采用W、Au、Pt、Ti、TiN、TaN、ITO、IZO等导电材料。所述下电极101的厚度为10nm至500nm。。所述下电极101可以采用化学汽相淀积、电子束蒸发、溅射、原子层淀积、热蒸发等工艺形成。
步骤P102,在下电极上依次沉积Ti/Al/Ti薄膜,用于形成功能层薄膜102。
如图3(b)所示,在下电极上依次沉积Ti薄膜102a/Al薄膜102b /Ti薄膜102a。所述Ti薄膜102a以及所述Al薄膜102b的厚度分别为1nm至200nm。可以理解,所述Ti薄膜102a和所述Al薄膜102b的厚度可以相同,也可以不同,只要在1nm至200nm之间即可。所述Ti薄膜102a和所述Al薄膜102b可以采用化学汽相淀积、电子束蒸发、溅射、原子层淀积、热蒸发等工艺形成。
步骤P103,对形成的Ti/Al/Ti薄膜进行氮化处理,使其相互扩散,形成TiAl薄膜层。
如图3(c)所示,通过氮化处理的方法形成TiAl薄膜层102c。 所述氮化处理主要采用氮气退火的方法,其具体氮化处理的方法不受本发明限制。所述氮气退火的温度为100℃至1000℃,所述氮气退火的时间为30秒至2小时。
步骤P104,对氮化处理形成的TiAl薄膜进行氧化处理形成TiAlOx功能层薄膜。
如图3(d)所示,通过氧化的方法生成TiAlOx功能层102。所述氧化的方法是热氧化、等离子氧化、离子注入氧化之一,其具体氧化的方法不受本发明限制。所述氧化温度为100℃至1000℃。所述氧化时间为1分钟至120分钟,其中,0.5<x<3。
步骤P105,形成上电极。
如图3(e)所示,在功能层102上沉积上电极103。所述上电极103采用W、Au、Pt、Ti、TiN、TaN、ITO、IZO等导电材料。所述上电极103的厚度为10nm至500nm。。所述上电极103可以采用化学汽相淀积、电子束蒸发、溅射、原子层淀积、热蒸发等工艺形成。
图4为本发明实施例以Pt作为上电极以及下电极构成的具有忆阻器特性的半导体器件的电流-电压特性曲线示意图;图5为本发明该实施例具有忆阻器特性的半导体器件在连续五次负电压扫描下的电流-电压特性曲线示意图;如图4及5所示,本发明制备的半导体器件具有与已有忆阻器相似的电学特性。
由上可知,该发明提供的半导体器件具有与已有忆阻器相似的电学特性,并且该发明提供的具有忆阻器特性的半导体器件结构和制备工艺简单,制备成本低,因此具有产业化价值。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (6)
1.一种具有忆阻器特性的半导体器件的制备方法,其特征在于,所述制备方法包括以下步骤:
步骤一:在衬底上形成下电极;
步骤二:在所述下电极上依次沉积Ti/Al/Ti薄膜层;
步骤三:对所述Ti/Al/Ti薄膜层进行氮化处理,使其相互扩散,形成TiAl薄膜层;
步骤四:对所述TiAl薄膜层进行氧化处理,形成TiAlOx功能层薄膜;
步骤五:在所述TiAlOx功能层薄膜上形成上电极。
2.根据权利要求1所述的具有忆阻器特性的半导体器件的制备方法,其特征在于,所述步骤二中下电极上淀积的Ti/Al/Ti薄膜层的厚度分别为1nm至200nm。
3.根据权利要求2所述的具有忆阻器特性的半导体器件的制备方法,其特征在于,所述步骤三中氮化处理主要采用氮气退火的方法。
4.根据权利要求3所述的具有忆阻器特性的半导体器件的制备方法,其特征在于,所述氮气退火的温度为100℃至1000℃,所述氮气退火的时间为30秒至2小时。
5.根据权利要求2所述的具有忆阻器特性的半导体器件的制备方法,其特征在于,所述步骤四中氧化处理为热氧化、等离子氧化或者离子注入氧化。
6.根据权利要求5所述的具有忆阻器特性的半导体器件的制备方法,其特征在于,所述氧化的温度为100℃至1000℃,所述氧化时间为1分钟至2小时。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110090926.0A CN102738389B (zh) | 2011-04-12 | 2011-04-12 | 一种具有忆阻器特性的半导体器件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110090926.0A CN102738389B (zh) | 2011-04-12 | 2011-04-12 | 一种具有忆阻器特性的半导体器件及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102738389A CN102738389A (zh) | 2012-10-17 |
CN102738389B true CN102738389B (zh) | 2014-08-13 |
Family
ID=46993506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110090926.0A Active CN102738389B (zh) | 2011-04-12 | 2011-04-12 | 一种具有忆阻器特性的半导体器件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102738389B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109155364B (zh) * | 2018-08-02 | 2022-09-23 | 深圳市为通博科技有限责任公司 | 忆阻器电极材料的制备方法、制备装置和忆阻器电极材料 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1815770A (zh) * | 2004-12-21 | 2006-08-09 | 三星电子株式会社 | 具有两种电阻材料层的非易失性存储器件 |
CN101689602A (zh) * | 2007-05-25 | 2010-03-31 | 美光科技公司 | 具有界面粘合加热层的可变电阻存储器装置、使用所述装置的系统及形成所述装置的方法 |
US7714405B2 (en) * | 2005-03-03 | 2010-05-11 | Uchicago Argonne, Llc | Layered CU-based electrode for high-dielectric constant oxide thin film-based devices |
-
2011
- 2011-04-12 CN CN201110090926.0A patent/CN102738389B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1815770A (zh) * | 2004-12-21 | 2006-08-09 | 三星电子株式会社 | 具有两种电阻材料层的非易失性存储器件 |
US7714405B2 (en) * | 2005-03-03 | 2010-05-11 | Uchicago Argonne, Llc | Layered CU-based electrode for high-dielectric constant oxide thin film-based devices |
CN101689602A (zh) * | 2007-05-25 | 2010-03-31 | 美光科技公司 | 具有界面粘合加热层的可变电阻存储器装置、使用所述装置的系统及形成所述装置的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102738389A (zh) | 2012-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Huh et al. | Memristors based on 2D materials as an artificial synapse for neuromorphic electronics | |
Miao et al. | Continuous electrical tuning of the chemical composition of TaO x-based memristors | |
Yin et al. | Two-dimensional unipolar memristors with logic and memory functions | |
Pantel et al. | Room-temperature ferroelectric resistive switching in ultrathin Pb (Zr0. 2Ti0. 8) O3 films | |
US9349802B2 (en) | Memory devices including two-dimensional material, methods of manufacturing the same, and methods of operating the same | |
Qi et al. | Resistive switching in single epitaxial ZnO nanoislands | |
Nagashima et al. | Intrinsic mechanisms of memristive switching | |
Baek et al. | Ferroelectric field‐effect‐transistor integrated with ferroelectrics heterostructure | |
Jeon et al. | Selector-free resistive switching memory cell based on BiFeO3 nano-island showing high resistance ratio and nonlinearity factor | |
EP3213349B1 (en) | Memory apparatus and method of production thereof | |
Ou et al. | Forming-free resistive switching in multiferroic BiFeO3 thin films with enhanced nanoscale shunts | |
CN104795493A (zh) | 一种基于纳米线阵列的忆阻器及其制备方法 | |
CN102544359A (zh) | 忆阻器及其制作方法 | |
Chen et al. | Electroforming-free, flexible, and reliable resistive random-access memory based on an ultrathin TaO x film | |
CN102931346A (zh) | 忆阻器器件及其制备方法 | |
Li et al. | Imperfection-enabled memristive switching in van der Waals materials | |
Zhang et al. | Carrier trapping in wrinkled 2D monolayer MoS2 for ultrathin memory | |
Ebenhoch et al. | Hydrothermally grown TiO2 nanorod array memristors with volatile states | |
Kim et al. | Phase engineering of 2D materials | |
CN103500701A (zh) | 一种制备纳米器件的方法 | |
Yang et al. | Evolution between Volatile and Nonvolatile Resistive Switching Behaviors in Ag/TiO x/CeO y/F-Doped SnO2 Nanostructure-Based Memristor Devices for Information Processing Applications | |
CN102738387B (zh) | 一种基于TiOx结构的忆阻器及其制备方法 | |
Zhao et al. | Review on resistive switching devices based on multiferroic BiFeO3 | |
CN103633243B (zh) | 一种电阻型存储器的制备方法 | |
Jian et al. | Resistive switching mechanism of ZnO/ZrO2-stacked resistive random access memory device annealed at 300° C by sol–gel method with forming-free operation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |