CN103500701A - 一种制备纳米器件的方法 - Google Patents

一种制备纳米器件的方法 Download PDF

Info

Publication number
CN103500701A
CN103500701A CN201310491769.3A CN201310491769A CN103500701A CN 103500701 A CN103500701 A CN 103500701A CN 201310491769 A CN201310491769 A CN 201310491769A CN 103500701 A CN103500701 A CN 103500701A
Authority
CN
China
Prior art keywords
voltage
metal
oxide material
electrode
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310491769.3A
Other languages
English (en)
Other versions
CN103500701B (zh
Inventor
龙世兵
张美芸
王国明
李阳
王明
许晓欣
刘若愚
李丛飞
刘红涛
孙鹏霄
刘琦
吕杭炳
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201310491769.3A priority Critical patent/CN103500701B/zh
Publication of CN103500701A publication Critical patent/CN103500701A/zh
Application granted granted Critical
Publication of CN103500701B publication Critical patent/CN103500701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种制备纳米器件的方法，包括：在绝缘衬底上沉积一层金属薄膜，形成粘附层；在金属薄膜上沉积一层金属薄膜，形成金属下电极；在金属下电极上沉积一层氧化物材料；在氧化物材料上沉积一层金属薄膜，形成金属上电极；在金属上电极与金属下电极上加电压进行电压扫描，在氧化物材料中形成导电细丝，器件处于低阻态；在金属上电极与金属下电极上重新加相同方向或者反方向电压进行电压扫描，使氧化物材料中的导电细丝逐渐变细直至断裂，器件由低阻态向高阻态转化，器件在低阻态与高阻态之间存在一个中间态，选择合适的停止电压，使器件的中间态处于量子电导附近，形成纳米器件。利用本发明，简化了制备工艺、提高了与传统CMOS工艺的兼容性。

Description

一种制备纳米器件的方法
技术领域
本发明属于纳米器件及纳米加工技术领域，尤其涉及一种制备纳米器件的方法。
背景技术
随着当代集成电路工艺技术的长足发展，集成化器件的特征尺寸已进入nm级层，器件的特征尺寸的等比例缩小，使得器件物理特性分析也进入量子力学的分析层次。纳米器件在电学方面与传统器件有很大的不同，其性能大大优于传统电子器件。主要体现在工作速度快、功耗低、信息存储量大、体积小、重量轻，集成密度高的特点。随着工艺水平的提高，纳米器件将成为电子器件的主流。
目前，制备纳米器件的方法多为化学方法。申请号为201210452073.5的中国发明专利公开了一种采用物理与化学方式结合制备的三维金属微纳米器件方法；申请号为200610113196.0的中国发明专利公开了一种采用化学方法制备多级硅纳米器件的方法；申请号200910073166.5中国发明专利公开了一种采用化学方法制备聚苯胺纳米纤维的乳液聚合物；申请号为201210331608.3的中国发明专利公开了一种采用倒置工艺制备二维材料纳米器件的方法；利用上述方法制备的纳米器件存在制备工艺复杂、或反应难以控制、或制备的器件难以应用的缺点。
发明内容
(一)要解决的技术问题
针对上述现有技术的不足，本发明的主要目的在于提供一种制备纳米器件的方法，以简化制备工艺、降低制备成本、提高制备效率、并提高与传统的CMOS工艺的兼容性。
(二)技术方案
为达到上述目的，本发明提供了一种制备纳米器件的方法，包括：A、在绝缘衬底上沉积一层金属薄膜，形成粘附层；B、在金属薄膜上沉积一层金属薄膜，形成金属下电极；C、在金属下电极上沉积一层氧化物材料；D、在氧化物材料上沉积一层金属薄膜，形成金属上电极；E、在金属上电极与金属下电极上加电压进行电压扫描，在氧化物材料中形成导电细丝，器件处于低阻态；在金属上电极与金属下电极上重新加相同方向或者反方向电压进行电压扫描，由于焦耳热或者氧化还原反应使氧化物材料中的导电细丝逐渐变细直至断裂，器件由低阻态向高阻态转化，器件在低阻态与高阻态之问存在一个中间态，选择合适的停止电压，使器件的中间态处于量子电导附近，形成纳米器件。
上述方案中，步骤A中所述绝缘衬底为平整、洁净的绝缘衬底SiO2、Si3N4或Al2O3；步骤A中所述沉积采用磁控溅射、离子束溅射或电子束蒸发方法；步骤A中所述金属薄膜厚度为5-10nm；步骤A中所述金属薄膜采用单质金属Ti。
上述方案中，步骤B中所述沉积采用磁控溅射、离子束溅射或电子束蒸发方法；步骤B中所述金属薄膜厚度为50-70nm；步骤B中所述金属薄膜采用单质金属Pt、Ti、Cu或Au。
上述方案中，步骤C中所述沉积采用原子层沉积法(ALD)、磁控溅射或离子束溅射；步骤C中所述氧化物材料的厚度为5-100nm；步骤C中所述的原子层沉积温度为100-400℃；步骤C中所述氧化物材料为二元过渡金属氧化物材料或复杂氧化物材料。所述二元过渡金属氧化物材料包括TaOx、HfO2、TiO2、NiO或ZrO2，所述复杂氧化物材料为SrTiO3。
上述方案中，步骤D中所述沉积采用磁控溅射、离子束溅射或电子束蒸发；步骤D中所述金属薄膜厚度为50-70nm；步骤D中所述的金属薄膜采用单质金属Pt、Ti、Cu或Au。
上述方案中，步骤E中所述电压扫描采用恒定电压扫描(CVS)、斜坡电压扫描(RVS)或连续性斜坡电压扫描(SVS)。所述恒定电压扫描是电压恒定的扫描方式；所述斜坡电压扫描是等变台阶电压扫描方式，电压每次增加的大小一定；所述连续性斜坡电压扫描是不断增加电压的最大值进行扫描，每增加一次都需要对器件进行电压由小到大的重新扫描。
上述方案中，步骤E中所述在金属上电极与金属下电极上加电压时，下电极始终接地。步骤E中所述选取合适的停止电压是在中间态的范围内选取，根据测试的器件的电流-电压关系得到中间态的电导范围，对电导范围进行筛选得到属于纳米器件的电导范围，即为合适的停止的电压范围。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、利用本发明提供的制备纳米器件的方法，因其使用的氧化物材料具有工艺简单，能够与传统的CMOS工艺兼容的特点，因此易于集成。
2、利用本发明提供的制备纳米器件的方法，因器件结构简单，易于操作，容易实现，因此大大简化了制备工艺，降低了制备成本，提高了工艺稳定性与制备效率，非常有利于本发明的广泛推广和应用。
3、利用本发明提供的制备纳米器件的方法，操作简单，工艺步骤较少，大大简化了制备工艺、降低了制备成本、提高了制备效率、并提高了与传统的CMOS工艺的兼容性。
附图说明
图1为依照本发明实施例的制备纳米器件的方法流程图；
图2为依照图1所示流程制备的纳米器件的结构示意图；
图3为加电压扫描时器件内导电细丝的变化示意图；
图4为Pt/HfO2/Pt器件达到量子电导时的示意图；
图5为NiO器件达到量子电导时的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如同1所示，图1为依照本发明实施例的制备纳米器件的方法流程图，该方法包括以下工艺步骤：
A、在绝缘衬底上沉积一层金属薄膜，形成粘附层；
B、在金属薄膜上沉积一层金属薄膜，形成金属下电极；
C、在金属下电极上沉积一层氧化物材料；
D、在氧化物材料上沉积一层金属薄膜，形成金属上电极；
E、在金属上电极与金属下电极上加电压进行电压扫描，在氧化物材料中形成导电细丝，器件处于低阻态；在金属上电极与金属下电极上重新加相同方向或者反方向电压进行电压扫描，由于焦耳热或者氧化还原反应使氧化物材料中的导电细丝逐渐变细直至断裂，器件由低阻态向高阻态转化，器件在低阻态与高阻态之间存在一个中间态，选择合适的停止电压，使器件的中间态处于量子电导附近，形成纳米器件。
其中，步骤A中所述绝缘衬底为平整、洁净的绝缘衬底例如SiO2、Si3N4或Al2O3等；步骤A中所述沉积采用磁控溅射、离子束溅射或电子束蒸发方法；步骤A中所述金属薄膜厚度为5-10nm；步骤A中所述金属薄膜采用单质金属例如Ti。
步骤B中所述沉积采用磁控溅射、离子束溅射或电子束蒸发方法等；步骤B中所述金属薄膜厚度为50-70nm；步骤B中所述金属薄膜采用单质金属例如Pt、Ti、Cu或Au等。
步骤C中所述沉积采用原子层沉积法(ALD)、磁控溅射或离子束溅射；步骤C中所述氧化物材料的厚度为5-100nm；步骤C中所述的原子层沉积温度为100-400℃；步骤C中所述氧化物材料为二元过渡金属氧化物材料或复杂氧化物材料，其中二元过渡金属氧化物材料包括TaOx、HfO2、TiO2、NiO或ZrO2等，复杂氧化物材料为SrTiO3。
步骤D中所述沉积采用磁控溅射、离子束溅射或电子束蒸发等；步骤D中所述金属薄膜厚度为50-70nm；步骤D中所述的金属薄膜采用单质金属例如Pt、Ti、Cu或Au等。
步骤E中所述电压扫描采用恒定电压扫描(CVS)、斜坡电压扫描(RVS)或连续性斜坡电压扫描(SVS)等方式，其中恒定电压扫描是电压恒定的扫描方式；斜坡电压扫描是等变台阶电压扫描方式，电压每次增加的大小一定；连续性斜坡电压扫描是不断增加电压的最大值进行扫描，每增加一次都需要对器件进行电压由小到大的重新扫描。
步骤E中所述在金属上电极与金属下电极上加电压时，下电极始终接地。所述选取合适的停止电压是在中间态的范围内选取，根据测试的器件的电流-电压关系得到中间态的电导范围，对电导范围进行筛选得到属于纳米器件的电导范围，即为合适的停止的电压范围。形成导电细丝的偏压大小是根据氧化物材料的类型、厚度，器件的限流来决定的;器件由低阻向高阻转化的电压主要取决于氧化物材料的类型、厚度与细丝的大小。
利用图1所示流程制备的纳米器件结构图如图2所示，图2为依照图1所示流程制备的纳米器件的结构示意图，该纳米器件中自下而上分别是衬底、粘附层、下电极、氧化物层和上电极，其中氧化物层形成于上电极和下电极之间。
实施例一
利用电子束蒸发在绝缘衬底SiO2上沉积一层Ti金属薄膜，厚度为5至10nm，然后同样利用电子束蒸发在Ti金属上沉积一层Pt电极，作为下电极，厚度在50至70nm，再利用原子层沉积法在Pt电极上沉积一层HfO2氧化物材料，再利用电子束蒸发在HfO2氧化物材料上沉积50至70nm的Pt电极，作为上电极，在形成的器件上加恒定电压形成导电细丝，电压大小为0.4V-0.5V左右，图3示出了加电压扫描时器件内导电细丝的变化示意图。最后在制备的器件上加同向的连续斜坡扫描电压。
图4所示为对Pt/HfO2/Pt器件进行5次连续性斜坡电压扫描的电学特性示意图。每次扫描之前都以0.1V的大小增加扫描电压的最大值直至1V停止，然后对器件进行最大电压增加后由0V到1V的扫描。由图可以看出在最大电压低于0.6V时，电导基本不变，而在最大电压为0.7V时，电导会发生突变。依次类推，每扫描一次，HfO2中的导电细丝尺寸减小一次，使得导电细丝逐渐变窄，在最后细丝彻底断裂之前，导电细丝的尺寸达到量子级别，根据所得到的电流-电压关系得到电导大小，选择合适的停止电压，使器件的最终状态停止在量子电导附近，即获得量子线器件。图3中在0.7V左右器件开始处于量子结构。
实施例二
利用电子束蒸发在绝缘衬底SiO2上沉积一层Ti金属薄膜，厚度为5至10nm，然后同样利用电子束蒸发在Ti金属上沉积一层W电极，作为下电极，厚度在50-70nm，再利用原子层沉积法在W电极上沉积一层NiO氧化物材料，再利用电子束蒸发在NiO氧化物材料上沉积50至70nm的Pt电极，作为上电极，在形成的器件上加恒定电压形成导电细丝，电压大小为0.4V-0.5V左右，最后在制备的器件上加斜坡扫描电压。图5所示为斜坡电压扫描时，NiO氧化物材料中的导电细丝逐渐变化的示意图。当电压由0V至1V不断增加时，NiO氧化物材料中的导电细丝逐渐变窄，在最后细丝电导达到G0或者几倍的G0时停止扫描，此时导电细丝的尺寸达到量子级别。根据所得到的电流-电压关系得到电导大小，选择合适的停止电压，使器件的最终状态停止在量子电导附近，即获得量子线器件。图5中在0.7V左右器件开始处于量子结构。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种制备纳米器件的方法，其特征在于，包括：
A、在绝缘衬底上沉积一层金属薄膜，形成粘附层；
B、在金属薄膜上沉积一层金属薄膜，形成金属下电极；
C、在金属下电极上沉积一层氧化物材料；
D、在氧化物材料上沉积一层金属薄膜，形成金属上电极；
E、在金属上电极与金属下电极上加电压进行电压扫描，在氧化物材料中形成导电细丝，器件处于低阻态；在金属上电极与金属下电极上重新加相同方向或者反方向电压进行电压扫描，由于焦耳热或者氧化还原反应使氧化物材料中的导电细丝逐渐变细直至断裂，器件由低阻态向高阻态转化，器件在低阻态与高阻态之问存在一个中间态，选择合适的停止电压，使器件的中间态处于量子电导附近，形成纳米器件。
2.根据权利要求1所述的制备纳米器件的方法，其特征在于，步骤A中所述绝缘衬底为平整、洁净的绝缘衬底SiO2、Si3N4或Al2O3；步骤A中所述沉积采用磁控溅射、离子束溅射或电子束蒸发方法；步骤A中所述金属薄膜厚度为5-10nm；步骤A中所述金属薄膜采用单质金属Ti。
3.根据权利要求1所述的制备纳米器件的方法，其特征在于，步骤B中所述沉积采用磁控溅射、离子束溅射或电子束蒸发方法；步骤B中所述金属薄膜厚度为50-70nm；步骤B中所述金属薄膜采用单质金属Pt、Ti、Cu或Au。
4.根据权利要求1所述的制备纳米器件的方法，其特征在于，步骤C中所述沉积采用原子层沉积法(ALD)、磁控溅射或离子束溅射；步骤C中所述氧化物材料的厚度为5-100nm；步骤C中所述的原子层沉积温度为100-400℃；步骤C中所述氧化物材料为二元过渡金属氧化物材料或复杂氧化物材料。
5.根据权利要求4所述的制备纳米器件的方法，其特征在于，所述二元过渡金属氧化物材料包括TaOx、HfO2、TiO2、NiO或ZrO2，所述复杂氧化物材料为SrTiO3。
6.根据权利要求1所述的制备纳米器件的方法，其特征在于，步骤D中所述沉积采用磁控溅射、离子束溅射或电子束蒸发；步骤D中所述金属薄膜厚度为50-70nm；步骤D中所述的金属薄膜采用单质金属Pt、Ti、Cu或Au。
7.根据权利要求1所述的制备纳米器件的方法，其特征在于，步骤E中所述电压扫描采用恒定电压扫描(CVS)、斜坡电压扫描(RVS)或连续性斜坡电压扫描(SVS)。
8.根据权利要求7所述的制备纳米器件的方法，其特征在于，所述恒定电压扫描是电压恒定的扫描方式；所述斜坡电压扫描是等变台阶电压扫描方式，电压每次增加的大小一定；所述连续性斜坡电压扫描是不断增加电压的最大值进行扫描，每增加一次都需要对器件进行电压由小到大的重新扫描。
9.根据权利要求1所述的制备纳米器件的方法，其特征在于，步骤E中所述在金属上电极与金属下电极上加电压时，下电极始终接地。
10.根据权利要求1所述的制备纳米器件的方法，其特征在于，步骤E中所述选取合适的停止电压是在中间态的范围内选取，根据测试的器件的电流-电压关系得到中间态的电导范围，对电导范围进行筛选得到属于纳米器件的电导范围，即为合适的停止的电压范围。
CN201310491769.3A 2013-10-18 2013-10-18 一种制备纳米器件的方法 Active CN103500701B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310491769.3A CN103500701B (zh) 2013-10-18 2013-10-18 一种制备纳米器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310491769.3A CN103500701B (zh) 2013-10-18 2013-10-18 一种制备纳米器件的方法

Publications (2)

Publication Number Publication Date
CN103500701A true CN103500701A (zh) 2014-01-08
CN103500701B CN103500701B (zh) 2016-03-16

Family

ID=49865897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310491769.3A Active CN103500701B (zh) 2013-10-18 2013-10-18 一种制备纳米器件的方法

Country Status (1)

Country Link
CN (1) CN103500701B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106500884A (zh) * 2016-11-28 2017-03-15 中国电子科技集团公司第四十八研究所 一种压力传感器芯体及其制备方法
CN106654007A (zh) * 2016-12-05 2017-05-10 华中科技大学 一种基于量子电导效应的忆阻器及其制备调制方法及应用
CN107210263A (zh) * 2015-03-31 2017-09-26 德州仪器公司 在集成电路或印刷电路板中形成导电及电阻电路结构的方法
CN107895757A (zh) * 2017-11-02 2018-04-10 中国科学院宁波材料技术与工程研究所 一种量子电导特性可控的纳米点接触
CN109950394A (zh) * 2019-03-29 2019-06-28 河南大学 无电形成过程阻变存储器实现量子电导效应的方法
CN111300163A (zh) * 2020-02-29 2020-06-19 湖南大学 一种离子束抛光的大面积单片集成Fabry-Pérot腔滤色器制造方法
CN111638388A (zh) * 2020-06-24 2020-09-08 东南大学 一种自旋极化探针的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070267622A1 (en) * 2006-05-22 2007-11-22 Ovshinsky Stanford R Multi-functional chalcogenide electronic devices having gain
CN101657875A (zh) * 2007-04-25 2010-02-24 株式会社克莱斯泰克 面辐射型电子源和绘制装置
US8410467B2 (en) * 2009-08-12 2013-04-02 Kabushiki Kaisha Toshiba Nonvolatile memory device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070267622A1 (en) * 2006-05-22 2007-11-22 Ovshinsky Stanford R Multi-functional chalcogenide electronic devices having gain
CN101657875A (zh) * 2007-04-25 2010-02-24 株式会社克莱斯泰克 面辐射型电子源和绘制装置
US8410467B2 (en) * 2009-08-12 2013-04-02 Kabushiki Kaisha Toshiba Nonvolatile memory device and method of manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210263A (zh) * 2015-03-31 2017-09-26 德州仪器公司 在集成电路或印刷电路板中形成导电及电阻电路结构的方法
CN106500884A (zh) * 2016-11-28 2017-03-15 中国电子科技集团公司第四十八研究所 一种压力传感器芯体及其制备方法
CN106654007A (zh) * 2016-12-05 2017-05-10 华中科技大学 一种基于量子电导效应的忆阻器及其制备调制方法及应用
CN107895757A (zh) * 2017-11-02 2018-04-10 中国科学院宁波材料技术与工程研究所 一种量子电导特性可控的纳米点接触
CN107895757B (zh) * 2017-11-02 2020-06-09 中国科学院宁波材料技术与工程研究所 一种量子电导特性可控的纳米点接触
CN109950394A (zh) * 2019-03-29 2019-06-28 河南大学 无电形成过程阻变存储器实现量子电导效应的方法
CN109950394B (zh) * 2019-03-29 2020-05-15 河南大学 无电形成过程阻变存储器实现量子电导效应的方法
CN111300163A (zh) * 2020-02-29 2020-06-19 湖南大学 一种离子束抛光的大面积单片集成Fabry-Pérot腔滤色器制造方法
CN111638388A (zh) * 2020-06-24 2020-09-08 东南大学 一种自旋极化探针的制备方法

Also Published As

Publication number Publication date
CN103500701B (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
CN103500701A (zh) 一种制备纳米器件的方法
Mehonic et al. Resistive switching in silicon suboxide films
Nigo et al. Conduction band caused by oxygen vacancies in aluminum oxide for resistance random access memory
Chen et al. Stabilizing resistive switching performances of TiN/MgZnO/ZnO/Pt heterostructure memory devices by programming the proper compliance current
Lee et al. Forming-free resistive switching behaviors in Cr-embedded Ga2O3 thin film memories
Lin et al. Effect of non-lattice oxygen on ZrO 2-based resistive switching memory
Zeng et al. Improvement of resistive switching performances via an amorphous ZrO2 layer formation in TiO2-based forming-free resistive random access memory
Ismail et al. Performance stability and functional reliability in bipolar resistive switching of bilayer ceria based resistive random access memory devices
Chen et al. Resistance switching induced by hydrogen and oxygen in diamond-like carbon memristor
CN107895757B (zh) 一种量子电导特性可控的纳米点接触
CN102194995A (zh) 一种基于氧化锌的极性可控阻变存储器及其制备方法
Huang et al. Resistive switching of Sn-doped In 2 O 3/HfO 2 core–shell nanowire: geometry architecture engineering for nonvolatile memory
Hu et al. Unipolar resistive switching effect and mechanism of solution-processed spinel Co3O4 thin films
CN109411600A (zh) 一种降低阻变存储器操作电压的方法及其阻变存储器
Zhou et al. Electrode-induced polarity conversion in Nb2O5/NbOx resistive switching devices
Wang et al. Effects of sidewall etching on electrical properties of SiOx resistive random access memory
CN104733612A (zh) 一种阻变存储器及其制备方法
CN103178208A (zh) 一种具有阻变存储特性的纳米粒子薄膜及其制备方法
CN101577310A (zh) 一种电阻转变型存储器及其制作方法
CN107221598A (zh) 一种提高rram均一性的方法及rram器件
CN109494301A (zh) 一种提高阻变存储器稳定性的方法及其阻变存储器
Zhang et al. Coexistence of bipolar and unipolar resistive switching behaviors in the double-layer Ag/ZnS-Ag/CuAlO2/Pt memory device
CN110047916A (zh) 一种硅基电荷俘获型存储器件及制备方法
Duan et al. Effect of nitrogen capture ability of quantum dots on resistive switching characteristics of AlN-based RRAM
Yang et al. Evolution between Volatile and Nonvolatile Resistive Switching Behaviors in Ag/TiO x/CeO y/F-Doped SnO2 Nanostructure-Based Memristor Devices for Information Processing Applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant