CN102736895A - 一种实现寄存器文件间的数据传输方法及装置 - Google Patents

一种实现寄存器文件间的数据传输方法及装置 Download PDF

Info

Publication number
CN102736895A
CN102736895A CN2011100863426A CN201110086342A CN102736895A CN 102736895 A CN102736895 A CN 102736895A CN 2011100863426 A CN2011100863426 A CN 2011100863426A CN 201110086342 A CN201110086342 A CN 201110086342A CN 102736895 A CN102736895 A CN 102736895A
Authority
CN
China
Prior art keywords
data
register file
register
destination
instruction pipeline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100863426A
Other languages
English (en)
Other versions
CN102736895B (zh
Inventor
黎立煌
任晖
田春雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201110086342.6A priority Critical patent/CN102736895B/zh
Priority to JP2014502973A priority patent/JP5710833B2/ja
Priority to EP11863045.8A priority patent/EP2696280B1/en
Priority to US14/008,159 priority patent/US9501278B2/en
Priority to KR1020137026597A priority patent/KR101596423B1/ko
Priority to PCT/CN2011/078721 priority patent/WO2012136037A1/zh
Publication of CN102736895A publication Critical patent/CN102736895A/zh
Application granted granted Critical
Publication of CN102736895B publication Critical patent/CN102736895B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30079—Pipeline control instructions, e.g. multicycle NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)
  • Information Transfer Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明公开了一种实现寄存器文件间的数据传输方法及装置，包括在流水线的第i阶读取源寄存器文件中的数据，利用空闲的指令流水线将读取的数据传输至目的寄存器文件。本发明方法利用空闲流水线来传输数据和屏蔽码信息，不增加多余的寄存器来暂存数据和控制信息，这样，减小了逻辑消耗，同时提高了现有功能单元的利用率。

Description

一种实现寄存器文件间的数据传输方法及装置
技术领域
本发明涉及数据传输技术，尤指一种实现寄存器文件间的数据传输方法及装置。
背景技术
处理器多是采用流水线架构。在流水线中，每一阶都有一些固定的操作，比如，从某寄存器文件读取数据，进行运算，再将运算结果写回寄存器文件等。处理器中也会有多个寄存器文件。
现有的集成电路(IC)设计中，寄存器文件之间的数据传递通常是通过数据总线来实现的。数据从源寄存器文件中读出，经过相关控制逻辑，通过数据总线被写入到目的寄存器文件中，例如，某个处理器需要把数据在流水线的第i阶从寄存器文件A读出，并经过j阶的流水线延时，在流水线的第(i+j)阶写回寄存器文件B。
在数据的传输过程中，通过数据总线的方式需要增加寄存器暂存数据和控制信号，这样增加了资源的消耗。
发明内容
有鉴于此，本发明的主要目的在于提供一种实现寄存器文件间的数据传输方法及装置，能够减小逻辑延消耗，提高资源利用率。
为达到上述目的，本发明的技术方案是这样实现的：
一种实现寄存器文件间的数据传输方法，包括：
在指令流水线的第i阶读取源寄存器文件中的数据；
利用空闲的指令流水线将读取的数据传输至目的寄存器文件。
所述在流水线的第i阶读取源寄存器文件中的数据包括：
将所述读出的数据写入暂存寄存器x中，预先设置的屏蔽码写入暂存寄存器y中。
所述利用空闲的指令流水线将读取的数据传输至目的寄存器文件包括：
在第(i+1)阶，将所述暂存寄存器y和暂存寄存器x中的数据拼接成{y，x}写入空闲的指令流水线的第(i+1)阶；
数据沿着空闲的指令流水线逐级流动传入下一阶，直至经过j个时钟周期后，在第(i+j)阶从空闲的流水线上取下数据至目的寄存器文件。
所述在第(i+j)阶从空闲的流水线上取下数据至目的寄存器文件包括：
所述{y，x}的x部分作为数据，扩展n份后写至暂存寄存器xj中，所述{y，x}的y部分作为屏蔽码；
将至暂存寄存器xj中对应屏蔽码有效的那一个单位数据写入所述目的寄存器文件。
所述源寄存器文件为32特bit；所述目的寄存器文件为1024bit；所述n为32；
所述空闲的指令流水线为64bit指令流水线。
一种实现寄存器文件间的数据传输装置，包括源存储单元，目的存储单元，其中，
源存储单元，用于在指令流水线的第i阶读取其中的数据，利用空闲的指令流水线将读取的数据传输至目的存储单元；
目的存储单元，用于经过j个时钟周期后，在第(i+j)阶从空闲的指令流水线上读取数据。
所述源存储单元为源寄存器文件；所述目的存储单元为目的寄存器文件。
所述源存储单元，具体用于：在第(i+1)阶，将所述暂存寄存器y和暂存寄存器x中的数据拼接成{y，x}写入空闲的指令流水线的第(i+1)阶；
数据沿着空闲的指令流水线逐级流动传入下一阶，直至经过j个时钟周期后，在第(i+j)阶从空闲的流水线上取下数据至目的寄存器文件。
所述目的存储单元，具体用于：经过j个时钟周期后，将所述{y，x}的x部分作为数据，扩展n份后写至暂存寄存器xj中，所述{y，x}的y部分作为屏蔽码；
将至暂存寄存器xj中对应屏蔽码有效的那一个单位数据写入所述目的寄存器文件。
所述源寄存器文件为32特bit；所述目的寄存器文件为1024bit；所述n为32；
所述空闲的指令流水线为64bit指令流水线。
从上述本发明提供的技术方案可以看出，包括在流水线的第i阶读取源寄存器文件中的数据，利用空闲的指令流水线将读取的数据传输至目的寄存器文件。本发明方法利用空闲流水线来传输数据和屏蔽码信息，不增加多余的寄存器来暂存数据和控制信息，这样，减小了逻辑消耗，同时提高了现有功能单元的利用率。
本发明方法应用于在处理器的设计中，限于处理器中有多条指令流水线，且数据在指令流水线的第i阶从源寄存器文件中读出后，需要经过j阶的时钟延迟，最后写入目的寄存器文件的情况。
附图说明
图1为本发明实现寄存器文件间的数据传输方法的流程图；
图2为本发明实现寄存器文件间的数据传输方法的实施例的传输示意图；
图3为本发明实现寄存器文件间的数据传输装置的流程图。
具体实施方式
图1为本发明实现寄存器文件间的数据传输方法的流程图，如图1所示，包括以下步骤：
步骤100：在指令流水线的第i阶读取源寄存器文件中的数据。
本步骤具体包括：将读出的数据写入暂存寄存器x中，预先设置的屏蔽码写入暂存寄存器y中。关于屏蔽码的使用属于本领域技术人员的惯用技术手段，比如：在将16bit的数据写入64bit寄存器中时，可以把数据扩展4份构成64bit数据，然后再使用一个4bit的屏蔽码，即屏蔽码的哪一比特bit为高，则相应的那一段扩展后的数据写入寄存器中，这里不再详细描述。
步骤101：利用空闲的指令流水线将读取的数据传输至目的寄存器文件。
本步骤中，在第(i+1)阶，暂存寄存器y和暂存寄存器x中的数据拼接成{y，x}写入空闲的指令流水线的第(i+1)阶，然后数据沿着空闲的指令流水线逐级流动传入下一阶，本发明方法中，空闲的指令流水线充当数据总线的功能；经过j个时钟周期后，在第(i+j)阶从空闲的流水线上取下数据：其中暂存的x部分作为数据，扩展n份写至暂存寄存器xj中，y部分作为屏蔽码，屏蔽码中哪一比特(bit)位被设置为有效如高电平1，对应于暂存寄存器的那一个单位数据写入指向的目的寄存器文件，相应地，屏蔽码无效bit位对应的数据保持不变。
其中，n为目的寄存器文件的大小与源寄存器文件的大小的比值，即倍数，比如源寄存器文件为32bit，目的寄存器文件为1024bit，则n＝32。
本发明方法利用空闲流水线来传输数据和屏蔽码信息，不增加多余的寄存器来暂存数据和控制信息，这样，减小了逻辑消耗，同时提高了现有功能单元的利用率。
下面结合实施例对本发明方法进行详细描述。
本实施例中，假设有两个寄存器文件，寄存器文件A和寄存器文件B，其中，寄存器文件A中的寄存器对可以存储一个单元的数据，寄存器文件B中的寄存器对可以存储n个单元的数据，本实施例中，假设寄存器文件A为32bit，寄存器文件B为1024bit，则n＝32。系统中存在两条指令流水线，一条为32bit的指令流水线。一条为64bit指令流水线。
本实施例中，要求将寄存器文件A中的数据传输到寄存器文件B中，即将寄存器文件A中的数据在流水线的第i阶读出来，再经过j阶的时钟延时，在第(i+j)阶写入寄存器文件B。图2为本发明实现寄存器文件间的数据传输方法的实施例的传输示意图，如图2所示，具体实现包括：
当数据传输指令有效时，在第i阶将从寄存器文件A中读出的源数据写入暂存寄存器x中，读出的屏蔽码写入暂存寄存器y中；在第i+1阶，暂存寄存器y、暂存寄存器x中的数据拼接成{y，x}后写入空闲的64bit指令流水线中，此时，64bit指令流水线充当数据总线的功能。经过j个时钟周期后，在第(i+j)阶，从64bit指令流水线上取下数据{y，x}，其中的x域部分作为数据，扩展n(32倍)份写至暂存寄存器j中。从64bit指令流水线上取下数据{y，x}中的y域部分作为屏蔽码信号，本实施例中，假设暂存寄存器j中对应bit位为高的哪一个单位数据被写入指向的寄存器文件B的寄存器对。如图2所示，这样，实现了数据的屏蔽写入。
图3是本发明实现寄存器文件间的数据传输装置的组成示意图，如图3所示，包括源存储单元，目的存储单元，其中，
源存储单元，用于在指令流水线的第i阶读取其中的数据，利用空闲的指令流水线将读取的数据传输至目的存储单元。源存储单元为源寄存器文件。
目的存储单元，用于经过j个时钟周期后，在第(i+j)阶从空闲的指令流水线上读取数据。目的存储单元为目的寄存器文件。
其中，
源存储单元具体用于：在第(i+1)阶，将所述暂存寄存器y和暂存寄存器x中的数据拼接成{y，x}写入空闲的指令流水线的第(i+1)阶；数据沿着空闲的指令流水线逐级流动传入下一阶，直至经过j个时钟周期后，在第(i+j)阶从空闲的流水线上取下数据至目的寄存器文件。
目的存储单元具体用于：经过j个时钟周期后，将所述{y，x}的x部分作为数据，扩展n份后写至暂存寄存器xj中，所述{y，x}的y部分作为屏蔽码；将至暂存寄存器xj中对应屏蔽码有效的那一个单位数据写入所述目的寄存器文件。
当源寄存器文件可以为32bit，目的寄存器文件为1024bit时，n取值为32，空闲的指令流水线为64bit指令流水线。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种实现寄存器文件间的数据传输方法，其特征在于，包括：
在指令流水线的第i阶读取源寄存器文件中的数据；
利用空闲的指令流水线将读取的数据传输至目的寄存器文件。
2.根据权利要求1所述的数据传输方法，其特征在于，所述在流水线的第i阶读取源寄存器文件中的数据包括：
将所述读出的数据写入暂存寄存器x中，预先设置的屏蔽码写入暂存寄存器y中。
3.根据权利要求2所述的数据传输方法，其特征在于，所述利用空闲的指令流水线将读取的数据传输至目的寄存器文件包括：
在第(i+1)阶，将所述暂存寄存器y和暂存寄存器x中的数据拼接成{y，x}写入空闲的指令流水线的第(i+1)阶；
数据沿着空闲的指令流水线逐级流动传入下一阶，直至经过j个时钟周期后，在第(i+j)阶从空闲的流水线上取下数据至目的寄存器文件。
4.根据权利要求3所述的数据传输方法，其特征在于，所述在第(i+j)阶从空闲的流水线上取下数据至目的寄存器文件包括：
所述{y，x}的x部分作为数据，扩展n份后写至暂存寄存器xj中，所述{y，x}的y部分作为屏蔽码；
将至暂存寄存器xj中对应屏蔽码有效的那一个单位数据写入所述目的寄存器文件。
5.根据权利要求1～4任一项所述的数据传输方法，其特征在于，所述源寄存器文件为32特bit；所述目的寄存器文件为1024bit；所述n为32；
所述空闲的指令流水线为64bit指令流水线。
6.一种实现寄存器文件间的数据传输装置，其特征在于，包括源存储单元，目的存储单元，其中，
源存储单元，用于在指令流水线的第i阶读取其中的数据，利用空闲的指令流水线将读取的数据传输至目的存储单元；
目的存储单元，用于经过j个时钟周期后，在第(i+j)阶从空闲的指令流水线上读取数据。
7.根据权利要求6所述的数据传输装置，其特征在于，所述源存储单元为源寄存器文件；所述目的存储单元为目的寄存器文件。
8.根据权利要求7所述的数据传输装置，其特征在于，所述源存储单元，具体用于：在第(i+1)阶，将所述暂存寄存器y和暂存寄存器x中的数据拼接成{y，x}写入空闲的指令流水线的第(i+1)阶；
数据沿着空闲的指令流水线逐级流动传入下一阶，直至经过j个时钟周期后，在第(i+j)阶从空闲的流水线上取下数据至目的寄存器文件。
9.根据权利要求8所述的数据传输装置，其特征在于，所述目的存储单元，具体用于：经过j个时钟周期后，将所述{y，x}的x部分作为数据，扩展n份后写至暂存寄存器xj中，所述{y，x}的y部分作为屏蔽码；
将至暂存寄存器xj中对应屏蔽码有效的那一个单位数据写入所述目的寄存器文件。
10.根据权利要求7～9任一项所述的数据传输方法，其特征在于，所述源寄存器文件为32特bit；所述目的寄存器文件为1024bit；所述n为32；
所述空闲的指令流水线为64bit指令流水线。
CN201110086342.6A 2011-04-07 2011-04-07 一种实现寄存器文件间的数据传输方法及装置 Expired - Fee Related CN102736895B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201110086342.6A CN102736895B (zh) 2011-04-07 2011-04-07 一种实现寄存器文件间的数据传输方法及装置
JP2014502973A JP5710833B2 (ja) 2011-04-07 2011-08-22 レジスタファイル間におけるデータ伝送の実現方法及び実現装置
EP11863045.8A EP2696280B1 (en) 2011-04-07 2011-08-22 Method and device for data transmission between register files
US14/008,159 US9501278B2 (en) 2011-04-07 2011-08-22 Method and device for data transmission between register files
KR1020137026597A KR101596423B1 (ko) 2011-04-07 2011-08-22 레지스터 파일 간 데이터 전송을 구현하는 방법 및 장치
PCT/CN2011/078721 WO2012136037A1 (zh) 2011-04-07 2011-08-22 一种实现寄存器文件间的数据传输方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110086342.6A CN102736895B (zh) 2011-04-07 2011-04-07 一种实现寄存器文件间的数据传输方法及装置

Publications (2)

Publication Number Publication Date
CN102736895A true CN102736895A (zh) 2012-10-17
CN102736895B CN102736895B (zh) 2015-06-10

Family

ID=46968551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110086342.6A Expired - Fee Related CN102736895B (zh) 2011-04-07 2011-04-07 一种实现寄存器文件间的数据传输方法及装置

Country Status (6)

Country Link
US (1) US9501278B2 (zh)
EP (1) EP2696280B1 (zh)
JP (1) JP5710833B2 (zh)
KR (1) KR101596423B1 (zh)
CN (1) CN102736895B (zh)
WO (1) WO2012136037A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106933652A (zh) * 2017-03-16 2017-07-07 浙江大学 一种基于延迟槽补偿的dsp流水线模拟方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560729A (zh) * 1997-09-05 2005-01-05 摩托罗拉公司 将一个处理器与一个协处理器相接口的方法和装置
US20050240930A1 (en) * 2004-03-30 2005-10-27 Kyushu University Parallel processing computer
CN101876892A (zh) * 2010-05-20 2010-11-03 复旦大学 面向通信和多媒体应用的单指令多数据处理器电路结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH036768A (ja) 1989-06-05 1991-01-14 Sharp Corp リング状階層化マルチプロセッサ
US5799163A (en) * 1997-03-04 1998-08-25 Samsung Electronics Co., Ltd. Opportunistic operand forwarding to minimize register file read ports
JP3721129B2 (ja) * 2000-01-18 2005-11-30 ミップス テクノロジーズ インコーポレイテッド コンピュータのロードとストア演算を改善する方法および装置
US6728870B1 (en) 2000-10-06 2004-04-27 Intel Corporation Register move operations
EP1199629A1 (en) * 2000-10-17 2002-04-24 STMicroelectronics S.r.l. Processor architecture with variable-stage pipeline
US20060095723A1 (en) 2001-11-05 2006-05-04 Moyer William C Method and apparatus for interfacing a processor to a coprocessor
GB2390700B (en) * 2002-04-15 2006-03-15 Alphamosaic Ltd Narrow/wide cache
WO2004023291A1 (ja) 2002-08-30 2004-03-18 Renesas Technology Corp. 情報処理装置
US9557994B2 (en) * 2004-07-13 2017-01-31 Arm Limited Data processing apparatus and method for performing N-way interleaving and de-interleaving operations where N is an odd plural number
US8255884B2 (en) * 2008-06-06 2012-08-28 International Business Machines Corporation Optimized scalar promotion with load and splat SIMD instructions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560729A (zh) * 1997-09-05 2005-01-05 摩托罗拉公司 将一个处理器与一个协处理器相接口的方法和装置
US20050240930A1 (en) * 2004-03-30 2005-10-27 Kyushu University Parallel processing computer
CN101876892A (zh) * 2010-05-20 2010-11-03 复旦大学 面向通信和多媒体应用的单指令多数据处理器电路结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106933652A (zh) * 2017-03-16 2017-07-07 浙江大学 一种基于延迟槽补偿的dsp流水线模拟方法

Also Published As

Publication number Publication date
JP5710833B2 (ja) 2015-04-30
US20140019730A1 (en) 2014-01-16
EP2696280A4 (en) 2017-01-25
WO2012136037A1 (zh) 2012-10-11
JP2014513343A (ja) 2014-05-29
EP2696280B1 (en) 2018-11-14
EP2696280A1 (en) 2014-02-12
US9501278B2 (en) 2016-11-22
KR101596423B1 (ko) 2016-02-22
KR20130137676A (ko) 2013-12-17
CN102736895B (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
JP6143872B2 (ja) 装置、方法、およびシステム
US7934029B2 (en) Data transfer between devices within an integrated circuit
CN111886575A (zh) 用于存储器配置的动态变换的体系结构
JP2015528610A (ja) リードマスク及びライトマスクにより制御されるベクトル移動命令
JP2017016638A (ja) 永続コミットプロセッサ、方法、システムおよび命令
TW201732566A (zh) 從亂序處理器中的不良儲存-至-負載轉發復原的方法與設備
CN111767081A (zh) 用于加速存储处理的装置、方法和系统
CN108363668B (zh) 线性存储器地址变换和管理
EP3716046B1 (en) Technology for providing memory atomicity with low overhead
TWI722009B (zh) 用於在遠端處理器上進行基元動作之硬體機制
CN108234147B (zh) Gpdsp中基于主机计数的dma广播数据传输方法
US10310978B2 (en) Apparatus and method for multi-level cache request tracking
US9418024B2 (en) Apparatus and method for efficient handling of critical chunks
CN102736895B (zh) 一种实现寄存器文件间的数据传输方法及装置
US9311225B2 (en) DMA channels
US7340553B2 (en) Data processing device and method for transferring data
US10514925B1 (en) Load speculation recovery
CN116257350A (zh) 一种针对risc-v矢量寄存器的重命名分组装置
JP2016062513A (ja) プロセッサおよびプロセッサシステム
US10853123B2 (en) Memory module
US10853078B2 (en) Method and apparatus for supporting speculative memory optimizations
CN103995786B (zh) 高速缓存一致性消息的传输方法和装置
US20140365751A1 (en) Operand generation in at least one processing pipeline
JP2009217714A (ja) データ処理回路、キャッシュシステムおよびデータ転送装置
JP2009163531A (ja) 割り込み管理機構およびマイクロコンピュータ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150610

Termination date: 20200407