CN102736666A - 参考频率设定方法、存储器控制器及闪存储存装置 - Google Patents

Abstract

一种参考频率设定方法。闪存储存装置包括一闪存模块、一储存单元以及一振荡电路。闪存储存装置不包括一石英振荡器。参考频率设定方法包括如下步骤。检查一设定码是否储存于闪存模块或储存单元内，其中设定码包括参考频率的信息。若设定码储存于闪存模块内，读取设定码，以使振荡电路依据设定码产生参考频率。另外，一种使用上述参考频率设定方法的存储器控制器及闪存储存装置亦被提出。本发明能够将参考频率的设定参数以固件形式储存于闪存模块内，由此节省存储器储存装置的硬件成本。

Description

参考频率设定方法、存储器控制器及闪存储存装置

技术领域

本发明涉及一种参考频率设定方法，且特别涉及一种以固件形式将参考频率记录于存储器内部的参考频率设定方法及使用此方法的存储器控制器与闪存储存装置。

背景技术

通用串行总线(Universal Serial Bus，以下简称USB)装置在消费市场上已是极为普遍且成熟的产品。其中为了产生一较为精确的参考频率以供此电子装置运作，常用的方式即利用一外部电路，即一石英振荡电路来产生。且在已知技术中，若需调整晶片内振荡电路的特性时，制造商通常于开卡程序时，使用一硬件元件，如电子熔断丝(e-fuse)或者微调连接垫(trim pad)，来记录调整的设定。然而，一方面，石英振荡电路成本昂贵，另一方面，以此种方式来记记录调整晶片内振荡电路的频率设定势必会增加USB装置的硬件面积及成本，且于开卡后，因硬件元件已烧断，故不易再修改所设定的频率，进而将降低其竞争力。

发明内容

本发明提供一种参考频率设定方法，其以固件形式将参考频率的调整设定记录于存储器上，进而节省存储器储存装置的硬件成本。

本发明提供一种存储器控制器，其以固件形式将参考频率的调整设定记录于存储器上，进而节省存储器储存装置的硬件成本。

本发明提供一种闪存储存装置，其以固件形式将参考频率的调整设定记录于存储器上，进而节省存储器储存装置的硬件成本。

本发明提供一种参考频率设定方法。闪存储存装置包括一闪存模块、一储存单元以及一振荡电路。闪存储存装置不包括一石英振荡器。参考频率设定方法包括如下步骤。检查一设定码(Setting code)是否储存于闪存模块或储存单元内，其中设定码包括参考频率的设定信息。若设定码储存于闪存模块内，读取设定码，以使振荡电路依据设定码产生参考频率。

在本发明的一实施例中，上述的储存单元储存一开机码。在检查设定码的步骤中，闪存储存装置被开机后，依据开机码，检查设定码是否储存于闪存模块或储存单元内。

在本发明的一实施例中，上述的参考频率设定方法还包括：若设定码未储存于闪存模块内，经由一耦接的主机产生设定码，并将设定码储存于闪存模块内。

在本发明的一实施例中，上述的设定码的产生是依据主机所提供的一信号封包，调整振荡电路的频率，以获得设定码。设定码包括一频率调整幅度的信息。

在本发明的一实施例中，上述的调整振荡电路的频率的步骤包括：接收信号封包，以将振荡电路所产生参考频率设定至信号封包的基本频率。

在本发明的一实施例中，上述的参考频率设定方法，还包括：载入设定码至一烧录装置(burner)，以藉由烧录装置将设定码写入闪存模块或储存单元内。

在本发明的一实施例中，上述的调整振荡电路的频率的步骤包括：依据设定码，将振荡电路所产生的参考频率设定至一耦接的主机所提供的一信号封包的基本频率。

本发明提供一种存储器控制器，用于设定一闪存储存装置的参考频率。闪存储存装置包括一闪存模块以及一振荡电路。存储器控制器包括一存储器接口、一存储器管理电路以及一储存单元。存储器接口耦接至闪存模块。存储器管理电路耦接至存储器接口。储存单元耦接至存储器管理电路。存储器管理电路检查一设定码是否储存于闪存模块或储存单元内。设定码包括参考频率的信息。若设定码储存于闪存模块或储存单元内，存储器管理电路读取设定码，以使振荡电路依据设定码产生参考频率。

在本发明的一实施例中，上述的储存单元储存一开机码。存储器管理电路在闪存储存装置被开机后，依据开机码，检查设定码是否储存于闪存模块或储存单元内。

在本发明的一实施例中，上述的设定码未储存于闪存模块或储存单元内，存储器管理电路经由一耦接的主机产生设定码，并将设定码储存于闪存模块或储存单元内。

在本发明的一实施例中，上述的设定码的产生是存储器管理电路依据主机所提供的一信号封包，调整振荡电路的频率，以获得设定码，其中设定码还包括一频率调整幅度的信息。

在本发明的一实施例中，上述的存储器管理电路接收信号封包，以将振荡电路所产生参考频率设定至信号封包的基本频率。

在本发明的一实施例中，上述的记忆体管理电路载入设定码至一烧录装置，以藉由烧录装置将设定码写入闪存模块或储存单元内。

在本发明的一实施例中，上述的存储器管理电路依据设定码将振荡电路所产生的参考频率设定至一耦接的主机所提供的一信号封包的基本频率。

本发明提供一种闪存储存装置，包括一振荡电路、一闪存模块以及一存储器控制器。振荡电路适于依据一设定码，产生一参考频率。闪存模块适于储存设定码。存储器控制器耦接至振荡电路及闪存模块。存储器控制器包括一储存单元。存储器控制器检查设定码是否储存于闪存模块或储存单元内。设定码包括参考频率的信息。若设定码储存于闪存模块或储存单元内，存储器控制器读取设定码，以使振荡电路依据设定码产生参考频率。

在本发明的一实施例中，上述的储存单元储存一开机码。存储器控制器在闪存储存装置被开机后，依据开机码，检查设定码是否储存于闪存模块或储存单元内。

在本发明的一实施例中，若设定码未储存于闪存模块或储存单元内，存储器控制器经由一耦接的主机产生设定码，并将设定码储存于闪存模块或储存单元内。

在本发明的一实施例中，上述的设定码的产生是存储器控制器依据主机所提供的一信号封包，调整振荡电路的频率，以获得设定码。设定码还包括一频率调整幅度的信息。

在本发明的一实施例中，上述的存储器控制器接收信号封包，以将振荡电路所产生的参考频率设定至信号封包的基本频率。

在本发明的一实施例中，上述的存储器控制器载入设定码至一烧录装置，以藉由烧录装置将设定码写入闪存模块或储存单元内。

在本发明的一实施例中，上述的存储器控制器依据设定码将振荡电路所产生的参考频率设定至一耦接的主机所提供的一信号封包的基本频率。

在本发明的一实施例中，上述的闪存储存装置不包括一石英振荡器。

在本发明的一实施例中，上述的闪存模块的实体区块具有多个上页位址与写入速度快于上页位址的多个下页位址。设定码储存于闪存模块的下页位址中。

本发明能够将参考频率的设定参数以固件形式储存于闪存模块内，由此节省存储器储存装置的硬件成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A为本发明第一实施例所显示的主机系统与存储器储存装置。

图1B为本发明实施例所显示的电脑、输入/输出装置与存储器储存装置的示意图。

图1C为本发明另一实施例所显示的主机系统与存储器储存装置的示意图。

图2为显示图1A所示的存储器储存装置的概要方框图。

图3为本发明实施例所显示的存储器控制器的概要方框图。

图4为本发明一实施例所显示的振荡电路的概要方框图。

图5为本发明一实施例所显示的框架起点代码的波形图。

图6为本发明一实施例所显示的参考频率设定方法的流程图。

主要元件符号说明：

1000：主机系统

1100：电脑

1102：微处理器

1104：随机存取存储器

1106：输入/输出装置

1108：系统总线

1110：数据传输接口

1202：鼠标

1204：键盘

1206：显示器

1208：打印机

1212：随身碟

1214：存储卡

1216：固态硬盘

1310：数码相机

1312：SD卡

1314：MMC卡

1316：记忆棒

1318：CF卡

1320：嵌入式储存装置

100：存储器储存装置

102：连接器

104：存储器控制器

106：闪存模块

202：存储器管理电路

204：主机接口

206：存储器接口

252：储存单元

254：电源管理电路

256：错误检查与校正电路

402：振荡电路

404：多路复用器

406a、406b：寄存器

408：调整电路

410：输入处理单元

510、520：框架起点代码

CLKO：参考信号

SC：电容调整信号

SR：电阻调整信号

SDAC：类比数位的转换信号

DP/DM：输入数据串

SOF：信号封包

S600、S602、S604、S606、S608、S610、S612、S614：参考频率设定方法的步骤

具体实施方式

本发明的实施例所提出的参考频率设定方法，藉由存储器储存装置在开卡程序执行时，通过主机提供准确的参考频率，调整个别存储器储存装置的晶片内振荡电路所需的频率设定，并将此设定储存于闪存模块内。之后，存储器储存装置开机时，通过开卡程序载入的设定码将此频率设定于晶片内振荡电路，之后，存储器储存装置即可正确无误地与主机连接。基此，本发明的实施例所提出的参考频率设定方法能够将此设定以固件形式储存于闪存模块内，由此节省存储器储存装置的硬件成本。为更清楚地了解本发明，以下将配合图式，以一实施例来作详细说明。

一般而言，存储器储存装置(亦称，存储器储存系统)包括可复写式闪存模块与控制器(亦称，控制电路)。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。

图1A为本发明实施例所显示的主机系统与存储器储存装置。

请参照图1A，主机系统1000一般包括电脑1100与输入/输出(input/output，I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器(random access memory，RAM)1104、系统总线1108与数据传输接口1110。输入/输出装置1106包括如图1B的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图1B所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。

在本发明实施例中，存储器储存装置100是通过数据传输接口1110与主机系统1000的其他元件耦接。藉由微处理器1102、随机存取存储器1104与输入/输出装置1106的运作可将数据写入至存储器储存装置100或从存储器储存装置100中读取数据。例如，存储器储存装置100可以是如图1B所示的随身碟1212、存储卡1214或固态硬盘(Solid State Drive，SSD)1216等的可复写式闪存储存装置。

一般而言，主机系统1000为可实质地与存储器储存装置100配合以储存数据的任意系统。虽然在本实施例中，主机系统1000是以电脑系统来作说明，然而，在本发明另一实施例中主机系统1000可以是数码相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数码相机(摄影机)1310时，可复写式闪存储存装置则为其所使用的SD卡1312、MMC卡1314、记忆棒(memory stick)1316、CF卡1318或嵌入式储存装置1320(如图1C所示)。嵌入式储存装置1320包括嵌入式多媒体卡(Embedded MMC，eMMC)。值得一提的是，嵌入式多媒体卡是直接耦接于主机系统的基板上。

图2为显示图1A所示的存储器储存装置的概要方框图。

请参照图2，存储器储存装置100包括连接器102、存储器控制器104与闪存模块106。

在本实施例中，连接器102是相容于串行高级技术附件(Serial AdvancedTechnology Attachment，SATA)标准。然而，必须了解的是，本发明不限于此，连接器102亦可以是符合电气和电子工程师协会(Institute ofElectrical and Electronic Engineers，IEEE)1394标准、高速周边元件扩展接口(Peripheral Component Interconnect Express，PCI Express)标准、通用串行总线(Universal Serial Bus，USB)标准、安全数码(SecureDigital，SD)接口标准、记忆棒(Memory Stick，MS)接口标准、多媒体储存卡(Multi Media Card，MMC)接口标准、小型闪存(Compact Flash，CF)接口标准、电子集成驱动器(Integrated Device Electronics，IDE)标准或其他适合的标准。

存储器控制器104用以执行以硬件形式或固件形式实作的多个逻辑门或控制指令，并且根据主机系统1000的指令在闪存模块106中进行数据的写入、读取与抹除等运作。其中值得说明的是，在本发明的一实施例中，连接器102及存储器控制器104中所使用的一参考频率皆利用源自于主机系统1000所传送的一封包信息，而调整内部振荡电路，以产生出此参考频率，此参考频率非来自于一存储器储存装置100内部的石英振荡器。而在本发明的另一实施例中，存储器储存装置100内部不包含有一石英振荡器。

闪存模块106是耦接至存储器控制器104，并且用以储存主机系统1000所写入的数据。在本实施例中，闪存模块106为多层单元(Multi Level Cell，MLC)NAND闪存模块。然而，本发明不限于此，闪存模块106亦可是单层单元(Single Level Cell，SLC)NAND闪存模块、其他闪存模块或其他具有相同特性的存储器模块。

图3为本发明实施例所显示的存储器控制器的概要方框图。

请参照图3，存储器控制器104包括存储器管理电路202、主机接口204与存储器接口206。

存储器管理电路202用以控制存储器控制器104的整体运作。具体来说，存储器管理电路202具有多个控制指令，并且在存储器储存装置100运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。

在本实施例中，存储器管理电路202的控制指令是以固件形式来实作。例如，存储器管理电路202具有微处理器单元(未显示)与只读存储器(未显示)，并且此些控制指令是被烧录至此只读存储器中。当存储器储存装置100运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。

在本发明另一实施例中，存储器管理电路202的控制指令亦可以程序代码形式储存于闪存模块106的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未显示)、只读存储器(未显示)及随机存取存储器(未显示)。特别是，此只读存储器具有驱动码，并且当存储器控制器104被使能时，微处理器单元会先执行此驱动码段来将储存于闪存模块106中的控制指令载入至存储器管理电路202的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。此外，在本发明另一实施例中，存储器管理电路202的控制指令亦可以一硬件形式来实作。

主机接口204是耦接至存储器管理电路202并且用以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口204来传送至存储器管理电路202。在本实施例中，主机接口204是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口204亦可以是相容于PATA标准、IEEE 1394标准、PCI Express标准、USB标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器接口206是耦接至存储器管理电路202并且用以存取闪存模块106。也就是说，欲写入至闪存模块106的数据会经由存储器接口206转换为闪存模块106所能接受的格式。

在本发明一实施例中，存储器控制器104还包括一储存单元252。储存单元252是耦接至存储器管理电路202可用以储存系统数据、暂存来自于主机系统1000的数据与指令或来自于闪存模块106的数据。

在本发明一实施例中，存储器控制器104还包括电源管理电路254。电源管理电路254是耦接至存储器管理电路202并且用以控制存储器储存装置100的电源。

在本发明一实施例中，存储器控制器104还包括错误检查与校正电路256。错误检查与校正电路256是耦接至存储器管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路202从主机系统1000中接收到写入指令时，错误检查与校正电路256会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking andCorrecting Code，ECC Code)，并且存储器管理电路202会将对应此写入指令的数据与对应的错误检查与校正码写入至闪存模块106中。之后，当存储器管理电路202从闪存模块106中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路256会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。

图4为本发明一实施例所显示的振荡电路的概要方框图。请参考图2至图4，本实施例的振荡电路402是在存储器储存装置100内部设计的一晶片内的振荡电路，例如是配置在连接器102中，用以产生参考信号CLKO。在本实施例中，振荡电路402例如是一个电阻/电容(RC)振荡器、环型(Ring)振荡器或是电感/电容(LC)振荡器，可产生参考信号CLKO。

为了使振荡电路402可提供准确的参考频率CLKO，制造商可在寄存器406a中预设一参考频率的中间值，开卡程序时，藉由调整电路408来调整晶片内振荡电路的特性，使其频率符合存储器储存装置100规格。因此，在调整晶片内振荡电路402时，存储器控制器104先暂时关闭多路复用器404接收寄存器406b的信号的通道。此时，调整电路408再例如藉由电容调整信号SC、电阻调整信号SR、或数字-模拟转换器的转换信号SDAC等来调整振荡电路402的特性。其中，振荡电路402的调整方式可诸如并联不同数目的电阻与串联不同数目的电容，即可对应产生不同的参考频率CLKO。在本实施例中，存储器控制器104将振荡电路402所产生的参考频率CLKO设定至主机所提供的一信号封包SOF的基本频率。在此，信号封包SOF为一框架起点(Start-of-Frame，SOF)代码(Token)。

具体而言，输入处理单元410例如接收主机所提供的输入数据串DP/DM，来调整振荡电路402所产生的参考频率CLKO，其中信号封包SOF搭载于输入数据串DP/DM上。调整电路408例如是一逻辑电路，其包括一计数器(未显示)，用来计算相邻信号封包SOF的间隔。于USB 2.0规格内，高速USB的信号封包SOF的间隔为125微秒(micro-second)。每次调整电路408接收信号封包SOF时，比较计数器与125微秒的相对关系。若计数器数值小于预期计数125微秒的数值，则晶片内振荡电路402的振荡频率较慢，应增加电阻并联数目，或者减少电容串联数目，藉以加快晶片内振荡电路402的振荡速度。相反地，若计数器数值大于预期计数125微秒的数值，则晶片内振荡电路402的振荡频率较快，应减少电阻并联数目，或者增加电容并联数目，藉以降低晶片内振荡电路402的振荡速度。如此，在接收一连续信号封包SOF后，将可以使得振荡电路402的频率控制在一定准确的频率下。

图5为本发明一实施例所显示的框架起点代码的波形图。其中，图5显示输入数据串流DP/DM中的框架N与框架N-1，而在这两个框架的数据封包的前头，即会分别加入框架起点代码510、520，以供输入处理单元410判读框架N与框架N-1。其中，在本实施例中，可依USB 2.0的规格，框架起点代码510、520的间的间隔为125微秒，而误差范围为正负500ppm，但此间隔亦可为225微秒或依不同的规格而设定的，并不以此为限。

本实施例即由输入处理单元410接收搭载于输入数据串DP/DM上的框架起点信号SOF，而调整电路408利用其计数器来计数框架起点信号，据以产生电容调整信号SC、电阻调整信号SR、或数字-模拟转换器的转换信号SDAC。

举例来说，假设标准的参考时脉频率为480百万赫兹(MHz)，而框架起点代码之间的间隔为125微秒，则在一个时脉周期内的框架起点代码的计数应为60000。然而，在实际状况下，若参考时脉信号的时脉频率小于480MHz，则在一个时脉周期内的框架起点代码的计数将会小于60000，此时调整电路408需藉由增加电阻并联数目，或者减少电容量(如增加电容串联数目，减少电容并联数目)，而控制振荡电路402提高参考时脉信号的时脉频率；反之，若参考时脉信号的时脉频率大于480MHz，则在一个时脉周期内的框架起点代码的计数将会大于60000，此时调整电路408需藉由减少电阻并联数目，或者增加电容量(如减少电容串联数目，增加电容并联数目)，而控制振荡电路402降低参考时脉信号的时脉频率。藉由上述调整方式，最终即可使得振荡电路402所产生的参考频率趋近于标准状态下的480MHz。

在本实施例中，除了利用上述方式来调整参考频率CLKO以外，亦可以藉由建立对应表来调整的，以降低调整的次数。

所以，一旦趋近于标准状态的参考频率设定完成后，存储器控制器104即重新开启通过多路复用器404用以存取寄存器406b的通道，以将该参考频率的设定、调整信息储存于寄存器406b中。之后，存储器控制器104再以固件形式将参考频率的调整设定记录于闪存模块106上，进而节省存储器储存装置100的硬件成本。

换句话说，在本实施例中，存储器控制器104将一设定码储存于闪存模块106内，其中该设定码包括参考频率的信息(即用以设定振荡电路402的内部元件以振荡出参考频率的参数信息)。接着，在之后开机时，存储器控制器104可再次读取该设定码，以控制振荡电路402依据该设定码产生趋近于标准状态的参考频率。在本实施例中，设定码系储存于闪存模块106内，但本发明并不限于此。在其他实施例中，该设定码亦可选择储存于储存单元252中。

进一步而言，图6为本发明一实施例所显示的参考频率设定方法的流程图。请参考图6，在本实施例中，储存单元252包括一记忆单元(未显示)，例如一缓冲存储器(Buffer Memory)，只读存储器(Read Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)或寄存器(Register)。存储器储存装置100将其开机码储存或传送至储存单元252内建的记忆单元中。在本实施例中，存储器储存装置100例如是闪存储存装置。

在步骤S600中，在存储器储存装置100被开机后，存储器控制器104读取该开机码，以依据开机码检查其用以设定参考频率的设定码是否储存于闪存模块106内，如步骤S602所示。该设定码例如是藉由上述参考频率的设定、调整方式而得，并储存在闪存模块106内。在另一实施例中，该设定码亦可储存于储存单元252中。此时，存储器控制器104所检查的对象则为储存单元252。

接着，若设定码未储存于闪存模块106内，存储器控制器104耦接存储器储存装置至一主机，以将该设定码储存于闪存模块106内。在本实施例中，存储器储存装置100所连接的主机例如是一执行开卡程序的特殊制具(通常由存储器的控制器厂商提供)。详细而言，在步骤S602中，若设定码未储存于闪存模块106内，则存储器控制器104即执行步骤S604将存储器储存装置100耦接至主机，以产生设定码。

在此耦接过程中，存储器控制器104将控制硬件内建的调整电路408，使其依据主机所提供的一信号封包，调整振荡电路402的频率，以获得包括频率调整幅度的信息的设定码，如步骤S606。在本实施例中，调整电路408参考搭载于输入数据串DP/DM上的信号封包SOF，来调整晶片内的振荡电路402的频率，并将频率调整幅度储存在寄存器406a上。也就是说，调整电路408接收信号封包SOF，以调整振荡电路402的频率，以将其所产生的参考频率设定至信号封包SOF的基本频率。

因此，在设定码储存成功后，在步骤S608中，存储器控制器104将载入设定码至一烧录装置(burner，未显示)。接着，在步骤S610中，该烧录装置将读取设定码，以将设定码写入闪存模块106内。待烧录装置的程序执行完成后，即可重新开机。此时，参考频率设定方法流程会回到步骤S600，以依据开机码，再次检查设定码是否储存于闪存模块106内。

在其他实施例中，若设定码未储存于闪存模块106内，则存储器储存装置100亦可以电子熔断丝或者微调连接垫，或以本发明的参考频率设定方法，来记录调整参考频率的设定。

另一方面，在步骤S602中，若存储器控制器104的检查结果是该设定码储存于闪存模块106内，则存储器控制器104会读取储存于闪存模块106内的设定码，如步骤S612所示，并将其内含的频率调整幅度的信息储存于寄存器406b中，用以调整振荡电路402。接着，在步骤S614中，调整电路408依据该频率调整幅度的信息调整振荡电路402的频率，以将其所产生的参考频率设定至信号封包SOF的基本频率。之后，存储器控制器104即可将存储器储存装置100连接至主机，以执行主机的命令。

值得一提的是，本发明实施例的闪存模块106例如是MLC NAND闪存，并且MLC NAND闪存的实体区块的程序化可分为多阶段。例如，以4层单元为例，实体区块的程序化可分为2阶段。第一阶段是下页位址(lower page)的写入部分，其物理特性类似于单层单元SLC NAND闪存，在完成第一阶段之后才会程序化上页位址(upper page)，其中下页位址的写入速度会快于上页位址。因此，每一实体区块的页面位址可区分为快慢页面(即，上页位址)与快速页面(即，下页位址)。类似地，在8层单元或16层单元的案例中，单元会包括更多个页面位址并且会以更多阶段来写入。在此，将写入速度最快的页面位址称为下页位址，其他写入速度较慢的页面位址统称为上页位址。例如，上页位址包括具有不同写入速度的多个页面。此外，在其他实施例中，上页位址也可为写入速度最慢的页面，或者写入速度最慢与部份写入速度快于写入速度最慢页面的页面。例如，在4层单元中，下页位址为写入速度最快与写入速度次快的页面，上页则为写入速度最慢与写入速度次慢的页面。因此，在本实施例中，存储器控制器104可利用下页位址写入速度较快的特性，在执行步骤S610中，将设定码储存于闪存模块106的下页位址中，以加快写入速度。

综上所述，在本发明的范例实施例中，藉由存储器储存装置在开卡程序执行时，通过主机提供准确的参考频率，调整个别存储器储存装置的晶片内振荡电路所需的频率设定，并将此设定储存于闪存模块内。因此，本发明的实施例所提出的参考频率设定方法能够将参考频率的设定参数以固件形式储存于闪存模块内，由此节省存储器储存装置的硬件成本。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的普通技术人员，当可作些许的更动与润饰，而不脱离本发明的精神和范围。

Claims (26)

1.一种参考频率设定方法，其中该闪存储存装置包括一闪存模块、一储存单元以及一振荡电路，该闪存储存装置不包括一石英振荡器，该参考频率设定方法包括：

检查一设定码(Setting code)是否储存于该闪存模块或该储存单元内，其中该设定码包括该参考频率的设定信息；以及

若该设定码储存于该闪存模块或该储存单元内，读取该设定码，以使该振荡电路依据该设定码产生该参考频率。

2.根据权利要求1所述的参考频率设定方法，其中该储存单元储存一开机码，在检查该设定码的该步骤中，该闪存储存装置被开机后，依据该开机码，检查该设定码是否储存于该闪存模块或该储存单元内。

3.根据权利要求1所述的参考频率设定方法，还包括：

若该设定码未储存于该闪存模块内，经由一耦接的主机产生该设定码，并将该设定码储存于该闪存模块内。

4.根据权利要求3所述的参考频率设定方法，其中该设定码的产生是依据该主机所提供的一信号封包，调整该振荡电路的频率，以获得该设定码，其中该设定码包括一频率调整幅度的信息。

5.根据权利要求4所述的参考频率设定方法，其中调整该振荡电路的频率的该步骤包括：

接收该信号封包，以将该振荡电路所产生的该参考频率设定至该信号封包的基本频率。

6.根据权利要求4所述的参考频率设定方法，还包括：

载入该设定码至一烧录装置(burner)，以藉由该烧录装置将该设定码写入该闪存模块或该储存单元内。

7.根据权利要求1所述的参考频率设定方法，其中调整该振荡电路的频率的该步骤包括：

依据该设定码，将该振荡电路所产生的该参考频率设定至一耦接的主机所提供的一信号封包的基本频率。

8.根据权利要求1所述的参考频率设定方法，其中该闪存模块的实体区块具有多个上页位址与写入速度快于该些上页位址的多个下页位址，该设定码储存于该闪存模块的该些下页位址中。

9.一种存储器控制器，用于设定一闪存储存装置的参考频率，其中该闪存储存装置包括一闪存模块以及一振荡电路，该存储器控制器包括：

一存储器接口，耦接至该闪存模块；

一存储器管理电路，耦接至该存储器接口；以及

一储存单元，耦接至该存储器管理电路，

其中该存储器管理电路检查一设定码是否储存于该闪存模块或该储存单元内，该设定码包括该参考频率的信息；以及

若该设定码储存于该闪存模块或该储存单元内，该存储器管理电路读取该设定码，以使该振荡电路依据该设定码产生该参考频率。

10.根据权利要求9所述的存储器控制器，其中该储存单元储存一开机码，该存储器管理电路在该闪存储存装置被开机后，依据该开机码，检查该设定码是否储存于该闪存模块或该储存单元内。

11.根据权利要求9所述的存储器控制器，若该设定码未储存于该闪存模块或该储存单元内，该存储器管理电路经由一耦接的主机产生该设定码，并将该设定码储存于该闪存模块或该储存单元内。

12.根据权利要求1所述的存储器控制器，其中该设定码的产生是该存储器管理电路依据该主机所提供的一信号封包，调整该振荡电路的频率，以获得该设定码，其中该设定码还包括一频率调整幅度的信息。

13.根据权利要求12所述的存储器控制器，其中该存储器管理电路接收该信号封包，以将该振荡电路所产生该参考频率设定至该信号封包的基本频率。

14.根据权利要求12所述的存储器控制器，其中该存储器管理电路载入该设定码至一烧录装置，以藉由该烧录装置将该设定码写入该闪存模块或该储存单元内。

15.根据权利要求9所述的存储器控制器，其中该存储器管理电路依据该设定码将该振荡电路所产生的该参考频率设定至一耦接的主机所提供的一信号封包的基本频率。

16.根据权利要求9所述的存储器控制器，其中该闪存储存装置不配置一石英振荡器。

17.根据权利要求9所述的存储器控制器，其中该闪存模块的实体区块具有多个上页位址与写入速度快于该些上页位址的多个下页位址，该设定码储存于该闪存模块的该些下页位址中。

18.一种闪存储存装置，包括：

一振荡电路，适于依据一设定码，产生一参考频率；

一闪存模块，适于储存该设定码；以及

一存储器控制器，耦接至该振荡电路及该闪存模块，该存储器控制器包括一储存单元，

其中该存储器控制器检查该设定码是否储存于该闪存模块或该储存单元内，该设定码包括该参考频率的信息；以及

若该设定码储存于该闪存模块或该储存单元内，该存储器控制器读取该设定码，以使该振荡电路依据该设定码产生该参考频率。

19.根据权利要求18所述的闪存储存装置，其中该储存单元储存一开机码，该存储器控制器在该闪存储存装置被开机后，依据该开机码，检查该设定码是否储存于该闪存模块或该储存单元内。

20.根据权利要求18所述的闪存储存装置，若该设定码未储存于该闪存模块或该储存单元内，该存储器控制器经由一耦接的主机产生该设定码，并将该设定码储存于该闪存模块或该储存单元内。

21.根据权利要求20所述的闪存储存装置，其中该设定码的产生是该存储器控制器依据该主机所提供的一信号封包，调整该振荡电路的频率，以获得该设定码，其中该设定码还包括一频率调整幅度的信息。

22.根据权利要求21所述的闪存储存装置，其中该存储器控制器接收该信号封包，以将该振荡电路所产生该参考频率设定至该信号封包的基本频率。

23.根据权利要求21所述的闪存储存装置，其中该存储器控制器载入该设定码至一烧录装置，以藉由该烧录装置将该设定码写入该闪存模块或该储存单元内。

24.根据权利要求18所述的闪存储存装置，其中该存储器控制器依据该设定码将该振荡电路所产生的该参考频率设定至一耦接的主机所提供的一信号封包的基本频率。

25.根据权利要求18所述的闪存储存装置，不包括一石英振荡器。

26.根据权利要求18所述的闪存储存装置，其中该闪存模块的实体区块具有多个上页位址与写入速度快于该些上页位址的多个下页位址，该设定码储存于该闪存模块的该些下页位址中。

Images