CN102710229A - 一种电磁干扰滤波器，及制造方法 - Google Patents

Abstract

本发明实施例公开了一种电磁干扰滤波器，及制造方法，其中电磁干扰滤波器包括：第一共模电感、第二共模电感以及差模电容（Cx），所述差模电容位于第一共模电感和第二共模电感之间，还包括：由导磁材料制成的至少一个导磁器件；所述导磁器件固定于所述差模电容（Cx）的外侧，使所述导磁器件与所述差模电容（Cx）形成集成电感。采用以上方案仅需要增加导磁器件，不需要增加电子器件，因此可以减少电子器件的使用，减小滤波器尺寸，降低布局布线难度。

Description

一种电磁干扰滤波器,及制造方法

技术领域

本发明涉及电子技术领域，特别一种电磁干扰滤波器，及制造方法。

背景技术

首先对本发明实施例将要涉及的术语进行集中说明如下：EMI（Electromagnetic Interference，电磁干扰）；ESR（Equivalent Series Resistance，等效串联电阻）；ESL（Equivalent Series Inductance，等效串联电感）；CE（Conduction Emission，传导干扰）；共模电感：用于滤除EMI共模噪声的电感；共模电容：用于滤除EMI共模噪声的电容，连接方式为电容的一端连接在一根端口线上，另一端连接在保护地上；每根端口线都至少有一个共模电容连接；差模电感：用于滤除EMI差模噪声的电感；差模电容：用于滤除EMI差模噪声的电容；连接方式为电容的两端分别连接于端口线上，若有超过两个的端口线，则两两端口线都会连接差模电容；电磁耦合：一个物体产生的电磁场作用于另一个物体之上，在该物体上产生相应的感应电流或感应电压；电磁耦合包括电场耦合和磁场耦合；后续实施例将不再对上述技术术语进行一一说明。

电磁干扰滤波器的应用场景很多，以其在开关电源中的应用为例。开关电源通过功率半导体器件周期性的开通和关断将一种电压转换为另一种电压。功率半导体器件的开通和关断产生的电流随时间变化（di/dt）或电压随时间变化（dv/dt），在电感或电容上产生波动电压或电流，这种波动的电压和电流便是EMI的噪声源。噪声通过电路走线及寄生参数传递到电源端口，对外部产生电磁干扰。为了抑制这种电磁干扰，以满足国际相关协会或组织对EMI噪声的限制要求，需要在电源端口增加EMI滤波电路（也称为EMI滤波器）来抑制EMI噪声。通常EMI滤波器包含共模电感，共模电容，差模电感以及差模电容；一级滤波器由一个共模电感或差模电感，一组共模电容，一组差模电容组成；两级滤波器由两个一级滤波器串联组成，以此类推更多级滤波器。

衡量EMI滤波器性能的一个主要电气指标是滤波器的插入损耗，对于如图1所示的滤波器示意图，滤波器示意图示意图中示意了：高频信号输出端（TG OUTPUT）、射频输入端（RF INPUT）、电感（L）、正极/阳极（+）、负极/阴极（－）、电感1（Ldm1）、电感2（Ldm2）、两个50Ω的电阻，以及电容Cx，其插入损耗定义如式（1）所示：

$\mathrm{IL}=20\·\log \left(\frac{v_{o2}}{v_{o1}}\right)---\left(1\right)$

其中：IL:插入损耗；vo1:加入滤波器前的输出电压；vo2:加入滤波器后的输出电压；

根据插入损耗的定义，由于Vo2幅度上一定会小于Vo1，则插入损耗的幅度在数值上是负数，且负值越小，对应的插入损耗越大，滤波器的效果越好。对于图1所示的滤波器，在差模电容Cx上串联一个电感L，则Cx与L会发生谐振，谐振对应的频率如式（2）所示：

$f_0=\frac{1}{2\mathrm{\π}\sqrt{C_x\·L}}---\left(2\right)$

由式（2）可知，当Cx电容上串联的电感感量越大时，EMI滤波器的插入损耗的谐振点越低；相应EMI滤波器的谐振点以下的差模噪声插入损耗越高，特别是在谐振点处，插入损耗的幅度有明显的减小，由前可知，插入损耗幅度越小，滤波性能越好，即在谐振点处滤波器滤波性能有明显的提高。

虽然通过在差模电容上串联电感，可以提高滤波器在差模电容与该电感谐振点以下及附近频率的滤波性能，特别是在谐振点处，滤波性能有明显的提高。但是由于要在差模电容上增加串联电感，会增加电子器件的使用，会带来滤波器尺寸的增大，还会给滤波器的布局布线带来困难。

发明内容

本发明实施例提供了一种电磁干扰滤波器，及制造方法，用于减少电子器件的使用，减小滤波器尺寸，降低布局布线难度。

一种电磁干扰滤波器，包括：

第一共模电感、第二共模电感以及、差模电容（Cx），所述第一共模电感包含第一电感和第二电感，所述第二共模电感包含第三电感和第四电感；所述第一电感的输出端与所述差模电容（Cx）的第一端连接，所述第二电感的输入端与所述差模电容（Cx）的第二端连接；所述第四电感的输出端与所述差模电容（Cx）的第二端连接，所述第三电感的输入端与所述差模电容（Cx）的第一端连接；所述差模电容位于第一共模电感和第二共模电感之间，还包括：由导磁材料制成的至少一个导磁器件；

所述导磁器件固定于所述差模电容（Cx）的外侧，使所述导磁器件与所述差模电容（Cx）形成集成电感。

一种电磁干扰滤波器，包括：

第一共模电感、第二共模电感、以及差模电容（Cx），所述第一共模电感包含第一电感和第二电感，所述第二共模电感包含第三电感和第四电感；所述第一电感的输出端与所述差模电容（Cx）的第一端连接，所述第二电感的输入端与所述差模电容（Cx）的第二端连接；所述第四电感的输出端与所述差模电容（Cx）的第二端连接，所述第三电感的输入端与所述差模电容（Cx）的第一端连接；所述差模电容位于第一共模电感和第二共模电感之间；

第一共模电感与第二共模电感之间的距离和/或角度、第一共模电感或第二共模电感与差模电容之间的距离和/或角度，中的至少一项使得第一共模电感、第二共模电感以及差模电容（Cx）所形成的集成电感的感量满足：

$\frac{1}{2\mathrm{\π}\sqrt{\mathrm{LCx}}}=f_n(1\±K\%);$

其中π为圆周率，L为集成电感，Cx为所述差模电容的电容容量，f_n为电磁干扰滤波器所抑制的噪声的频率。

一种电磁干扰滤波器的制造方法，包括：

获得电磁干扰滤波器，所述电磁干扰滤波器包括：第一共模电感、第二共模电感、以及差模电容（Cx），所述第一共模电感包含第一电感和第二电感，所述第二共模电感包含第三电感和第四电感；所述第一电感的输出端与所述差模电容（Cx）的第一端连接，所述第二电感的输入端与所述差模电容（Cx）的第二端连接；所述第四电感的输出端与所述差模电容（Cx）的第二端连接，所述第三电感的输入端与所述差模电容（Cx）的第一端连接；所述差模电容位于第一共模电感和第二共模电感之间，还包括：

使用导磁材料制作至少一个导磁器件；并将所述导磁器件固定于所述差模电容（Cx）的外侧，所述导磁器件与所述差模电容（Cx）形成集成电感。

一种电磁干扰滤波器的制造方法，包括：

获得电磁干扰滤波器，所述电磁干扰滤波器包括：第一共模电感、第二共模电感以及差模电容（Cx），所述第一共模电感包含第一电感和第二电感，所述第二共模电感包含第三电感和第四电感；所述第一电感的输出端与所述差模电容（Cx）的第一端连接，所述第二电感的输入端与所述差模电容（Cx）的第二端连接；所述第四电感的输出端与所述差模电容（Cx）的第二端连接，所述第三电感的输入端与所述差模电容（Cx）的第一端连接；所述差模电容位于第一共模电感和第二共模电感之间，还包括：

通过调整第一共模电感与第二共模电感之间的距离和/或角度、第一共模电感或第二共模电感与差模电容之间的距离和/或角度，中的至少一项使得第一共模电感、第二共模电感以及差模电容（Cx）所形成的集成电感的感量满足：

$\frac{1}{2\mathrm{\π}\sqrt{\mathrm{LCx}}}=f_n(1\±K\%);$

其中π为圆周率，L为集成电感，Cx为所述差模电容的电容容量，f_n为电磁干扰滤波器所抑制的噪声的频率。

从以上技术方案可以看出，本发明实施例具有以下优点：仅需要增加导磁器件，不需要增加电子器件，因此可以减少电子器件的使用，减小滤波器尺寸，降低布局布线难度。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术滤波器示意图；

图2为本发明实施例滤波器结构示意图；

图3a为本发明实施例两个有电磁耦合关系的电感结构示意图；

图3b为本发明实施例图3a电感解耦后的结构示意图；

图4为本发明实施例EMI滤波器的共模电感与差模电容结构示意图；

图5为本发明实施例图4解耦后的结构示意图；

图6为本发明实施例测试未加磁片实测的CE结果示意图；

图7为本发明实施例测试增加磁片后实测CE结果示意图；

图8为本发明实施例方法流程示意图；

图9为本发明实施例另一方法流程示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明实施例提供了一种电磁干扰滤波器，如图2所示，包括：

第一共模电感L1、第二共模电感L2以及差模电容Cx，上述第一共模电感L1包含第一电感和第二电感，上述第二共模电感L2包含第三电感和第四电感；上述第一电感的输出端与上述差模电容Cx的第一端连接，上述第二电感的输入端与上述差模电容Cx的第二端连接；上述第四电感的输出端与上述差模电容Cx的第二端连接，上述第三电感的输入端与上述差模电容Cx的第一端连接；上述差模电容位于第一共模电感L1和第二共模电感L2之间，第一共模电感L1具有共模电感铁芯102和共模电感绕组101，第二共模电感L2具有共模电感铁芯104和共模电感绕组105，电磁干扰滤波器还包括：

由导磁材料制成的至少一个导磁器件103；

上述导磁器件103固定于上述差模电容Cx的外侧，上述导磁器件与上述差模电容Cx形成集成电感。

电磁干扰滤波器所包含的器件可以参考图4和图5，后续实施例将给出更详细的说明。

采用以上实施例仅需要增加导磁器件，不需要增加电子器件，因此可以减少电子器件的使用，减小滤波器尺寸，降低布局布线难度。

具体地，固定于上述差模电容Cx外侧的导磁器件与上述差模电容Cx形成集成电感的感量满足：

$\frac{1}{2\mathrm{\π}\sqrt{\mathrm{LCx}}}=f_n(1\±K\%);$

其中π为圆周率，L为集成电感，Cx为上述差模电容的电容容量，f_n为电磁干扰滤波器所抑制的噪声的频率，K%为允许的误差。可选地上述K%为60%。可选地，上述导磁器件为磁片。

需要说明的是，采用本发明实施例只需要增加导磁器件，在导磁器件与差模电容Cx就会形成集成电感，就可以实现本发明实施例并达到相应技术效果，是否满足上式并不是必要的，另需要说明的是，满足上式是本发明实施例的优选方式，其中采用K%为60%是通过实验证明的更优选的方案，在后续实施例中将进行详细说明。

本发明实施例提供了另一种电磁干扰滤波器，可参阅图2所示，与图2不同的是，本实施例提供的电磁干扰滤波器不包含导磁器件103，本实施例提供的电磁干扰滤波器包括：

第一共模电感L1、第二共模电感L2以及差模电容Cx，上述第一共模电感L1包含第一电感和第二电感，上述第二共模电感L2包含第三电感和第四电感；上述第一电感的输出端与上述差模电容Cx的第一端连接，上述第二电感的输入端与上述差模电容Cx的第二端连接；上述第四电感的输出端与上述差模电容Cx的第二端连接，上述第三电感的输入端与上述差模电容Cx的第一端连接；上述差模电容位于第一共模电感L1和第二共模电感L2之间，第一共模电感L1具有共模电感铁芯102和共模电感绕组101，第二共模电感L2具有共模电感铁芯104和共模电感绕组105，

第一共模电感L1与第二共模电感L2之间的距离和/或角度、第一共模电感L1或第二共模电感L2与差模电容之间的距离和/或角度，中的至少一项使得第一共模电感L1、第二共模电感L2以及差模电容Cx所形成的集成电感的感量满足：

$\frac{1}{2\mathrm{\π}\sqrt{\mathrm{LCx}}}=f_n(1\±K\%)$

且：L=ESL±M；

其中π为圆周率，L为集成电感，M为上述第一共模电感，上述第二共模电感以及差模电容之间的耦合形成与上述差模电容串联的等效电感M。ESL为差模电容的寄生电感。Cx为上述差模电容的电容容量，f_n为电磁干扰滤波器所抑制的噪声的频率。可选地，上述K%为60%。

采用以上实施例仅通过调整原有电子器件的相对位置和角度，不需要增加电子器件，因此可以减少电子器件的使用，减小滤波器尺寸，降低布局布线难度。

以下实施例将就以上实施例为什么可以在滤波器滤波性的前提下，还可以减少电子器件的使用，减小滤波器尺寸，降低布局布线难度，的原理进行说明。

由于差模电容串联电感可以在该电容与电感谐振频率点附近及以下提高滤波器的滤波能力，但外加电感带来成本，体积的增加。本发明实施例通过差模电容本身的等效串联电感（ESL）与滤波器共模电感的电磁耦合，形成差模电容与其串联电感集成的效果。

对于如图3a所示的两个有电磁耦合关系的电感（L1和L2）。

A为电流输入，B和C为电流输出，AB两支路的电流分别为i1和i2，输入的电流为：i1＋i2其电气性能可以表示为等式（3）：

$\left\{\begin{array}{c}{U}_{\mathrm{AB}}=L_1\·\frac{{\mathrm{di}}_1}{\mathrm{dt}}+M\·\frac{{\mathrm{di}}_2}{\mathrm{dt}}\\ U_{\mathrm{AC}}=L_2\frac{{\mathrm{di}}_2}{\mathrm{dt}}+M\·\frac{{\mathrm{di}}_1}{\mathrm{dt}}\end{array}\right.---\left(3\right)$

其中M表示两个电感的耦合系数。当两个电感产生的磁场相互增加时，M为正数，表示正耦合；当两个电感产生的磁场相互抵消时，M为负数，表示负耦合。U_AB为AB两端的电压，U_AC为AC两端的电压，等式（3）还可以等效变换为等式（4）：

$\left\{\begin{array}{c}{U}_{\mathrm{AB}}=(L_1-M)\·\frac{{\mathrm{di}}_1}{\mathrm{dt}}+M\·\frac{d(i_1+i_2)}{\mathrm{dt}}\\ U_{\mathrm{AC}}=(L_2-M)\·\frac{{\mathrm{di}}_2}{\mathrm{dt}}+M\·\frac{d(i_1+i_2)}{\mathrm{dt}}\end{array}\right.---\left(4\right)$

这样等式（4）可以表示为图3b所示的电路，这样实现了两个电感的解耦，即从电路形式上两个电感不再互相影响。

EMI滤波器的共模电感与差模电容一般按图4所示的结构连接。图中L1与L2组成一个共模电感，L3与L4组成另一个共模电感，C是差模电容，ESR和ESL分别是该差模电容的等效串联电阻和等效串联电感；M1是电感L1与L3的耦合系数；M2是L1与L4的耦合系数；M3是L2与L3的耦合系数；M4是L2与L4的耦合系数；M5，M6，M7，M8分别是电感L1，L3，L4，L2与差模电容C的ESL的耦合系数；根据前面的叙述，这些耦合系数的数值根据电磁场耦合情况为正值或者负值；

根据图3a到图3b的电感耦合的解耦原理，将图4所示的复杂耦合情况进行解耦，结果如图5所示。其中L1~L4为电感，i1~i4是分别流经L1~L4的电流，M1~M8为虚线指向的两个电感之间的耦合系数，ESL为电容C的ESL，解耦中有如下假设：（1）流过电感L1的电流与流过电感L2的电流大小相等；流过L3的电流与流过L4的电流大小相等。根据基尔霍夫电流KCL定律，该假设正确无误；（2）L1与L4的耦合系数M2与L2与L3的耦合系数M3相等；由于实际设计时L1与L2绕制在同一磁芯的对称位置，且绕组线径、绕制方式、匝数都完全一致，L3与L4也如此设计，因此L1与L4的耦合与L2与L3的耦合系数是一样的。因此该假设也是在实际设计中成立的。

解耦后的差模电容等效串联电感变如式（5）所示：

L=ESL-M₅-M₆-M₇-M₈+M₁+M₄+2·M₂（5）

另外图5还示意了另外四个等效串联电感，分别为：-M1-M5＋M6-M2、－M1＋M5－M6－M2、－M4＋M7－M8－M2、－M4＋M7＋M8－M2。

差模电容等效串联电感就是差模电容由于与共模电感电磁场耦合形成的串联电感，在外观上等效于电容集成电感。可以通过对M1～M8的调整，可以实现对差模电容集成电感L的调整，f_n为电磁干扰滤波器所抑制的噪声的频率（也即是电源差模噪声在f_n频率点最大），则调整L，满足式（6）：

$\frac{1}{2\mathrm{\π}\sqrt{\mathrm{LCx}}}=f_n(1\±60\%)---\left(6\right)$

其中π为圆周率，L为集成电感，Cx为上述差模电容的电容容量，f_n为电磁干扰滤波器所抑制的噪声的频率。需要说明的是：式（6）中的±60%表示在将电感L和电容Cx的谐振频率（r）设置在噪声最大对应的频率f_n的0.4（1-60%）～1.6（1+60%）倍范围内，都可以对f_n频率对应的噪声有很好的滤波效果。60%这个参数可以修改，经测试这个参数设置在60%从成本和性能上都是比较优化的结果，为优选实现方式。通过对L的调整在满足等式（6）的情况下可以实现滤波器对fn频率点EMI噪声很强抑制能力。

依据式（5）式（6）中的L=ESL±M，其中M为第一共模电感、第二共模电感以及差模电容之间的耦合形成与差模电容串联的等效电感。ESL为差模电容的寄生电感。

若使用本发明实施例提供的增加导磁器件的实施例方案，当导磁器件的长宽高（l，w，h）增大时，M1～M8增大；当导磁器件的长宽高减小时，M1～M8减小，当制成导磁器件的导磁材料磁导率增大时，M1～M8增大，反之减小。可以通过设计合适的长宽高的导磁器件及选择合适的磁导率材料制成导磁器件，可以使得集成电感L的感量满足等式（6）。

本发明专利通过调整共模电感间及共模电感与差模电容间的电磁耦合，实现差模电容集成电感的设计。方案不增加滤波器的尺寸，而增加的成本也有限，但滤波器滤波能力大大提高。

更具体地，本发明实施例提供了一组实现本发明实施例的实验数据，如图2所示EMI滤波器：两个共模电感（L1和L2），采用T26*16*10mm非晶磁芯，绕组用1.3mm直径漆包线绕制18匝；电容为1uF金膜电容；150KHz频率下噪声最大，用本实施例增加一片铁氧体磁片（u值约为3000），该磁片放置在差模电容Cx上端，铁氧体磁片尺寸为：28.5*12*2mm，磁片距离两个共模电感磁芯各1.5mm。增加该磁片后在150KHz频率点噪声幅度可以降低10dB。实际设计时可通过磁场仿真来确定铁氧体磁片的尺寸及位置。

采用本发明实施例的方案实测结果如表1所示：

表1

	Frequency(MHz)	Level（dBuV）
			加磁片	0.150000	66.30
未加磁片	0.150000	77.10

未加磁片实测的CE结果如图6所示，增加磁片后实测CE结果如图7所示。其中纵轴（Level）单位为dBuV，横轴（Frequency）单位为Hz，从峰值和平均值可见，增加磁片后CE有降低。

本发明实施例还提供了一种电磁干扰滤波器的制造方法，如图8所示，包括：

801：获得电磁干扰滤波器，上述电磁干扰滤波器包括：第一共模电感L1、第二共模电感L2以及差模电容Cx，上述第一共模电感L1包含第一电感和第二电感，上述第二共模电感L2包含第三电感和第四电感；上述第一电感的输出端与上述差模电容Cx的第一端连接，上述第二电感的输入端与上述差模电容Cx的第二端连接；上述第四电感的输出端与上述差模电容Cx的第二端连接，上述第三电感的输入端与上述差模电容Cx的第一端连接；上述差模电容位于第一共模电感L1和第二共模电感L2之间；

802：使用导磁材料制作至少一个导磁器件；并将上述导磁器件固定于上述差模电容Cx的外侧，上述导磁器件与上述差模电容Cx形成集成电感。

采用以上实施例仅需要增加导磁器件，不需要增加电子器件，因此可以减少电子器件的使用，减小滤波器尺寸，降低布局布线难度。

更具体地，固定于上述差模电容Cx外侧的导磁器件与上述差模电容Cx形成的集成电感的感量满足：

$\frac{1}{2\mathrm{\π}\sqrt{\mathrm{LCx}}}=f_n(1\±K\%);$

其中π为圆周率，L为集成电感，Cx为上述差模电容的电容容量，f_n为电磁干扰滤波器所抑制的噪声的频率，K%为允许的误差。可选地，上述K%为60%。

需要说明的是，采用本发明实施例只需要增加导磁器件，就可以实现本发明实施例并达到相应技术效果，是否满足上式并不是必要的，另需要说明的是，满足上式是本发明实施例的优选方式，其中采用K%为60%是通过实验证明的更优选的方案，在前述实施例中已经进行了详细说明。

本发明实施例还提供了另一种电磁干扰滤波器的制造方法，如图9所示，包括：

901：获得电磁干扰滤波器，上述电磁干扰滤波器包括：第一共模电感L1、第二共模电感L2以及差模电容Cx，上述第一共模电感L1包含第一电感和第二电感，上述第二共模电感L2包含第三电感和第四电感；上述第一电感的输出端与上述差模电容Cx的第一端连接，上述第二电感的输入端与上述差模电容Cx的第二端连接；上述第四电感的输出端与上述差模电容Cx的第二端连接，上述第三电感的输入端与上述差模电容Cx的第一端连接；上述差模电容位于第一共模电感L1和第二共模电感L2之间；

902：通过调整第一共模电感L1与第二共模电感L2之间的距离和/或角度、第一共模电感L1或第二共模电感L2与差模电容之间的距离和/或角度，中的至少一项使得第一共模电感L1、第二共模电感L2以及差模电容Cx所形成的集成电感的感量满足：

$\frac{1}{2\mathrm{\π}\sqrt{\mathrm{LCx}}}=f_n(1\±K\%)$

且：L=ESL±M；

其中π为圆周率，L为集成电感，M为上述第一共模电感，上述第二共模电感以及差模电容之间的耦合形成与上述差模电容串联的等效电感M。ESL为差模电容的寄生电感。Cx为上述差模电容的电容容量，f_n为电磁干扰滤波器所抑制的噪声的频率。

采用以上实施例仅通过调整原有电子器件的相对位置和角度，不需要增加电子器件，因此可以减少电子器件的使用，减小滤波器尺寸，降低布局布线难度。

可选地。上述K%为60%。需要说明的是，采用K%为60%是通过实验证明的更优选的方案，在前述实施例中已经进行了详细说明。

本领域普通技术人员可以理解实现上述各方法实施例中的全部或部分步骤是可以通过程序来指令相关的硬件完成，相应的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明实施例揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (11)

1.一种电磁干扰滤波器，包括：

第一共模电感、第二共模电感以及差模电容（Cx），所述第一共模电感包含第一电感和第二电感，所述第二共模电感包含第三电感和第四电感；所述第一电感的输出端与所述差模电容（Cx）的第一端连接，所述第二电感的输入端与所述差模电容（Cx）的第二端连接；所述第四电感的输出端与所述差模电容（Cx）的第二端连接，所述第三电感的输入端与所述差模电容（Cx）的第一端连接；所述差模电容位于第一共模电感和第二共模电感之间，其特征在于，还包括：

由导磁材料制成的至少一个导磁器件；所述导磁器件固定于所述差模电容（Cx）的外侧，使所述导磁器件与所述差模电容（Cx）形成集成电感。

2.根据权利要求1所述电磁干扰滤波器，其特征在于，

固定于所述差模电容（Cx）外侧的导磁器件与所述差模电容（Cx）形成的集成电感的感量满足：

$\frac{1}{2\mathrm{\π}\sqrt{\mathrm{LCx}}}=f_n(1\±K\%);$

其中π为圆周率，L为集成电感，Cx为所述差模电容的电容容量，f_n为电磁干扰滤波器所抑制的噪声的频率，K%为允许的误差。

3.根据权利要求2所述电磁干扰滤波器，其特征在于，

所述K%为60%。

4.根据权利要求1或2所述电磁干扰滤波器，其特征在于，

所述导磁器件为磁片。

5.一种电磁干扰滤波器，包括：

第一共模电感、第二共模电感以及差模电容（Cx），所述第一共模电感包含第一电感和第二电感，所述第二共模电感包含第三电感和第四电感；所述第一电感的输出端与所述差模电容（Cx）的第一端连接，所述第二电感的输入端与所述差模电容（Cx）的第二端连接；所述第四电感的输出端与所述差模电容（Cx）的第二端连接，所述第三电感的输入端与所述差模电容（Cx）的第一端连接；所述差模电容位于第一共模电感和第二共模电感之间，其特征在于，

第一共模电感与第二共模电感之间的距离和/或角度、第一共模电感或第二共模电感与差模电容之间的距离和/或角度，中的至少一项使得第一共模电感、第二共模电感以及差模电容（Cx）所形成的集成电感的感量满足：

$\frac{1}{2\mathrm{\π}\sqrt{\mathrm{LCx}}}=f_n(1\±K\%);$

其中π为圆周率，L为集成电感，Cx为所述差模电容的电容容量，f_n为电磁干扰滤波器所抑制的噪声的频率。

6.根据权利要求5所述电磁干扰滤波器，其特征在于，

所述K%为60%。

7.一种电磁干扰滤波器的制造方法，包括：

获得电磁干扰滤波器，所述电磁干扰滤波器包括：第一共模电感、第二共模电感以及差模电容（Cx），所述第一共模电感包含第一电感和第二电感，所述第二共模电感包含第三电感和第四电感；所述第一电感的输出端与所述差模电容（Cx）的第一端连接，所述第二电感的输入端与所述差模电容（Cx）的第二端连接；所述第四电感的输出端与所述差模电容（Cx）的第二端连接，所述第三电感的输入端与所述差模电容（Cx）的第一端连接；所述差模电容位于第一共模电感和第二共模电感之间，其特征在于，还包括：

使用导磁材料制作至少一个导磁器件；并将所述导磁器件固定于所述差模电容（Cx）的外侧，所述导磁器件与所述差模电容（Cx）形成集成电感。

8.根据权利要求7所述方法，其特征在于，

固定于所述差模电容（Cx）外侧的导磁器件与所述差模电容（Cx）形成的集成电感的感量满足：

$\frac{1}{2\mathrm{\π}\sqrt{\mathrm{LCx}}}=f_n(1\±K\%);$

其中π为圆周率，L为集成电感，Cx为所述差模电容的电容容量，f_n为电磁干扰滤波器所抑制的噪声的频率，K%为允许的误差。

9.根据权利要求8所述方法，其特征在于，

所述K%为60%。

10.一种电磁干扰滤波器的制造方法，包括：

获得电磁干扰滤波器，所述电磁干扰滤波器包括：第一共模电感、第二共模电感以及差模电容（Cx），所述第一共模电感包含第一电感和第二电感，所述第二共模电感包含第三电感和第四电感；所述第一电感的输出端与所述差模电容（Cx）的第一端连接，所述第二电感的输入端与所述差模电容（Cx）的第二端连接；所述第四电感的输出端与所述差模电容（Cx）的第二端连接，所述第三电感的输入端与所述差模电容（Cx）的第一端连接；所述差模电容位于第一共模电感和第二共模电感之间，其特征在于，还包括：

通过调整第一共模电感与第二共模电感之间的距离和/或角度、第一共模电感或第二共模电感与差模电容之间的距离和/或角度，中的至少一项使得第一共模电感、第二共模电感以及差模电容（Cx）所形成的集成电感的感量满足：

$\frac{1}{2\mathrm{\π}\sqrt{\mathrm{LCx}}}=f_n(1\±K\%);$

其中π为圆周率，L为集成电感，Cx为所述差模电容的电容容量，f_n为电磁干扰滤波器所抑制的噪声的频率。

11.根据权利要求10所述方法，其特征在于，

所述K%为60%。

Images