CN102683406A - GaN基的MS栅增强型高电子迁移率晶体管及制作方法 - Google Patents

GaN基的MS栅增强型高电子迁移率晶体管及制作方法 Download PDF

Info

Publication number
CN102683406A
CN102683406A CN2012101321458A CN201210132145A CN102683406A CN 102683406 A CN102683406 A CN 102683406A CN 2012101321458 A CN2012101321458 A CN 2012101321458A CN 201210132145 A CN201210132145 A CN 201210132145A CN 102683406 A CN102683406 A CN 102683406A
Authority
CN
China
Prior art keywords
gan
layer
algan
barrier layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101321458A
Other languages
English (en)
Other versions
CN102683406B (zh
Inventor
张进成
张琳霞
郝跃
马晓华
王冲
艾姗
周昊
李小刚
霍晶
张宇桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yunnan Hui Hui Electronic Technology Co Ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201210132145.8A priority Critical patent/CN102683406B/zh
Publication of CN102683406A publication Critical patent/CN102683406A/zh
Application granted granted Critical
Publication of CN102683406B publication Critical patent/CN102683406B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种GaN基的MS栅增强型高电子迁移率晶体管及制作方法，主要解决GaN基增强型器件电流密度低以及可靠性低的问题。该器件结构为：衬底(1)上依次设有过渡层(2)和GaN主缓冲层(3)，GaN主缓冲层中间刻蚀有凹槽(4)，凹槽两侧的GaN主缓冲层(3)上方为AlGaN主势垒层(5)，凹槽内壁以及凹槽两侧的AlGaN主势垒层(5)表面依次设有GaN次缓冲层(6)和AlGaN次势垒层(7)；AlGaN次势垒层(7)上为源级(8)、漏级(9)、栅极(11)和介质层(10)，源级(8)、漏级(9)分别位于AlGaN次势垒层(7)上方的两侧，栅极(11)位于AlGaN次势垒层(7)上方的中间，介质层(10)分布在源级、漏级、栅级之外的区域。本发明具有增强型特性好，电流密度高、击穿电压高，制作工艺简单成熟，可靠性高的优势，可用于高温开关器件和数字电路中。

Description

GaN基的MS栅增强型高电子迁移率晶体管及制作方法
技术领域
本发明属于微电子技术领域，涉及半导体材料、器件及其制作工艺。具体的说是一种GaN基的MS栅增强型高电子迁移率晶体管及制作方法，可用于高温大功率应用场合以及数字电路基本单元中。
背景技术
随着现代武器装备和航空航天、核能、通信技术、汽车电子、开关电源的发展，对半导体器件的性能提出了更高的要求。作为宽禁带半导体材料的典型代表，GaN基材料具有禁带宽度大、电子饱和漂移速度高、临界击穿场强高、热导率高、稳定性好、耐腐蚀、抗辐射等特点，可用于制作高温、高频及大功率电子器件。另外，GaN还具有优良的电子特性，可以和AlGaN形成调制掺杂的AlGaN/GaN异质结构，该结构在室温下可以获得高于1500cm2/Vs的电子迁移率，以及高达3×107cm/s的峰值电子速度和2×107cm/s的饱和电子速度，并获得比第二代化合物半导体异质结构更高的二维电子气密度，被誉为是研制微波功率器件的理想材料。因此，基于AlGaN/GaN异质结的高电子迁移率晶体管HEMT在微波大功率器件方面具有非常好的应用前景。
AlGaN/GaN异质结材料的生长和AlGaN/GaN HEMT器件的研制始终占据着GaN电子器件研究的主要地位。然而十几年来针对GaN基电子器件研究的大部分工作集中在耗尽型AlGaN/GaN HEMT器件上，这是因为AlGaN/GaN异质结构中较强极化电荷的存在，使得制造基于GaN的增强型器件变得十分困难，因此高性能AlGaN/GaN增强型HEMT的研究具有非常重要的意义。首先，GaN基材料被誉为是研制微波功率器件的理想材料，而增强型器件在微波功率放大器和低噪声放大器等电路中由于减少了负电压源，从而大大降低了电路的复杂性以及成本，且AlGaN/GaN增强型HEMT器件在微波大功率器件和电路具有很好的电路兼容性；同时，增强型器件的研制使单片集成耗尽型/增强型器件的数字电路成为可能；而且，在功率开光应用方面，AlGaN/GaN增强型HEMT也有很大的应用前景；因而高性能AlGaN/GaN增强型HEMT器件的研究得到了极大的重视。
目前，不论是国内还是国际上，都有不少关于AlGaN/GaN增强型HEMT的报道。目前报道的主要有以下几种技术：
1.F离子注入技术，即基于氟化物CF4的等离子体注入技术，香港科技大学的Yong Cai等人成功研制了基于F离子注入技术的增强型HEMT器件，该器件通过在AlGaN/GaN HEMT栅下的AlGaN势垒层中注入F离子，由于F离子的强负电性，势垒层中的F离子可以提供稳定的负电荷，因而可以有效的耗尽沟道区的强二维电子气，当AlGaN势垒层中的F离子数达到一定数量时，栅下沟道处的二维电子气完全耗尽，从而实现增强型HEMT器件。但是F注入技术不可避免的会引入材料的损伤，且器件阈值电压的可控性不高。该器件在室温下薄层载流子浓度高达1.3×1013cm-2，迁移率为1000cm2/Vs，阈值电压达到0.9V，最大漏极电流达310mA/mm。参见文献Yong Cai，Yugang Zhou，Kevin J.Chen and Kei May Lau，“High-performanceenhancement-mode AlGaN/GaN HEMTs using fluoride-based plasma treatment”，IEEEElectron Device Lett，Vol.26，No.7，JULY 2005。
2.非极性或半极性GaN材料实现增强型器件，Masayuki Kuroda等人成功用r面(1102)蓝宝石上的a面(1120)n-AlGaN/GaNHEMT实现了器件的增强，由于非极性或半极性材料由于缺少极化效应，因此其二维电子气浓度很小甚至没有，所以基于非极性或半极性材料的AlGaN/GaN HEMT器件具有增强特性。其报道的阈值电压为-0.5V，通过降低参杂浓度可进一步增大器件阈值电压，但其器件特性并不好，其电子迁移率只有5.14cm2/Vs，室温下方块电阻很大。且其栅漏电大小在Vgs＝-10V时达到了1.1×10-5A/mm。参见文献Masayuki Kuroda，Hidetoshi Ishida，Tetsuzo Ueda，and Tsuyoshi Tanaka，“Nonpolar(11-20)plane AlGaN/GaN heterojunction field effecttransistors on(1-102)plane sapphire”，Journal of Aplied Phisics，Vol.102，No.9，November2007。
3.薄势垒层技术，1996年，M.Asif Khan等人首先用10nm的AlGaN薄势垒层技术实现了AlGaN/GaN增强型HEMT器件，薄势垒层AlGaN/GaN增强型HEMT器件由于势垒层厚度减薄，其极化效应减弱，由极化效应引起的沟道处二维电子气浓度减小，从而实现器件阈值电压的右移。但是他们获得的结果并不理想，其峰值跨导只有23mS/mm。参见文献M.Asif Khan，Q.Chen，C.J.Sun，J.W.Yang，and M.Blasingame，“Enhancement and depletion mode GaN/AlGaN heterostructure field effecttransistors”Appl.Phys.Lett，Vol.68，No.4，January 1996。
4.槽栅技术，W.B.Lanford等人通过MOCVD利用槽栅技术制得了阈值电压达0.47V的增强型器件，该器件结构自下而上包括：SiC衬底，成核层，2um厚的GaN，3nm厚的AlGaN，10nm厚的n-AlGaN，10nm厚的AlGaN。该技术通过将栅下的势垒层刻蚀一定深度，使得栅下势垒层变薄，从而使栅下2DEG浓度降低，而源漏区的载流子浓度保持较大值不变，这样既可实现器件的增强特性，又可保证一定的电流密度。利用槽栅技术实现的增强型器件其外延生长容易控制，但其调控性较差，且刻蚀过程会形成损伤。参见文献W.B.Lanford，T.Tanaka，Y.Otoki and I.Adesida，“Recessed-gate enhancement-mode GaN HEMT with high threshold voltage”，ElectronicsLetrers，Vol.41，No.7 March 2005。
综上所述，目前国际上AlGaN/GaN HEMT增强型器件主要采用基于槽栅技术和基于氟离子注入技术形成，其均存在如下不足：
(1)阈值电压的增大往往是以减小电流密度为代价的，很难实现高阈值电压和高电流密度共存的增强型器件；
(2)无论槽栅技术还是氟离子注入技术都会对材料造成损伤，虽然经过退火可以消除一定损伤，但是残留的损伤仍然会对器件性能和可靠性造成影响，同时目前这种工艺的重复性还不高；
(3)制作短栅长的短沟道器件的工艺难度较大，导致器件可靠性低。
发明内容
本发明的目的在于克服上述已有技术的缺陷，提出一种GaN基的MS栅增强型高电子迁移率晶体管及制作方法，以增大器件的电流密度，降低工艺难度，提高器件的可靠性，满足实际应用。
为实现上述目的，本发明提供的高电子迁移率晶体管的结构自下而上包括：自下而上包括：衬底、过渡层和GaN主缓冲层，其特征在于：
GaN主缓冲层的中间刻蚀有凹槽，该凹槽的底面为0001极性面，凹槽侧面为非0001面，凹槽两侧的GaN主缓冲层上方为AlGaN主势垒层，GaN主缓冲层和AlGaN主势垒层界面上形成主二维电子气2DEG层；
凹槽的底面和侧面方向上以及凹槽两侧的AlGaN主势垒层表面，依次设有GaN次缓冲层和AlGaN次势垒层；凹槽底面上方的GaN次缓冲层与AlGaN次势垒层的界面上形成次二维电子气2DEG层；凹槽侧面方向上方的GaN次缓冲层与AlGaN次势垒层为非0001面的AlGaN/GaN异质结，该异质结界面处形成增强型的二维电子气2DEG层；凹槽两侧的GaN次缓冲层与AlGaN次势垒层的界面上形成辅二维电子气2DEG层；
所述AlGaN次势垒层的上为源级、漏级、栅极和介质层，该源级和漏级分别位于AlGaN次势垒层上方的两侧，栅极位于AlGaN次势垒层上方的中间，介质层分布在源级、漏级、栅级之外的区域；
所述的辅二维电子气2DEG层、增强型的二维电子气层以及次二维电子气2DEG层，通过电子流经形成第一导电沟道；所述的主二维电子气2DEG层、增强型的二维电子气2DEG层以及次二维电子气2DEG层，通过电子流经形成第二导电沟道，使凹槽两侧的区域均为双沟道结构。
所述次二维电子气2DEG层的水平位置低于主二维电子气2DEG层的水平位置。
所述AlGaN主势垒层和AlGaN次势垒层为掺杂浓度为10×1019cm-3的N型AlGaN。
为实现上述目的，本发明的GaN基的MS栅增强型高电子迁移率晶体管及制作方法，包括如下步骤：
1)在反应室中对衬底表面进行预处理；
2)在衬底上外延厚度为1.2um-3.2um的GaN主缓冲层；
3)在GaN外延层上外延N型掺杂的AlxGa1-xN主势垒层，在衬底上形成AlGaN/GaN异质结外延层，该AlxGa1-xN主势垒层厚度为15nm-38nm，且0.18≤x≤0.4；
4)光刻AlGaN/GaN异质结外延层，并采用反应离子刻蚀RIE方法，在AlGaN/GaN外延层上刻蚀形成长为0.5um，深度为40nm-160nm的凹槽；
5)将刻蚀后的外延层通过金属有机物化学气相淀积MOCVD反应室二次外延厚度为24nm-120nm的GaN次缓冲层；
6)采用MOCVD技术在二次外延的GaN层上外延厚度为15nm-38nm的AlxGa1-xN次势垒层，且0.18≤x≤0.4；
7)在二次外延的AlxGa1-xN次势垒层上，采用等离子增强化学气相淀积PECVD方法淀积厚度为1nm-20nm的介质层；
8)在介质层上，光刻出源、漏、栅区域，并刻蚀去窗口下的介质层，获得源、漏、栅窗口；
9)光刻出源、漏区域，采用电子束蒸发技术淀积欧姆接触的金属，并进行金属剥离；
10)对欧姆接触金属进行退火，形成源、漏接触电极；
11)光刻出栅区域，并采用电子束蒸发技术淀积栅极金属，经剥离后形成肖特基栅电极；
12)光刻已形成源、漏、栅极的外延片，获得加厚电极图形，并采用电子束蒸发技术加厚电极，完成器件制作。
所述步骤2)中外延GaN主缓冲层的工艺条件为：温度为1050℃，压力为20Torr，氢气流量为1500sccm，氨气流量为6000sccm，镓源流量为220sccm。
所述步骤5)中二次外延GaN次缓冲层的工艺条件为：温度为1050℃，压力为20Torr，氢气流量为1500sccm，氨气流量为3000sccm，镓源流量为150sccm。
所述步骤7)中用等离子增强化学气相淀积PECVD方法淀积介质层的工艺条件为：氨气流量为2.5sccm，氮气流量为900sccm，硅烷流量为200sccm，温度为300℃，压力为900mT，功率为25W。
本发明具有如下优点：
1.本发明由于在GaN主缓冲层中间刻蚀有凹槽，且凹槽的底面为0001极性面，凹槽侧面为非0001面，因此沿凹槽侧面方向上外延的非0001面GaN次缓冲层与AlGaN次势垒层形成的AlGaN/GaN异质结结构，该结构降低甚至消除了极化效应，使该异质结界面处形成的二维电子气浓度很低，甚至没有二维电子气，使凹槽侧壁异质结界面处形成了增强型的二维电子气2DEG层；同时由于在凹槽两侧的GaN主缓冲层和AlGaN主势垒层界面上形成主二维电子气2DEG层，在凹槽两侧的GaN次缓冲层与AlGaN次势垒层界面上形成辅二维电子气2DEG层，在凹槽底面上的GaN次缓冲层与AlGaN次势垒层界面上形成次二维电子气2DEG层，因而当电子流经辅二维电子气2DEG层、增强型的二维电子气2DEG层以及次二维电子气2DEG层时形成第一导电沟道；当电子流经主二维电子气2DEG层、增强型的二维电子气2DEG层以及次二维电子气2DEG层形成第二导电沟道，使得本发明具有双沟道导电机制。
2.本发明对于第一导电沟道，只有当栅极施加一定程度的正电压时，凹槽侧面的次缓冲层和次势垒层界面的增强型的二维电子气2DEG层才能形成二维电子气沟道，从而实现第一导电通道的导通，即实现了器件的增强特性。
对于第二导电通道，由于凹槽侧面二次生长的次GaN缓冲层相当于一层隔离层，只有当栅极施加一定正电压，在该GaN隔离层中形成较强水平漂移电场，在此漂移电场作用下沟道电子可以实现导通，从而形成电流。
现有的AlGaN/GaN HEMT器件由于高浓度二维电子气2DEG的存在，在栅压为零甚至更低的负值时器件都是导通状态的，因而很难实现器件的增强；而本发明高电子迁移率晶体管无论是第一导电沟道的导通还是第二导电沟道的导通都需要一定的栅极正电压，因此本发明可以实现良好的增强特性。
3.本发明由于器件的凹槽两侧的区域均为双沟道结构，且第二导电沟道上方的AlGaN势垒层采用N型甚至N+型掺杂，不仅可大大减小器件的欧姆接触电阻，而且大大降低了器件源极和漏极的串联电阻；同时由于引入第二导电沟道的导电机制，可以使电子流经凹槽侧壁的增强型的二维电子气2DEG层的距离大大缩短，避免了凹槽侧壁的增强型的二维电子气2DEG层导电性较低对电流的限制，显著提高了器件的电流密度，使本发明具有高电流密度特性；此外由于从栅电极发源的电力线可以终止于第一导电沟道、N型AlGaN主势垒层、N型AlGaN次势垒层以及第二导电通道，将栅极与沟道间的电力线分散，电场强度减弱，从而提高了器件的击穿电压，使本发明具有高击穿电压。
4.本发明器件制作方法中的工艺步骤均是目前国内外相对比较成熟的，而且工艺流程也相对简单，成本低，能完全与成熟的耗尽型AlGaN/GaN HEMT器件制备工艺兼容。另外，本发明采用了反应离子刻蚀方法进行刻蚀，并且在后续的高温二次生长中，可在一定程度上对刻蚀形成的表面损伤进行修复，以减少刻蚀损伤对器件性能和可靠性的影响。与目前国内外常用的槽栅刻蚀方法相比，本发明能更有效的避免了刻蚀引起的材料损伤，器件可靠性更高。
附图说明
图1是本发明GaN基的MS栅增强型高电子迁移率晶体管结构图；
图2是本发明制备GaN基的MS栅增强型高电子迁移率晶体管工艺流程图。
具体实施方式
参照图1，本发明的GaN基的MS栅增强型高电子迁移率晶体管，包括：衬底1、过渡层2、GaN主缓冲层3、凹槽4、AlGaN主势垒层5、GaN次缓冲层6、AlGaN次势垒层7、源级8、漏级9、介质层10、栅极11；衬底1上方为过渡层2；过渡层2上方为GaN主缓冲层3，该GaN主缓冲层3厚度为1.2um-3.2um；凹槽4刻蚀在GaN主缓冲层3的中间，该凹槽4长为0.5um，深度为40nm-160nm，且凹槽4的底面为0001极性面，凹槽4侧面为非0001面；凹槽4两侧的GaN主缓冲层3上方为N型掺杂的AlGaN主势垒层5，该AlGaN主势垒层5的厚度为15nm-38nm，掺杂浓度为10×1019cm-3，且0.18≤x≤0.4；GaN主缓冲层3和AlGaN主势垒层5界面上形成主二维电子气2DEG层12；凹槽4的底面和侧面方向上以及凹槽两侧的AlGaN主势垒层5表面上方为GaN次缓冲层6，该GaN次缓冲层6的厚度为24nm-120nm；GaN次缓冲层6上方为N型掺杂的AlGaN次势垒层7，该AlGaN次势垒层7的厚度为15nm-38nm，掺杂浓度为10×1019cm-3，且0.18≤x≤0.4；凹槽4底面上方的GaN次缓冲层6与AlGaN次势垒层7的界面上形成次二维电子气2DEG层13，且该次二维电子气2DEG层13的水平位置低于主二维电子气2DEG层(12)的水平位置；凹槽4两侧的GaN次缓冲层6与AlGaN次势垒层7的界面上形成辅二维电子气2DEG层14；凹槽侧面方向上的GaN次缓冲层6与AlGaN次势垒层7为非0001面的AlGaN/GaN异质结，该异质结界面处形成增强型的二维电子气2DEG层15；AlGaN次势垒层7的上为源级8、漏级9、栅极11和介质层10，该源级8和漏级9分别位于AlGaN次势垒层7上方的两侧，栅极11位于AlGaN次势垒层7上方的中间，介质层10分布在源级、漏级、栅级之外的区域，且其厚度为1nm-20nm；电子流经凹槽左侧的辅二维电子气2DEG层14、凹槽左侧壁的增强型的二维电子气层15、凹槽底面的次二维电子气2DEG层13以及凹槽右侧壁的增强型的二维电子气层15、凹槽右侧的辅二维电子气2DEG层14形成第一导电沟道16；电子流经凹槽左侧的主二维电子气2DEG层12、凹槽左侧壁的增强型的二维电子气2DEG层15、凹槽底面的次二维电子气2DEG层13以及凹槽右侧壁增强型的二维电子气层15、凹槽右侧的主二维电子气2DEG层12形成第二导电沟道17，使凹槽4两侧的区域均为双沟道结构。
参照图2，本发明GaN基的MS栅增强型高电子迁移率晶体管的制作方法，给出以下三种实施例。
实施例1
制作成GaN主缓冲层厚度为1.2um，Al0.4Ga0.6N主势垒层厚度为15nm，凹槽刻蚀深度为40nm，GaN次缓冲层厚度为24nm，Al0.4Ga0.6N次势垒层厚度为15nm，栅介质层厚度为1nm的GaN基的MS栅增强型高电子迁移率晶体管，其步骤是：
步骤一，衬底的热处理及表面氮化：
将蓝宝石衬底置于金属有机物化学气相淀积MOCVD反应室中，将反应室的真空度抽至1×10-2Torr之下，在流量为1500sccm的氢气与流量为2000sccm的氨气的混合气体保护下，对蓝宝石衬底进行热处理和表面氮化，加热温度为1050℃，压力为20Torr。
步骤二，外延AlN过渡层：
采用MOCVD技术，在温度为1050℃，压力为20Torr，氢气流量为1500sccm，氨气流量为2000sccm，铝源流量为30sccm的工艺条件下，在经热处理和表面氮化后蓝宝石衬底上外延厚度为150nm的AlN过渡层，如图2(a)。
步骤三，外延GaN主缓冲层：
采用MOCVD技术，在温度为1050℃，压力为20Torr，氢气流量为1500sccm，氨气流量为6000sccm，镓源流量为220sccm的工艺条件下，在AlN过渡层上外延厚度为1.2um的GaN主缓冲层，如图2(b)。
步骤四，外延N型掺杂的Al0.4Ga0.6N主势垒层：
采用MOCVD技术，在温度为920℃，压力为40Torr，氢气流量为6000sccm，氨气流量为5000sccm，铝源流量为10sccm，镓源流量为40sccm的工艺条件下，在主缓冲层上外延厚度为15nm的N型掺杂Al0.4Ga0.6N主势垒层，通过在生长过程中通入硅烷SiH4实现掺杂浓度为10×1019cm-3的N型掺杂，这样在AlN过渡层上形成了AlGaN/GaN异质结，在质结界面处形成了二维电子气2DEG，形成的外延片结构如图2(c)。
步骤五，淀积SiO2层掩膜层：
对外延片进行清洗后，采用电子束蒸发设备在外延片上淀积厚度为150nm的SiO2层，如图2(d)，该SiO2层可以与光刻胶在外延片表面形成共同起保护作用的双层掩膜图形，更有利于对未刻蚀区域表面的保护。
步骤六，光刻并刻蚀形成凹槽结构：
在淀积了SiO2层的外延片表面上，通过甩正胶、软烘、曝光以及显影形成刻蚀所需的凹槽窗口，并采用反应离子刻蚀RIE方法，在氯气Cl2流量为15sccm，功率为200W，压强为10mT的工艺条件下刻蚀外延片，刻蚀深度为40nm，形成凹槽结构，如图2(e)。
步骤七，去胶并去除SiO2掩膜层：
用丙酮溶液去除刻蚀后外延片上残余的正胶，然后在HF溶液中腐蚀步骤五中淀积的SiO2掩膜，最后用超纯水清洗并用氮气吹干。
步骤八，外延片的热处理及表面氮化：
将反应室的真空度抽至1×10-2Torr之下，在流量为1500sccm的氢气与流量为2000sccm的氨气的混合气体保护下对清洗后的外延片进行热处理，加热温度为1000℃，压力为20Torr。
步骤九，二次外延GaN次缓冲层：
利用MOCVD技术，在温度为1050℃，压力为20Torr，氢气流量为1500sccm，氨气流量为3000sccm，镓源流量为150sccm的工艺条件下，在外延片上外延厚度为24nm的GaN次缓冲层，如图2(f)。
步骤十，二次外延Al0.4Ga0.6N次势垒层：
利用MOCVD技术，采用温度为920℃，压力为40Torr，氢气流量为6000sccm，氨气流量为5000sccm，铝源流量为10sccm，镓源流量为40sccm的工艺条件，并且在生长过程中通入硅烷SiH4实现掺杂浓度为10×1019cm-3的N型掺杂，在GaN次缓冲层上外延形成厚度为15nm的N型掺杂Al0.4Ga0.6N次势垒层，这样在凹槽底面上和凹槽两侧的Al0.4Ga0.6N次势垒层和GaN次缓冲层形成了AlGaN/GaN异质结，该异质结界面处形成有二维电子气2DEG，外延后形成的外延片结构如图2(g)。
步骤十一，淀积SiN介质层：
利用等离子增强化学气相淀积PECVD方法，在氨气流量为2.5sccm，氮气流量为900sccm，硅烷流量为200sccm，温度为300℃，压力为900mT，功率为25W的工艺条件下，淀积厚度为1nm的SiN介质层，该介质层覆盖整个凹槽，如图2(h)。
步骤十二，光刻出源、漏窗口：
12a)通过甩正胶、软烘、曝光以及显影，形成源、漏、栅的光刻窗口，并采用湿法刻蚀方法去除源、漏、栅区域下的SiN介质薄膜。
12a)对去除了源、漏、栅区域下的SiN介质薄膜的外延片进行甩正胶、软烘、曝光以及显影获得源、漏区域窗口，并利用等离子去胶机去除窗口区域未显影干净的光刻胶薄层，以提高金属剥离的成品率。
步骤十三，蒸发欧姆接触金属：
采用电子束蒸发仪器，在真空度小于2.0×10-6Pa，功率范围为600W，蒸发速率不大于3埃/秒的工艺条件下蒸发Ti、Al、Ni、Au四层欧姆接触金属，Ti、Al、Ni、Au的厚度分别为30nm、180nm、40nm、60nm。
步骤十四，金属剥离并进行欧姆接触退火：
首先将蒸发完欧姆接触金属的外延片在丙酮溶液中浸泡20min，然后进行超声清洗，接着超纯水冲洗和氮气吹干，以实现金属的剥离，最后在氮气气氛中、850℃的温度下进行30s的欧姆接触退火，成源、漏接触电极，如图2(i)。
步骤十五，光刻出栅窗口：
在退火后的外延片上进行甩正胶、软烘、曝光以及显影获得栅窗口。
步骤十六，蒸发栅金属：
采用电子束蒸发仪器，淀积Ni、Au两层金属，Ni、Au的厚度分别为30nm、200nm，随后将器件浸泡在剥离液中进行金属剥离，接着用超纯水冲洗2min，最后氮气吹干，最终获得栅电极，如图2(j)。
步骤十七，完成器件制作：
光刻已形成源、漏、栅极的外延片，获得加厚电极图形，并采用电子束蒸发技术加厚电极，完成如图1所示的器件制作。
实施例2
制作成GaN主缓冲层厚度为2.5um，Al0.3Ga0.7N主势垒层厚度为28nm，凹槽刻蚀深度为100nm，GaN次缓冲层厚度为70nm，Al0.3Ga0.7N次势垒层厚度为28nm，栅介质层厚度为10nm的GaN基的MS栅增强型高电子迁移率晶体管，其步骤是：
步骤1，与实施例1的步骤一相同。
步骤2，与实施例1的步骤二相同。
步骤3，采用MOCVD技术在AlN过渡层上外延厚度为2.5um的GaN主缓冲层，如图2(b)，外延采用的工艺条件为：温度为1050℃，压力为20Torr，氢气流量为1500sccm，氨气流量为6000sccm，镓源流量为220sccm。
步骤4，采用MOCVD技术在主缓冲层上外延厚度为28nm的N型掺杂Al0.3Ga0.7N主势垒层，这样在AlN过渡层上形成了AlGaN/GaN异质结，在质结界面处形成了二维电子气2DEG，形成的外延片结构如图2(c)，外延采用的工艺条件为：温度为920℃，压力为40Torr，氢气流量为6000sccm，氨气流量为5000sccm，铝源流量为10sccm，镓源流量为40sccm，且通过在生长过程中通入硅烷SiH4实现掺杂浓度为10×1019cm-3的N型掺杂。
步骤5，与实施例1的步骤五相同。
步骤6，在淀积了SiO2层的外延片表面上，通过甩正胶、软烘、曝光以及显影形成刻蚀所需的凹槽窗口，并采用反应离子刻蚀RIE方法刻蚀外延片，刻蚀深度为100nm，形成凹槽结构如图2(e)，刻蚀采用的工艺条件为：氯气Cl2流量为15sccm，功率为200W，压强为10mT的工艺条件下。
步骤7，与实施例1的步骤七相同。
步骤8，与实施例1的步骤八相同。
步骤9，利用MOCVD技术，在外延片上外延厚度70nm的GaN次缓冲层，如图2(f)，外延采用的工艺条件为：温度为1050℃，压力为20Torr，氢气流量为1500sccm，氨气流量为3000sccm，镓源流量为150sccm。
步骤10，利用MOCVD技术，在GaN次缓冲层上外延形成厚度为28nm的N型掺杂Al0.3Ga0.7N次势垒层，这样在凹槽底面上和凹槽两侧的Al0.3Ga0.7N次势垒层和GaN次缓冲层形成了AlGaN/GaN异质结，该异质结界面处形成有二维电子气2DEG，外延后形成的外延片结构如图2(g)，外延采用的工艺条件为：温度为920℃，压力为40Torr，氢气流量为6000sccm，氨气流量为5000sccm，铝源流量为10sccm，镓源流量为40sccm，并且在生长过程中通入硅烷SiH4实现掺杂浓度为10×1019cm-3的N型掺杂。
步骤11，利用等离子增强化学气相淀积PECVD方法，淀积厚度为10nm的SiN介质层，该介质层覆盖整个凹槽，如图2(h)，淀积采用的工艺条件为：氨气流量为2.5sccm，氮气流量为900sccm，硅烷流量为200sccm，温度为300℃，压力为900mT，功率为25W。
步骤12，与实施例1的步骤十二相同。
步骤13，与实施例1的步骤十三相同。
步骤14，与实施例1的步骤十四相同。
步骤15，与实施例1的步骤十五相同。
步骤16，与实施例1的步骤十六相同。
步骤17，与实施例1的步骤十七相同。
实施例3
制作成GaN主缓冲层厚度为3.2um，Al0.18Ga0.82N主势垒层厚度为38nm，凹槽刻蚀深度为160nm，GaN次缓冲层厚度为120nm，Al0.18Ga0.82N次势垒层厚度为38nm，栅介质层厚度为20nm的GaN基的MS栅增强型高电子迁移率晶体管，其步骤是：
步骤A，与实施例1的步骤一相同。
步骤B，与实施例1的步骤二相同。
步骤C，采用温度为1050℃，压力为20Torr，氢气流量为1500sccm，氨气流量为6000sccm，镓源流量为220sccm的工艺条件，通过MOCVD技术，在AlN过渡层上外延厚度为3.2um的GaN主缓冲层，如图2(b)。
步骤D，采用温度为920℃，压力为40Torr，氢气流量为6000sccm，氨气流量为5000sccm，铝源流量为10sccm，镓源流量为40sccm的工艺条件，通过MOCVD技术，在主缓冲层上外延厚度为38nm的N型掺杂Al0.18Ga0.82N主势垒层，通过在生长过程中通入硅烷SiH4实现掺杂浓度为10×1019cm-3的N型掺杂，这样在AlN过渡层上形成了AlGaN/GaN异质结，在质结界面处形成了二维电子气2DEG，形成的外延片结构如图2(c)。
步骤E，与实施例1的步骤五相同。
步骤6，在淀积了SiO2层的外延片表面上，通过甩正胶、软烘、曝光以及显影形成刻蚀所需的凹槽窗口，并采用反应离子刻蚀RIE方法，在氯气Cl2流量为15sccm，功率为200W，压强为10mT的工艺条件下刻蚀外延片，刻蚀深度为160nm，形成凹槽结构，如图2(e)。
步骤F，与实施例1的步骤七相同。
步骤G，与实施例1的步骤八相同。
步骤H，在温度为1050℃，压力为20Torr，氢气流量为1500sccm，氨气流量为3000sccm，镓源流量为150sccm的工艺条件下，通过MOCVD技术，在外延片上外延厚度120nm的GaN次缓冲层，如图2(f)。
步骤I，采用温度为920℃，压力为40Torr，氢气流量为6000sccm，氨气流量为5000sccm，铝源流量为10sccm，镓源流量为40sccm的工艺条件，并且在生长过程中通入硅烷SiH4实现掺杂浓度为10×1019cm-3的N型掺杂，利用MOCVD技术，在GaN次缓冲层上外延形成厚度为38nm的N型掺杂Al0.18Ga0.82N次势垒层，这样在凹槽底面上和凹槽两侧的Al0.18Ga0.82N次势垒层和GaN次缓冲层形成了AlGaN/GaN异质结，该异质结界面处形成有二维电子气2DEG，外延后形成的外延片结构如图2(g)。
步骤J，在氨气流量为2.5sccm，氮气流量为900sccm，硅烷流量为200sccm，温度为300℃，压力为900mT，功率为25W的工艺条件下，利用等离子增强化学气相淀积PECVD方法，淀积厚度为20nm的SiN介质层，该介质层覆盖整个凹槽，如图2(h)。
步骤K，与实施例1的步骤十二相同。
步骤L，与实施例1的步骤十三相同。
步骤M，与实施例1的步骤十四相同。
步骤N，与实施例1的步骤十五相同。
步骤O，与实施例1的步骤十六相同。
步骤P，与实施例1的步骤十七相同。
上述实施例仅本发明的几个优选实例，不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (7)

1.一种GaN基的MS栅增强型高电子迁移率晶体管，自下而上包括：衬底(1)、过渡层(2)和GaN主缓冲层(3)，其特征在于：
GaN主缓冲层(3)的中间刻蚀有凹槽(4)，该凹槽(4)的底面为0001极性面，凹槽(4)侧面为非0001面，凹槽(4)两侧的GaN主缓冲层(3)上方为AlGaN主势垒层(5)，GaN主缓冲层(3)和AlGaN主势垒层(5)界面上形成主二维电子气2DEG层(12)；
凹槽(4)的底面和侧面方向上以及凹槽两侧的AlGaN主势垒层(5)表面，依次设有GaN次缓冲层(6)和AlGaN次势垒层(7)；凹槽底面上方的GaN次缓冲层(6)与AlGaN次势垒层(7)的界面上形成次二维电子气2DEG层(13)；凹槽侧面方向上的GaN次缓冲层(6)与AlGaN次势垒层(7)为非0001面的AlGaN/GaN异质结，该异质结界面处形成增强型的二维电子气2DEG层(15)；凹槽两侧的GaN次缓冲层(6)与AlGaN次势垒层(7)的界面上形成辅二维电子气2DEG层(14)；
所述AlGaN次势垒层(7)上为源级(8)、漏级(9)、栅极(11)和介质层(10)，该源级(8)和漏级(9)分别位于AlGaN次势垒层(7)上方的两侧，栅极(11)位于AlGaN次势垒层(7)上方的中间，介质层(10)分布在源级、漏级、栅级之外的区域；
所述的辅二维电子气2DEG层(14)、增强型的二维电子气层(15)以及次二维电子气2DEG层(13)，通过电子流经形成第一导电沟道(16)；所述的主二维电子气2DEG层(12)、增强型的二维电子气2DEG层(15)以及次二维电子气2DEG层(13)，通过电子流经形成第二导电沟道(17)，使凹槽(4)两侧的区域均为双沟道结构。
2.根据权利要求1所述的增强型高电子迁移率晶体管，其特征在于，次二维电子气2DEG层(13)的水平位置低于主二维电子气2DEG层(12)的水平位置。
3.根据权利要求1所述的增强型高电子迁移率晶体管，其特征在于，AlGaN主势垒层(5)和AlGaN次势垒层(7)为掺杂浓度为10×1019cm-3的N型AlGaN。
4.一种GaN基的MS栅增强型高电子迁移率晶体管的制作方法，包括以下步骤：
1)在反应室中对衬底表面进行预处理；
2)在衬底上外延厚度为1.2um-3.2um的GaN主缓冲层；
3)在GaN外延层上外延N型掺杂的AlxGal-xN主势垒层，在衬底上形成AlGaN/GaN异质结外延层，该AlxGal-xN主势垒层厚度为15nm-38nm，且0.18≤x≤0.4；
4)光刻AlGaN/GaN异质结外延层，并采用反应离子刻蚀RIE方法，在AlGaN/GaN外延层上刻蚀形成长为0.5um，深度为40nm-160nm的凹槽；
5)将刻蚀后的外延层通过金属有机物化学气相淀积MOCVD反应室二次外延厚度为24nm-120nm的GaN次缓冲层；
6)采用MOCVD技术在二次外延的GaN层上外延厚度为15nm-38nm的AlxGal-xN次势垒层，且0.18≤x≤0.4；
7)在二次外延的AlxGal-xN次势垒层上，采用等离子增强化学气相淀积PECVD方法淀积厚度为1nm-20nm的介质层；
8)在介质层上，光刻出源、漏、栅区域，并刻蚀去窗口下的介质层，获得源、漏、栅窗口；
9)光刻出源、漏区域，采用电子束蒸发技术淀积欧姆接触的金属，并进行金属剥离；
10)对欧姆接触金属进行退火，形成源、漏接触电极；
11)光刻出栅区域，并采用电子束蒸发技术淀积栅极金属，经剥离后形成肖特基栅电极；
12)光刻已形成源、漏、栅极的外延片，获得加厚电极图形，并采用电子束蒸发技术加厚电极，完成器件制作。
5.根据权利要求5所述的增强型高电子迁移率晶体管，其特征在于，步骤2)中外延GaN主缓冲层的工艺条件为：温度为1050℃，压力为20Torr，氢气流量为1500sccm，氨气流量为6000sccm，镓源流量为220sccm。
6.根据权利要求5所述的增强型高电子迁移率晶体管，其特征在于，步骤5)中二次外延GaN次缓冲层的工艺条件为：温度为1050℃，压力为20Torr，氢气流量为1500sccm，氨气流量为3000sccm，镓源流量为150sccm。
7.根据权利要求5所述的增强型高电子迁移率晶体管，其特征在于，步骤7)中用等离子增强化学气相淀积PECVD方法淀积介质层的工艺条件为：氨气流量为2.5sccm，氮气流量为900sccm，硅烷流量为200sccm，温度为300℃，压力为900mT，功率为25W。
CN201210132145.8A 2012-04-29 2012-04-29 GaN基的MS栅增强型高电子迁移率晶体管及制作方法 Active CN102683406B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210132145.8A CN102683406B (zh) 2012-04-29 2012-04-29 GaN基的MS栅增强型高电子迁移率晶体管及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210132145.8A CN102683406B (zh) 2012-04-29 2012-04-29 GaN基的MS栅增强型高电子迁移率晶体管及制作方法

Publications (2)

Publication Number Publication Date
CN102683406A true CN102683406A (zh) 2012-09-19
CN102683406B CN102683406B (zh) 2014-08-20

Family

ID=46815074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210132145.8A Active CN102683406B (zh) 2012-04-29 2012-04-29 GaN基的MS栅增强型高电子迁移率晶体管及制作方法

Country Status (1)

Country Link
CN (1) CN102683406B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014204209A1 (ko) * 2013-06-18 2014-12-24 서울반도체 주식회사 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법
CN105140280A (zh) * 2015-07-27 2015-12-09 西南交通大学 一种具有常关沟道的高压多异质结器件
CN107452791A (zh) * 2016-05-30 2017-12-08 意法半导体股份有限公司 双沟道hemt器件及其制造方法
CN111463259A (zh) * 2020-03-10 2020-07-28 芜湖启迪半导体有限公司 高电子迁移率场效应晶体管及其制备方法
CN112397584A (zh) * 2019-08-14 2021-02-23 新唐科技股份有限公司 增强型高电子迁移率晶体管元件
US11316038B2 (en) 2018-11-20 2022-04-26 Stmicroelectronics S.R.L. HEMT transistor with adjusted gate-source distance, and manufacturing method thereof
US20220199802A1 (en) * 2020-12-22 2022-06-23 Applied Materials, Inc. Implantation Enabled Precisely Controlled Source And Drain Etch Depth
US20230083904A1 (en) * 2021-09-14 2023-03-16 United Microelectronics Corp. High electron mobility transistor structure and method of fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130160A (zh) * 2011-01-06 2011-07-20 西安电子科技大学 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
CN102203936A (zh) * 2009-07-30 2011-09-28 住友电气工业株式会社 半导体器件及其制造方法
JP2011222768A (ja) * 2010-04-09 2011-11-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102203936A (zh) * 2009-07-30 2011-09-28 住友电气工业株式会社 半导体器件及其制造方法
JP2011222768A (ja) * 2010-04-09 2011-11-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
CN102130160A (zh) * 2011-01-06 2011-07-20 西安电子科技大学 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WANG CHONG ET AL.: "《An Enhancement-Mode AlGaN/GaN HEMT with Recessed-Gate》", 《JOURNAL OF SEMICONDUCTORS》 *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014204209A1 (ko) * 2013-06-18 2014-12-24 서울반도체 주식회사 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법
CN105140280A (zh) * 2015-07-27 2015-12-09 西南交通大学 一种具有常关沟道的高压多异质结器件
CN105140280B (zh) * 2015-07-27 2017-12-01 西南交通大学 一种具有常关沟道的高压多异质结器件
CN107452791A (zh) * 2016-05-30 2017-12-08 意法半导体股份有限公司 双沟道hemt器件及其制造方法
EP3252825B1 (en) * 2016-05-30 2022-12-21 STMicroelectronics S.r.l. Double-channel hemt device and manufacturing method thereof
US10892357B2 (en) 2016-05-30 2021-01-12 Stmicroelectronics S.R.L. Double-channel HEMT device and manufacturing method thereof
US11489068B2 (en) 2016-05-30 2022-11-01 Stmicroelectronics S.R.L. Double-channel HEMT device and manufacturing method thereof
CN107452791B (zh) * 2016-05-30 2021-07-20 意法半导体股份有限公司 双沟道hemt器件及其制造方法
US11316038B2 (en) 2018-11-20 2022-04-26 Stmicroelectronics S.R.L. HEMT transistor with adjusted gate-source distance, and manufacturing method thereof
US12062715B2 (en) 2018-11-20 2024-08-13 Stmicroelectronics S.R.L. HEMT transistor with adjusted gate-source distance, and manufacturing method thereof
CN112397584A (zh) * 2019-08-14 2021-02-23 新唐科技股份有限公司 增强型高电子迁移率晶体管元件
CN112397584B (zh) * 2019-08-14 2023-09-29 新唐科技股份有限公司 增强型高电子迁移率晶体管元件
CN111463259B (zh) * 2020-03-10 2022-09-13 安徽长飞先进半导体有限公司 高电子迁移率场效应晶体管及其制备方法
CN111463259A (zh) * 2020-03-10 2020-07-28 芜湖启迪半导体有限公司 高电子迁移率场效应晶体管及其制备方法
US20220199802A1 (en) * 2020-12-22 2022-06-23 Applied Materials, Inc. Implantation Enabled Precisely Controlled Source And Drain Etch Depth
US11721743B2 (en) * 2020-12-22 2023-08-08 Applied Materials, Inc. Implantation enabled precisely controlled source and drain etch depth
US20230083904A1 (en) * 2021-09-14 2023-03-16 United Microelectronics Corp. High electron mobility transistor structure and method of fabricating the same
US12057490B2 (en) * 2021-09-14 2024-08-06 United Microelectronics Corp. High electron mobility transistor structure and method of fabricating the same

Also Published As

Publication number Publication date
CN102683406B (zh) 2014-08-20

Similar Documents

Publication Publication Date Title
CN102629624B (zh) 基于GaN的MIS栅增强型HEMT器件及制作方法
CN102683406B (zh) GaN基的MS栅增强型高电子迁移率晶体管及制作方法
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
CN102637726A (zh) MS栅GaN基增强型高电子迁移率晶体管及制作方法
CN102130160A (zh) 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
US20160218204A1 (en) Enhancement Mode High Electron Mobility Transistor and Manufacturing Method Thereof
CN111916351A (zh) 半导体器件及其制备方法
CN107369704B (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN110459595B (zh) 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法
US12087855B2 (en) Vertical UMOSFET device with high channel mobility and preparation method thereof
JP2010166027A (ja) ＧａＮ系電界効果トランジスタおよびその製造方法
CN103489911A (zh) 一种GaN基HEMT器件及其制作方法
CN108417493A (zh) 基于氧化自停止技术的p型栅增强型晶体管及其制备方法
CN104167445A (zh) 具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管
CN104701359A (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN102646705A (zh) MIS栅GaN基增强型HEMT器件及制作方法
CN104659082B (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN112599603A (zh) 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法
Huang et al. AlGaN/GaN high electron mobility transistors with selective area grown p-GaN gates
CN108598000B (zh) GaN基增强型MISHEMT器件的制作方法及器件
US10497572B2 (en) Method for manufacturing semiconductor device
CN111682064B (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
Lu et al. GaN power electronics
CN106449737A (zh) 低接触电阻型GaN基器件及其制作方法
CN105428242A (zh) 一种调制ⅲ族氮化物半导体增强型器件阈值电压的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170621

Address after: 650221 Yunnan city of Kunming province Dabanqiao Street office office building No. 7 room 7-114

Patentee after: Yunnan Hui Hui Electronic Technology Co., Ltd.

Address before: Xi'an City, Shaanxi province Taibai Road 710071 No. 2

Patentee before: Xidian University

TR01 Transfer of patent right