CN102683345B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN102683345B CN102683345B CN201210161402.0A CN201210161402A CN102683345B CN 102683345 B CN102683345 B CN 102683345B CN 201210161402 A CN201210161402 A CN 201210161402A CN 102683345 B CN102683345 B CN 102683345B
- Authority
- CN
- China
- Prior art keywords
- rare earth
- earth oxide
- source
- groove
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 121
- 238000000034 method Methods 0.000 title claims abstract description 49
- 229910001404 rare earth metal oxide Inorganic materials 0.000 claims abstract description 131
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 230000012010 growth Effects 0.000 claims abstract description 41
- 239000013078 crystal Substances 0.000 claims abstract description 29
- 230000004888 barrier function Effects 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 230000008569 process Effects 0.000 abstract description 11
- 230000000295 complement effect Effects 0.000 abstract 1
- 230000005012 migration Effects 0.000 abstract 1
- 238000013508 migration Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 43
- 150000001875 compounds Chemical class 0.000 description 12
- 238000000231 atomic layer deposition Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 229910052761 rare earth metal Inorganic materials 0.000 description 10
- 229910000311 lanthanide oxide Inorganic materials 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000012856 packing Methods 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000004087 circulation Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000007773 growth pattern Effects 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体结构及其形成方法，该半导体结构包括：半导体衬底；所述半导体衬底上定义有源区和漏区，形成在所述源区和或漏区中的凹槽，所述凹槽中填充有稀土氧化物；形成在所述凹槽中的所述稀土氧化物上的源和或漏；和形成在所述源和漏之间的沟道区。通过在半导体器件的源和或漏下方形成稀土氧化物层，从而向CMOS器件的源和或漏和或沟道区引入类型和大小可调的应力，显著提升半导体器件的迁移率，并且，利用稀土氧化物的晶体特性，以晶体生长的方式形成应力源，极大地提高了应力引入的效率，并简化了工艺流程。
Description
技术领域
本发明涉及半导体设计及制造技术领域，特别涉及一种源漏下方填充有稀土氧化物的半导体结构及其形成方法。
背景技术
随着半导体技术的发展，其基本元件金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸的不断缩小，当特征尺寸进入深亚微米乃至纳米量级时，原来大尺寸下并不存在或者并不显著的不利于器件性能的一系列效应逐渐显现出来。例如亚阈值电压降低、漏致势垒降低和漏电流过大等效应。
为解决上述问题，一种方案是根据器件类型不同对器件的特定区域引入相应的应力，从而提高器件的载流子迁移率，进而提升器件性能。在深亚微米和纳米级器件中，合适的应力对提升器件性能是至关重要的。传统的应力引入方式包括：在源漏区掺入替位式杂质改变晶格常数，或者在形成器件结构之后另外生长帽层等。这些传统的应力引入方式最主要的缺陷之一在于应力类型难以调节，工艺复杂。并且，随着器件特征尺寸的进一步缩小，传统的应力引入方式将难以形成有效的应力，从而难以达到显著提高半导体器件性能的效果。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是解决现有技术中小尺寸器件漏电严重以及应力引入困难、工艺复杂和应力效果不理想的缺陷。
为达到上述目的，本发明一方面提供一种半导体结构，包括：半导体衬底；所述半导体衬底上定义有源区和漏区，形成在所述源区和或漏区中的凹槽，所述凹槽中填充有稀土氧化物；形成在所述凹槽中的所述稀土氧化物上的源和或漏；和形成在所述源和漏之间的沟道区。其中，所述稀土氧化物的晶格常数a与所述源和或漏和或沟道区的半导体材料的晶格常数b的关系为：a=(n±c)b，其中n为整数，c为晶格常数失配率，0<c≤15%。
在本发明的一个实施例中，所述凹槽的深度不小于5nm。为了保证凹槽中所填充的稀土氧化物的表层附近的晶格常数不被衬底影响，以及保证能够引入较大的应力，凹槽的深度不宜过小。
在本发明的一个实施例中，所述凹槽的形状为倒Ω形、矩形或U形。优选为倒Ω形，因为若在倒Ω形槽中填充稀土氧化物，相比矩形或U形结构，填充材料更靠近沟道区下方的衬底区域，而且可以通过靠近该区域处的楔形结构挤压或拉伸该区域，从而更有利于对沟道区引入应力。
在本发明的一个实施例中，所述稀土氧化物包括：(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种的组合，其中x的取值范围为0-1。
在本发明的一个实施例中，所述稀土氧化物通过外延生长形成。
在本发明的一个实施例中，所述源和漏以及所述沟道区通过晶体生长的方式形成，从而有利于得到高质量低缺陷的晶体。
在本发明的一个实施例中，所述凹槽中填充的所述稀土氧化物的厚度等于或稍大于所述凹槽的深度，且所述沟道区形成在所述半导体衬底上。
在本发明的一个实施例中，所述凹槽中填充的所述稀土氧化物的厚度小于所述凹槽的深度，且所述源和漏之间的所述半导体衬底区域为所述沟道区。
在本发明的一个实施例中，所述凹槽中填充有所述稀土氧化物的部分侧壁分别形成有阻挡层，所述源和或漏形成在所述凹槽的所述稀土氧化物以及所述阻挡层上。
本发明另一方面还提供一种半导体结构的形成方法，包括以下步骤：S01：提供半导体衬底；S02：在所述半导体衬底上定义源区和漏区，在所述源区和或漏区中形成凹槽；S03：在所述凹槽中填充稀土氧化物；S04：在所述凹槽的所述稀土氧化物上形成源和或漏，以及在所述源和漏之间形成沟道区。其中，所述稀土氧化物的晶格常数a与所述源和或漏和或所述沟道区的半导体材料的晶格常数b的关系为：a=(n±c)b，其中n为整数，c为晶格常数失配率，0<c≤15%。
在本发明的一个实施例中，所述凹槽的深度不小于5nm。为了保证凹槽中所填充的稀土氧化物的表层附近的晶格常数不被衬底影响，以及保证能够引入较大的应力，凹槽的深度不宜过小。
在本发明的一个实施例中，所述凹槽的形状为倒Ω形、矩形或U形。优选为倒Ω形，因为若在倒Ω形槽中填充稀土氧化物，相比矩形或U形结构，填充材料更靠近沟道区下方的衬底区域，而且可以通过靠近该区域处的楔形结构挤压或拉伸该区域，从而更有利于对沟道区引入应力。
在本发明的一个实施例中，所述稀土氧化物包括：(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种的组合，其中x的取值范围为0-1。
在本发明的一个实施例中，所述稀土氧化物通过外延生长形成。
在本发明的一个实施例中，步骤S03之后，还包括：对器件表面进行化学机械抛光。
在本发明的一个实施例中，步骤S04包括：在所述凹槽的所述稀土氧化物上，以及在所述源和漏区之间的半导体衬底上分别生长晶体以形成所述源和或漏、所述沟道区。通过晶体生长的方式形成源和或漏和沟道区，从而有利于得到高质量低缺陷的晶体。
在本发明的一个实施例中，步骤S03中在所述凹槽中填充的所述稀土氧化物的厚度等于或稍大于所述凹槽的深度。则步骤S04包括：在所述凹槽的所述稀土氧化物上，以及在所述源和漏之间的半导体衬底上分别生长晶体以形成所述源和或漏、所述沟道区。
在本发明的一个实施例中，步骤S03中在所述凹槽中填充的所述稀土氧化物的厚度小于所述凹槽的深度。则在一个可选的实施例中，通过控制所述稀土氧化物的生长条件，使所述稀土氧化物从所述凹槽底部纵向优先生长，从而使生长完成后所述凹槽内部不会形成空洞。
对于难以实现纵向优先生长的衬底材料，可选地，步骤S03可以进一步包括：S031：在所述凹槽中形成阻挡层；S032：去除形成在所述凹槽底部的所述阻挡层，保留形成在所述凹槽侧壁的所述阻挡层；S033：在所述凹槽中生长所述稀土氧化物；S034：去除所述凹槽侧壁上未被所述稀土氧化物覆盖的所述阻挡层；和步骤S04包括：在所述凹槽的所述稀土氧化物以及所述阻挡层上形成所述源和或漏。
本发明提供一种半导体结构及其形成方法，通过在半导体器件的源区和或漏区下方形成稀土氧化物层，稀土氧化物的晶格常数一般约为常见半导体材料如Si、Ge、III-V族化合物半导体材料的两倍，通过调整稀土氧化物的成分，可以方便地调整其晶格常数，使其比沟道材料和衬底材料的两倍稍大或者稍小，通过晶格常数的差异，在外延的过程中向CMOS器件的源和或漏和或沟道区引入应力。本发明的有益效果体现在：
（1）由于稀土氧化物的晶格常数随稀土氧化物中稀土元素的种类和组分而变化，故可以根据源漏和沟道区的材料的晶格常数，通过调节稀土氧化物的种类和组分，在源漏和沟道区引入所需类型和大小的应力；
（2）由于作为应力源的稀土氧化物为晶体生长所得，因此相对于传统的应力引入方式，对沟道区引入的应力更大，对器件迁移率的提升更为显著和有效；
（3）利用稀土氧化物的晶体特性，以晶体生长取代传统的源漏区掺杂或生长帽层的应力引入方式，极大地提高了应力引入的效率，且简化了工艺流程。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例一的半导体结构的示意图；
图2为本发明实施例二的半导体结构的示意图；
图3为本发明实施例三的半导体结构的示意图；
图4-6为本发明实施例一的半导体结构的形成方法的中间步骤的结构示意图；
图7-8为本发明实施例二的半导体结构的形成方法的中间步骤的结构示意图；
图9-13为本发明实施例三的半导体结构的形成方法的中间步骤的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
图1所示为本发明实施例一的半导体结构的示意图。需要说明的是，由于源区和漏区中的任意一个或两个下方形成稀土氧化物层，均可以实现通过调整稀土氧化物的成分以调整其晶格常数，利用稀土氧化物材料与沟道材料和衬底材料的晶格常数的差异，在外延的过程中向CMOS器件的源和或漏和或沟道区引入应力的目的。为描述方便起见，在本发明以下各实施例，仅以源区和漏区下方均形成稀土氧化物层的结构为例进行描述。对于源区和漏区之一下方形成稀土氧化物层的结构，可以参照本发明实施例进行，在此不再赘述。
如图1所示，该半导体结构包括：半导体衬底100；半导体衬底100上定义有源区和漏区，形成在源区和漏区中的凹槽200和300，凹槽200和300中填充有稀土氧化物400；分别形成在凹槽200和300的稀土氧化物400上的源500和漏600；和形成在半导体衬底100上、源500和漏600之间的沟道区700。
在本发明实施例中，半导体衬底100的材料包括：单晶Si、单晶Ge、任意组分的SiGe、III-V族化合物半导体、SOI（绝缘体上硅）、GeOI（绝缘体上锗）或其他半导体衬底材料。
为了保证凹槽中所填充的稀土氧化物的表层附近的晶格常数不被衬底影响，以及保证能够引入较大的应力，凹槽200和300的深度不宜过小。在本发明实施例中，凹槽200和300的深度不小于5nm。凹槽的形状可以是倒Ω形、矩形或U形。优选为倒Ω形，因为若在倒Ω形槽中填充稀土氧化物，相比矩形或U形结构，填充材料更靠近沟道区下方的衬底区域，而且可以通过靠近该区域处的楔形结构挤压或拉伸该区域，从而更有利于对沟道区700引入应力。
本发明实施例通过在半导体器件的源漏下方形成稀土氧化物层，从而向CMOS器件的源漏和沟道区引入应力。在本发明实施例中，稀土氧化物400具体包括各种稀土元素的氧化物及其组合，例如(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种的组合，其中x的取值范围为0-1，具体可以包括Er2O3、Gd2O3、Nd2O3、Pr2O3、La2O3等。由于稀土氧化物的晶格常数随稀土氧化物中稀土元素的种类和组分而变化，故可以根据源漏和沟道区的材料的晶格常数，通过调节稀土氧化物的种类和组分，调节填充在源漏下方的稀土氧化物的晶格常数，使之与源漏和或沟道区材料的晶格常数匹配，从而在源漏和或沟道区引入所需类型和大小的应力。其中，本发明各实施例中所谓匹配的含义是：设稀土氧化物400的晶格常数为a，源500和漏600和或沟道区700的半导体材料的晶格常数为b，满足：a=(n±c)b，其中n为整数，c为晶格常数失配率，0<c≤15%。例如，在一个实施例中，源漏和沟道区的材料为Si或Ge，可以调节稀土氧化物的组分以达到其晶格常数为Si或Ge的晶格常数的两倍略多或略少。因为如果a恰好为b的整数倍，则不能在源500和漏600引入应力；如果a比b的整数倍稍大，则在源500和漏600引入应力，该应力通过传导在沟道区700呈现为压应力，以提升沟道区域的载流子迁移率；反之，如果a比b的整数倍稍小，则在源500和漏600引入应力，该应力通过传导在沟道区700呈现为张应力，以提升沟道区域的载流子迁移率。通常将晶格常数的适配率控制在15%以内。
在本发明优选的实施例中，稀土氧化物400通过外延生长形成，例如通过ALD、MOCVD、MBE等外延生长的方法形成，由于作为应力源的稀土氧化物400通过晶体生长的方式形成，相对于传统的应力引入方式，对沟道区引入的应力更大，对器件迁移率的提升更为显著和有效。
在本实施例中，凹槽200和300中填充的稀土氧化物400的厚度基本等于凹槽200和300的深度，沟道区700形成在凹槽200和300之间的半导体衬底上。源500、漏600以及沟道区700的材料包括：单晶Si、单晶Ge、任意组分的SiGe、III-V族化合物半导体、II-VI族化合物半导体。优选地，源500、漏600以及沟道区700均通过晶体生长的方式形成，从而有利于得到高质量低缺陷的晶体。需指出的是，源500、漏600以及沟道区700的厚度不宜过大，否则稀土氧化物400提供的应力难以作用到沟道区域，也不利于低阻源漏的形成，造成器件性能下降。可选地，源500和漏600的材料还可以为金属。对于具有金属源漏的CMOS器件，填充的稀土氧化物400主要通过使沟道区700下方的半导体材料产生应变，进而将应力传导至沟道区700。采用金属源漏，有利于减小源漏区的串联电阻，配合应力在沟道中的作用，有利于进一步提高器件的驱动电流。
图2为本发明实施例二的半导体结构的示意图，与图1所示的半导体结构相比，其区别在于：凹槽200和300中填充的稀土氧化物400的厚度小于凹槽200和300的深度；凹槽200和300之间的半导体衬底100区域经处理后为沟道区700；为便于在凹槽中形成具有纵向优先生长特性的稀土氧化物晶体，从而使稀土氧化物的生长完成后凹槽中不会形成孔洞，凹槽200和300的形状优选为矩形。其余与本发明实施例一的半导体结构相同的部分在此不再赘述。
图3为本发明实施例三的半导体结构的示意图，与图2所示的半导体结构相比，其区别在于：凹槽200和300填充有稀土氧化物400的部分侧壁分别形成有阻挡层800，源500和漏600分别形成在凹槽200和300的稀土氧化物400以及阻挡层800上。其余与本发明实施例一和实施例二的半导体结构相同的部分在此不再赘述。
本发明另一方面提供一种上述半导体结构的形成方法，图4-6所示为本发明实施例一的半导体结构的形成方法的中间步骤的结构示意图，该方法包括以下步骤：
步骤S101：提供半导体衬底100，如图4所示。在本发明实施例中，半导体衬底100的材料包括：单晶Si、单晶Ge、任意组分的SiGe、III-V族化合物半导体、SOI（绝缘体上硅）、GeOI（绝缘体上锗）或其他半导体衬底材料。
步骤S102：在半导体衬底100上定义源区和漏区，在源区和漏区中形成凹槽200和300，如图5所示。在本发明实施例中，在半导体衬底100上定义源漏区域，使用常规工艺（例如湿法刻蚀法）刻蚀半导体衬底100，形成倒Ω形、矩形、U形或其他形状的凹槽200和300，优选为倒Ω形槽，因为若在倒Ω形槽中填充稀土氧化物，相比矩形或U形结构，填充材料更靠近沟道区下方的衬底区域，而且可以通过靠近该区域处的楔形结构挤压或拉伸该区域，从而更有利于对沟道区引入应力。为了保证凹槽200和300中所填充的稀土氧化物的表层附近的晶格常数不被衬底影响，以及保证能够引入较大的应力，凹槽200和300的深度不宜过小。在本实施例中，凹槽200和300的深度不小于5nm。
步骤S103：在凹槽200和300中填充稀土氧化物400，其中，凹槽200和300中填充的稀土氧化物400的厚度等于或稍大于凹槽200和300的深度，如图6所示。在本发明实施例中，稀土氧化物400具体可以包括各种稀土元素的氧化物及其组合，例如(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种组合，其中x的取值为0-1，具体可以包括Er2O3、Gd2O3、Nd2O3、Pr2O3、La2O3等。优选地，稀土氧化物400通过外延生长得到，生长方法包括原子层淀积ALD、金属有机化学气相淀积MOCVD、分子束外延MBE或其他生长方法。由于作为应力源的稀土氧化物400通过晶体生长的方式形成，相对于传统的应力引入方式，对沟道区引入的应力更大，对器件迁移率的提升更为显著和有效。可选地，在两个凹槽内完全填充稀土氧化物材料后，可以对器件表面进行抛光，例如化学机械抛光(CMP)，以得到平坦表面。
步骤S104：在凹槽200和300的稀土氧化物400上分别形成源500和漏600，以及在源500和漏600之间的半导体衬底100上形成沟道区700，如图1所示。在本发明实施例中，源500、漏600以及沟道区700的材料包括：单晶Si、单晶Ge、任意组分的SiGe、III-V族化合物半导体、II-VI族化合物半导体。优选地，源500、漏600以及沟道区700均通过晶体生长的方式形成，从而有利于得到高质量低缺陷的晶体。需指出的是，源500、漏600以及沟道区700的厚度不宜过大，否则稀土氧化物400提供的应力难以作用到沟道区域，也不利于低阻源漏的形成，造成器件性能下降。
由于稀土氧化物的晶格常数随稀土氧化物中稀土元素的种类和组分而变化，故可以根据源漏区和沟道区的材料的晶格常数，通过调节稀土氧化物的种类和组分，调节填充在源500和漏600下方的稀土氧化物400的晶格常数，使之与源500、漏600和或沟道区700材料的晶格常数匹配，即稀土氧化物的晶格常数比源漏和或沟道区材料的晶格常数的两倍略大或者略小，通过晶格常数的差异，在源500、漏600和沟道区700引入所需类型和大小的应力。
可选地，步骤S104可以包括：在凹槽200和300的稀土氧化物400上分别形成金属源500和金属漏600。对于具有金属源漏的CMOS器件，填充的稀土氧化物400主要通过使沟道区700下方的半导体材料产生应变，进而将应力传导至沟道区700。采用金属源漏，有利于减小源漏区的串联电阻，配合应力在沟道中的作用，有利于进一步提高器件的驱动电流。
下面以一个实施例具体描述通过ALD的晶体生长方式形成本发明实施例的半导体结构的方法。
步骤S101’：提供半导体衬底。在本发明实施例中，半导体衬底的材料为Si。
步骤S102’：在半导体衬底上定义源漏区域，使用常规工艺（例如湿法刻蚀法）刻蚀衬底，在源漏区域分别形成30nm的倒Ω形的凹槽。
步骤S103’：采用ALD在凹槽中进行稀土氧化物填充。所填充的稀土氧化物的厚度等于凹槽的深度。例如制作NMOS器件，可以选用合适比例的(CpMe)3Er和Gd(OCMe2CH2OMe)3作为稀土元素源，H2O作为反应物，温度为250°C，ALD生长300个循环可以得到厚度为30nm的稀土氧化物(Gd1-xErx)2O3，其中x的取值为0-1范围内随稀土元素源的比例而变化。然后使用CMP对器件表面进行平坦化处理。
步骤S104’：在凹槽的稀土氧化物上生长源漏材料，以及在源和漏之间的半导体衬底上生长沟道区材料。由于稀土氧化物(Gd1-xErx)2O3的晶格常数小于Si的晶格常数的两倍，因此可以在Si衬底上制作的源漏中引入应力，该应力通过传导在沟道区域呈现张应力，从而提升沟道区域的载流子迁移率。形成源漏和沟道区之后，继续完成后续工艺，例如形成栅堆叠和侧墙，源漏注入激活以及层间隔离电极等制作，最终形成源漏下方具有稀土氧化物层的晶体管。
图7-8所示为本发明实施例二的半导体结构的形成方法的中间步骤的结构示意图，为简明起见，以下仅描述与实施例一的半导体结构的形成方法的各步骤不同的部分。该方法包括以下步骤：
步骤S201和S202与步骤S101和S102的区别在于：半导体衬底100的材料为可以使生长在其上的稀土氧化物具有纵向优先生长特性的衬底材料，从而使稀土氧化物400生长完成后凹槽200和300内部不会形成空洞。例如，在本实施例中，半导体衬底100的材料可以从III-V族化合物半导体中选择。凹槽的形状优选为矩形，如图7所示。
步骤S203：在凹槽200和300中填充稀土氧化物400，其中，凹槽200和300中填充的稀土氧化物400的厚度小于凹槽200和300的深度，如图7所示。在本发明实施例中，稀土氧化物400具体可以包括各种稀土元素的氧化物及其组合，例如(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种组合，其中x的取值为0-1，具体可以包括Er2O3、Gd2O3、Nd2O3、Pr2O3、La2O3等。优选地，稀土氧化物400通过外延生长得到，生长方法包括原子层淀积ALD、金属有机化学气相淀积MOCVD、分子束外延MBE或其他生长方法。并且，通过控制稀土氧化物400的晶体生长条件（例如压强、温度），使其具有从凹槽底部纵向优先生长的特性，所谓纵向优先生长，是指稀土氧化物400优先从凹槽200和300底部纵向生长，而在凹槽200和300的侧壁横向生长很少，从而避免在凹槽200和300中形成空洞。进一步地，通过控制稀土氧化物400的生长时间，使稀土氧化物400不完全填充凹槽200和300。由于作为应力源的稀土氧化物400通过晶体生长的方式形成，相对于传统的应力引入方式，对沟道区引入的应力更大，对器件迁移率的提升更为显著和有效。
步骤S204：在凹槽200和300的稀土氧化物400上分别形成源500和漏600，以及在源500和漏600之间的半导体衬底100区域中形成沟道区700，如图2所示。在本实施例中，源500、漏600的材料包括：单晶Si、单晶Ge、任意组分的SiGe、III-V族化合物半导体、II-VI族化合物半导体。优选地，通过选择性外延生长的方式形成源500和漏600，从而有利于得到高质量低缺陷的晶体。通过对源500和漏600之间的半导体衬底100区域掺杂以形成沟道区700。需指出的是，源500、漏600以及沟道区700的厚度不宜过大，否则稀土氧化物400提供的应力难以作用到沟道区域，也不利于低阻源漏的形成，造成器件性能下降。
下面以一个实施例具体描述通过ALD的晶体生长方式形成本发明实施例的半导体结构的方法。
步骤S201’：提供半导体衬底。在本发明实施例中，半导体衬底的材料为Si。
步骤S202’：在半导体衬底上定义源漏区域，使用常规工艺（例如湿法刻蚀法）刻蚀衬底，在源漏区域形成30nm的矩形的凹槽。
步骤S203’：采用ALD在凹槽中进行稀土氧化物填充。所填充的稀土氧化物的厚度小于凹槽的深度。例如制作NMOS器件，可以选用合适比例的(CpMe)3Er和Gd(OCMe2CH2OMe)3作为稀土元素源，H2O作为反应物，温度为250°C，ALD生长150个循环可以得到厚度为15nm的稀土氧化物(Gd1-xErx)2O3，其中x的取值为0-1范围内随稀土元素源的比例而变化。
对于难以实现纵向优先生长稀土氧化物单晶材料的衬底，可以采用通过阻挡层阻挡稀土氧化物材料在凹槽侧壁的生长的方法，从而形成本发明实施例三的半导体结构。图9-13所示为本发明实施例三的半导体结构的形成方法的中间步骤的结构示意图。为简明起见，以下仅描述与实施例一的半导体结构的形成方法的各步骤不同的部分。该方法包括以下步骤：
步骤S301和S302与步骤S101和S102的基本相同。在本实施例中，凹槽的形状优选为矩形，如图9所示。
步骤S303具体可以包括以下步骤：
S3031：在凹槽200和300中形成阻挡层800，如图10所示。阻挡层800的材料可以是SiN、SiO2等常见的隔离介质。
S3032：去除形成在凹槽200和300底部的阻挡层800，保留形成在凹槽200和300侧壁的阻挡层800，如图11所示。具体地，可以对阻挡层800进行各向异性刻蚀，通过控制刻蚀工艺，暴露凹槽200和300的底部，而保留其侧壁的阻挡层。
S3033：在凹槽200和300中生长稀土氧化物400，凹槽200和300中填充的稀土氧化物400的厚度小于凹槽200和300的深度，如图12所示。由于两凹槽的侧壁均被阻挡层800保护，因此稀土氧化物400仅从凹槽底部向上生长。
S3034：去除凹槽200和300侧壁上未被稀土氧化物400覆盖的阻挡层800，如图13所示。例如通过选择性刻蚀去除暴露的阻挡层800。
通过步骤S303在凹槽200和300中形成稀土氧化物400，由于作为应力源的稀土氧化物400通过晶体生长的方式形成，相对于传统的应力引入方式，对沟道区引入的应力更大，对器件迁移率的提升更为显著和有效。
步骤S304：在凹槽200和300的稀土氧化物400以及剩余的阻挡层800上分别形成源500和漏600，以及在源500和漏600之间的半导体衬底100区域中形成沟道区700，如图14所示。在本实施例中，源500、漏600的材料包括：单晶Si、单晶Ge、任意组分的SiGe、III-V族化合物半导体、II-VI族化合物半导体。优选地，通过选择性外延生长的方式形成源500和漏600，从而有利于得到高质量低缺陷的晶体。通过对源500和漏600之间的半导体衬底100区域掺杂以形成沟道区700。需指出的是，源500、漏600以及沟道区700的厚度不宜过大，否则稀土氧化物400提供的应力难以作用到沟道区域，也不利于低阻源漏的形成，造成器件性能下降。
本发明提供一种半导体结构及其形成方法，通过在半导体器件的源和或漏下方形成稀土氧化物层，通过调整稀土氧化物层的成分以调整其晶格常数，进而利用稀土氧化物层和沟道区材料及衬底材料的晶格常数的差异，在外延的过程中向CMOS器件的源和或漏和或沟道区引入类型和大小可调的应力，显著提升半导体器件的迁移率。并且，利用稀土氧化物的晶体特性，以晶体生长取代传统的源漏区掺杂或生长帽层的应力引入方式，极大地提高了应力引入的效率，且简化了工艺流程。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。
Claims (14)
1.一种半导体结构，其特征在于，包括：
半导体衬底；
所述半导体衬底上定义有源区和漏区，形成在所述源区和/或漏区中的凹槽，所述凹槽中填充有稀土氧化物；
形成在所述凹槽中的所述稀土氧化物上的源和/或漏；和
形成在所述源和漏之间的沟道区；
其中，所述稀土氧化物包括：(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种的组合，其中x的取值范围为0-1，所述稀土氧化物的晶格常数a与所述源和/或漏和/或沟道区的半导体材料的晶格常数b的关系为：a＝(n±c)b，其中n为整数，c为晶格常数失配率，0<c≤15％。
2.如权利要求1所述的半导体结构，其特征在于，所述凹槽的深度不小于5nm。
3.如权利要求1所述的半导体结构，其特征在于，所述稀土氧化物通过外延生长形成。
4.如权利要求1所述的半导体结构，其特征在于，所述源和/或漏以及所述沟道区通过晶体生长的方式形成。
5.如权利要求1所述的半导体结构，其特征在于，所述凹槽中填充的所述稀土氧化物的厚度等于或大于所述凹槽的深度，且所述沟道区形成在所述半导体衬底上。
6.如权利要求1所述的半导体结构，其特征在于，所述凹槽中填充的所述稀土氧化物的厚度小于所述凹槽的深度，且所述源和漏之间的所述半导体衬底区域为所述沟道区。
7.如权利要求6所述的半导体结构，其特征在于，所述凹槽中填充有所述稀土氧化物的部分侧壁形成有阻挡层，所述源和/或漏形成在所述凹槽的所述稀土氧化物以及所述阻挡层上。
8.一种半导体结构的形成方法，其特征在于，包括以下步骤：
S01：提供半导体衬底；
S02：在所述半导体衬底上定义源区和漏区，在所述源区和/或漏区中形成凹槽；
S03：在所述凹槽中填充稀土氧化物；
S04：在所述凹槽的所述稀土氧化物上形成源和/或漏，以及在所述源和漏之间形成沟道区；
其中，所述稀土氧化物包括：(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种的组合，其中x的取值范围为0-1，所述稀土氧化物的晶格常数a与所述源和/或漏和/或所述沟道区的半导体材料的晶格常数b的关系为：a＝(n±c)b，其中n为整数，c为晶格常数失配率，0<c≤15％。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述凹槽的深度不小于5nm。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述稀土氧化物通过外延生长形成。
11.如权利要求8-10任一项所述的半导体结构的形成方法，其特征在于，步骤S03中在所述凹槽中填充的所述稀土氧化物的厚度等于或大于所述凹槽的深度。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，步骤S04包括：在所述凹槽的所述稀土氧化物上，以及在所述源和漏之间的半导体衬底上分别生长晶体以形成所述源和/或漏、所述沟道区。
13.如权利要求8-10任一项所述的半导体结构的形成方法，其特征在于，步骤S03中在所述凹槽中填充的所述稀土氧化物的厚度小于所述凹槽的深度。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，步骤S03进一步包括：
S031：在所述凹槽中形成阻挡层；
S032：去除形成在所述凹槽底部的所述阻挡层，保留形成在所述凹槽侧壁的所述阻挡层；
S033：在所述凹槽中生长所述稀土氧化物；
S034：去除所述凹槽侧壁上未被所述稀土氧化物覆盖的所述阻挡层；和
步骤S04包括：在所述凹槽的所述稀土氧化物以及所述阻挡层上形成所述源和/或漏。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210161402.0A CN102683345B (zh) | 2012-05-22 | 2012-05-22 | 半导体结构及其形成方法 |
| US13/576,937 US8546857B1 (en) | 2012-05-22 | 2012-07-16 | Semiconductor structure and method for forming the same |
| PCT/CN2012/078728 WO2013174069A1 (en) | 2012-05-22 | 2012-07-16 | Semiconductor structure and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210161402.0A CN102683345B (zh) | 2012-05-22 | 2012-05-22 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102683345A CN102683345A (zh) | 2012-09-19 |
| CN102683345B true CN102683345B (zh) | 2015-04-15 |
Family
ID=46815032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210161402.0A Expired - Fee Related CN102683345B (zh) | 2012-05-22 | 2012-05-22 | 半导体结构及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102683345B (zh) |
| WO (1) | WO2013174069A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106057641A (zh) * | 2016-05-27 | 2016-10-26 | 清华大学 | 半导体结构以及制备半导体结构的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1998088A (zh) * | 2004-04-07 | 2007-07-11 | 先进微装置公司 | 绝缘体上半导体的衬底以及由该衬底所形成的半导体装置 |
| CN101908506A (zh) * | 2009-06-03 | 2010-12-08 | 中台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7498229B1 (en) * | 2005-02-09 | 2009-03-03 | Translucent, Inc. | Transistor and in-situ fabrication process |
| CN102347237B (zh) * | 2010-07-29 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 用于制造包含应力层的半导体器件结构的方法 |
-
2012
- 2012-05-22 CN CN201210161402.0A patent/CN102683345B/zh not_active Expired - Fee Related
- 2012-07-16 WO PCT/CN2012/078728 patent/WO2013174069A1/en active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1998088A (zh) * | 2004-04-07 | 2007-07-11 | 先进微装置公司 | 绝缘体上半导体的衬底以及由该衬底所形成的半导体装置 |
| CN101908506A (zh) * | 2009-06-03 | 2010-12-08 | 中台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013174069A1 (en) | 2013-11-28 |
| CN102683345A (zh) | 2012-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9583379B2 (en) | Inverted trapezoidal recess for epitaxial growth | |
| JP2017147458A (ja) | 集積回路のトランジスタ構造 | |
| US9136329B2 (en) | Semiconductor structure with dielectric-sealed doped region | |
| US20080048217A1 (en) | Semiconductor device and method of fabricating the same | |
| CN103383962B (zh) | 半导体结构及其制造方法 | |
| CN106653751A (zh) | 半导体器件及其制造方法 | |
| US9082717B2 (en) | Isolation region, semiconductor device and methods for forming the same | |
| US8815656B2 (en) | Semiconductor device and method with greater epitaxial growth on 110 crystal plane | |
| CN102479738A (zh) | 沟槽隔离结构及其形成方法 | |
| CN101989552B (zh) | 超级结mos管的纵向区的制造方法 | |
| CN102683345B (zh) | 半导体结构及其形成方法 | |
| US8524565B2 (en) | Semiconductor device and method for forming the same | |
| CN102683388B (zh) | 半导体结构及其形成方法 | |
| TWI460823B (zh) | 製造溝槽式金屬氧化物半導體場效電晶體的方法 | |
| CN101866833A (zh) | 用于填充沟槽的硅外延方法 | |
| CN102683385B (zh) | 半导体结构及其形成方法 | |
| US8546857B1 (en) | Semiconductor structure and method for forming the same | |
| CN103367227A (zh) | 半导体器件制造方法 | |
| US20210057579A1 (en) | Transistor with strained superlattice as source/drain region | |
| US20130320413A1 (en) | Semiconductor structure and method for forming the same | |
| CN102751231A (zh) | 一种半导体结构及其形成方法 | |
| US20240290885A1 (en) | Enhanced mobility in semiconductor devices | |
| US20130240958A1 (en) | Semiconductor structure and method for forming the same | |
| CN109817579A (zh) | 一种半导体器件的制造方法 | |
| US20130320446A1 (en) | Semiconductor structure and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150415 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |