CN102682940A

CN102682940A - 一种多层结构v2o3限流元件的制备方法

Info

Publication number: CN102682940A
Application number: CN2012101635578A
Authority: CN
Inventors: 杨敬义; 刘青
Original assignee: CHENGDU SHUNKANG XINKE INCUBATION Co Ltd
Current assignee: CHENGDU SHUNKANG XINKE INCUBATION Co Ltd
Priority date: 2012-05-24
Filing date: 2012-05-24
Publication date: 2012-09-19

Abstract

本发明涉及一种多层结构V₂O₃限流元件的制备方法。该制备方法是按照以下步骤制备：a、配制介质陶瓷浆料及导电陶瓷浆料；b、在巴块模板上形成介质陶瓷膜，并用加热方式使其干燥固化形成陶瓷层；c、在已固化的陶瓷层上形成导电陶瓷膜；d、用加热方式形成V₂O₃功能层；e、在已固化的V₂O₃功能层上形成介质陶瓷膜；f、使介质陶瓷膜固化形成陶瓷层；g、继续执行c至f步骤直至形成所需要的陶瓷层或V₂O₃功能层数，经切割后而制成多层结构V₂O₃限流元件的生坯；h、将多层结构V₂O₃限流元件的生坯排胶、烧结，制成多层结构V₂O₃限流元件的芯片，再经端涂、电镀工序制成成品。

Description

一种多层结构V2O3限流元件的制备方法

技术领域

本发明涉及一种V₂O₃限流元件的制备方法，特别涉及一种多层结构V₂O₃限流元件的制备方法。

背景技术

长期以来，掺杂 BaTiO₃陶瓷一直是人们所熟悉的典型 PTC 材料，施主掺杂 BaTiO₃陶瓷在居里点附近电阻增加10³-10⁷倍，显示出显著的 PTC 特性。 BaTiO₃PTC热敏陶瓷元件在电子设备、家用电器等方面获得了极为广泛的应用，但由于其 PTC 待性来源于陶瓷晶界效应，不可避免地受电压和频率的影响，同时在掺杂 BaTiO₃陶瓷中难以获得很低的常温电阻率（<3Ω·cm）和较大的通流能力（> 3A ) ，因而材料在大电流条件下的应用受到限制。让设计人员无法做出更多更好的选择，阻碍了电子工业的进步。因此，急需提供高电压和大电流的一种多层结构V₂O₃限流元件的制备方法。

发明内容

本发明的目的是提供高电压和大电流的一种多层结构V₂O₃限流元件的制备方法。

本发明的一种多层结构V₂O₃限流元件的制备方法基本构思是：掺杂V₂O₃陶瓷是一种新型PTC材料，同BaTiO₃陶瓷相比，其PTC效应来源于体内温度诱发的M-I相变，这种体效应不受电压和频率的影响，而且该材料具有低的常温电阻率（10^-2-10^-4Ω·cm）和大的通流能力，与 BaTiO₃等 PTC 材料比较，它们具有如下几个优点：1、临界温度（ CTR ）范围窄小，开关性能特好；2、室温电阻率为10^-2-10^-4Ω·cm，比 BaTiO₃低2-3个数量级，特别适用于大电流强度场合应用；3、材料电压／频率没有相关性，应用范围广；4、材料热敏性由体效应引起，而 BaTiO₃系 PTC材料由边晶界引起，V₂O₃系PTC材材料的特殊性质可使元件微型化。因此，可利用材料相变时电阻率、磁化率的突变而广泛应用于无接触点热电开关，热动继电器，温度探测器，智能加热器，大电流限流元件等。但是V₂O₃陶瓷与 BaTiO₃陶瓷热敏机理不同，V₂O₃材料属于体效应材料， M-I相变等热过程中各晶粒产生非均匀性形变，而陶瓷材料本身又缺乏足够的塑性形变机制补偿这种非均匀形变．相变时晶胞体积变化达1-1.3 % 。因此使用和制备过程中产生的应力十分巨大，微米晶粒级陶瓷材料容易产生微裂缝，造成电性能稳定性差，使用寿命短的致命缺陷,细化陶瓷晶粒、增加晶界减少应力、提高材料韧性是解决问题的有效途径。

本发明需要解决的技术问题是：克服PTC陶瓷限流元件存在不易低阻化，易分层；V₂O₃限流元件存在易碎裂，寿命短。

本发明技术解决方案为：

1、采用多层叠片结构来减缓和阻尼应力。所谓多层叠片就是指它具有分离的多层限流单元。限流单元之间为具有很好导热绝缘作用的陶瓷材料层隔开。根据限流元件的不动作电流大小来决定限流单元的设计层数。对于大电流产品（如I>1A），限流单元的层数可设计为三层或四层结构。这样相当于多个陶瓷限流元件的并联。同时又分散和阻尼了大电流冲击下对V₂O₃功能层产生的巨大热应力。克服了纯V₂O₃导电陶瓷易分层、易碎裂等缺点，大大提高了元件使用寿命。

2、采用共烧技术提高产品可靠性。一般多层叠片结构元件都会遇到一个要解决低温共烧的问题；多层叠片结构元件一般用银作内电极或限流熔断而体，银浆熔点九百摄氏度多一点，若要实现共烧，那么瓷体的烧结温度一定要小于900摄氏度，而氧化铝的烧结温度在1300摄氏度以上，若要与它匹配，熔体就会用更高温的材料，如银钯，这样做一方面成本高了，本发明由于无需内电极，陶瓷层（介质陶瓷或称为介质膜）与 V₂O₃功能层（导电陶瓷或称为功能膜），也就是介质陶瓷与V₂O₃导电陶瓷的烧结温度很接近，通过适当的烧结工艺就能实现共烧，使各层单元能“熔为一体”从而保证了元件整体致密和内部的密封，从而确保了产品的动作性能和使用可靠性。

3、采用精密流延、切割工艺技术，提高产品一致性。由于精密流延、切割工艺，使V₂O₃陶瓷各层限流单元几何尺寸完全一致，这就保证产品的动作时间具有很好的一致性。限流单元夹在较厚的陶瓷层中间，在保证低内阻、高耐冲击能力的优势情况下，提高了产品一致性。

本发明的一种多层结构V₂O₃限流元件的制备方法工艺流程是：

配料：按配方、工艺要求，配制具有一定物理、电气性能的材料，以供流延制膜用。

干法流延：使浆料流延成具有一定尺寸、膜厚均匀致密和一定强度的陶瓷膜片。

叠压：按产品工艺的设计要求，将若干张膜片叠压成所需厚度的上、下底面保护层。

通过流延膜层形成具有一定图形及结构的限流单元层，并形成具有上、下层的叠印坯块。该工序是产品制作的灵魂，在该工序可以设计成任意的图形、任意的层数以及任意的连接，可以通过并联增加不动作电流值。该工序要重点管控的因素有：膜厚、干燥速度、浆料的粘度、以及印刷机的诸多参数。

干燥：使坯块在烘箱内经规定时间和温度的烘干处理，以排去坯块内功能层可能存在的挥发性气体，防止巴块分层。该工序是较常规的工艺手段，一般没有什么问题，但要注意的在使胚块和单面胶片分离时不易过快，否则可能引起胚块的变形，从而给后面的切割带来麻烦。

层压：过程是先将胚块装入塑料袋抽真空后再装入等静压机进行层压。使坯块中各叠层膜片彼此紧密接触，形成致密的坯块，以提高烧结后瓷体的致密性。再将层压好的坯块按照切割线切割成一只只符合要求的芯坯。

排胶：将芯片均匀地装入承载板，将承载板连同芯片放入排胶炉，低温下把有机物（溶剂、粘合剂、增塑剂）从芯片生坯中排除。

烧结：将排胶过的芯坯放入烧结炉，经高温烧结成瓷，使之成为一个瓷体内结构紧密的片式芯片。然后倒角磨去烧成后芯片上锋利的棱角，充分显露端面上的内电极，以保证内外电极的结合。

封端烧银：将芯片两端头涂银，经过烧银，形成银电极。

电镀：在芯片的银电极上，利用电镀沉积法分别镀上镍金属层和锡层。

利用本发明的方法能制备出各种规格的超小型，大电流的限流元件。可以满足下述技术指标：1、尺寸：0402/0603；2、常温电阻：0.2-100Ω；3、使用寿命>1000次。

具体说来，本发明的一种多层结构V₂O₃限流元件的制备方法，其特征是按照以下步骤制备：a、介质陶瓷粉末、V₂O₃导电陶瓷粉末分别与粘合剂混合而配制成介质陶瓷浆料及导电陶瓷浆料；b、在巴块模板上用介质陶瓷浆料通过涂布或流延方式形成介质陶瓷膜，并用加热方式使其干燥固化形成陶瓷层；c、在已固化的陶瓷层上用导电陶瓷浆料通过涂布或流延方式形成导电陶瓷膜；d、用加热方式使涂布或流延的导电陶瓷膜固化形成V₂O₃功能层；e、在已固化的V₂O₃功能层上用介质陶瓷浆料通过涂布或流延方式形成介质陶瓷膜；f、用加热方式使涂布或流延的介质陶瓷膜固化形成陶瓷层；g、继续执行c至f步骤直至形成所需要的陶瓷层或V₂O₃功能层数，经切割后而制成多层结构V₂O₃限流元件的生坯；h、将上述多层结构V₂O₃限流元件的生坯排胶、烧结，而制成多层结构V₂O₃限流元件的芯片，再经端涂、电镀工序制成成品。

在本发明制备方法的步骤g中陶瓷层和V₂O₃功能层交替叠片，最外层为陶瓷层（介质陶瓷或称为介质膜），V₂O₃功能层（导电陶瓷或称为功能膜）叠夹在陶瓷层中，V₂O₃功能层至少一层。也就是说V₂O₃功能层可以是一层或一层以上的多层，只要陶瓷层和V₂O₃功能层交替叠片，最外层为陶瓷层即可。也即在陶瓷芯片总厚度不增加的前提下，改变V₂O₃功能层和陶瓷层厚度，达到所需要的交替叠片叠层数，进而改变参数，以满足技术指标。

本发明制备方法中，V₂O₃导电陶瓷电阻率很小，多层结构中无需另外制备内电极。

与前述现有同类产品相比，本发明的一种多层结构V₂O₃限流元件的制备方法解决了己有PTC陶瓷限流元件存在不易低阻化，易分层；V₂O₃限流元件存在易碎裂，寿命短等问题。利用本制造方法能制备出各种规格的超小型，大电流的限流元件。

本发明的内容结合以下实施例作更进一步的说明，但本发明的内容不仅限于实施例中所涉及的内容。

附图说明

图1是实施例1中多层叠片工艺原理示意图。

图2是实施例1中共烧后一种多层结构V₂O₃限流元件的叠层体剖面图。

图3是实施例2中一种多层结构V₂O₃限流元件结构示意图。

图4是实施例3中一种多层结构V₂O₃限流元件结构示意图。

图5是实施例4中一种多层结构V₂O₃限流元件结构示意图。

图6是实施例5中一种多层结构V₂O₃限流元件结构示意图。

图7是实施例6中一种多层结构V₂O₃限流元件结构示意图。

图8是比较例的结构示意图。

〔图中符号说明〕V2O3功能层1；介质陶瓷层2；端电极3。

具体实施方式

在实施例中V₂O₃导电陶瓷电阻率很小，多层结构中无需另外制备内电极。采用精密流延、切割工艺，其切割尺寸为0603或0402标准尺寸，陶瓷芯片总厚度尺寸为0.5-0.55毫米。根据陶瓷芯片尺寸推算出电阻公式约为 R=ρ×（L/H×W）=2ρ/H，H为V₂O₃功能层膜片总厚度。

具体制备方式为：

1、原料预烧：将V₂O₃ ,Cr₂O₃, Fe₂O₃ 按（V_0.996Cr_0.004) O₃ + 3wtl% Fe₂O₃比例混合球磨后，在H2中于1455℃ 保温 2 小时预烧合成，再将预烧料球磨36 小时，得到最终的V₂O₃瓷粉；V₂O₃瓷粉电阻率约2×10^-3Ω·cm。同样在1450℃ 保温 2 小时预烧Al₂O₃原料得到介质陶瓷瓷粉。

2、浆料制备：按每100g瓷体粉料，加入加入22g乙醇和55g三氯乙烯作为有机溶剂，并加入4g的磷酸三丁脂作为分散剂，进行混合球磨3-5小时后，再次加入10g的聚乙烯醇缩丁醛树脂和54g的乙醇作为粘合剂，并加入9g的邻苯二甲酸二丁脂作为增塑剂进行混合球磨3-5小时，然后静置5-8小时去除气泡及物理团聚，最后进行过筛处理获得流延浆料。

3、流延成型：利用钢带流延机进行流延操作，保持流延速度在600-800mm /mim，控制流延生坯宽度为180mm、厚度为30-50μm以及长度为180mm，可获得所需的两种陶瓷膜片（俗称巴片）。

　4、叠片：将两种巴片放在载板上根据预先设计的功能层图案，膜片采取两个方向上交替叠放，陶瓷涂层和V₂O₃功能层交替叠夹过程参见附图 l ，叠层数为3。将与载板连为一体的印叠体(简称巴块)放置在温等静压机中作均质处理，以备切割成型之用。

5、切割：将巴块放在片式元件切割机的切台上，按设计生坯尺寸设定切割参数，最后获得多层结构的生坯体。

6、共烧：将所获得多层结构的生坯体放在气氛烧中烧结。在烧结过程中升温和最高烧结温度保温段，气氛控制在还原或中性气氛下；设定合理的烧结曲线，烧结出合格阻值范围的瓷坯。

7、端电极制备：采用三层端电极电镀技术制备电极，该电极具有良好的焊接能力.至止完成完成本发明的V₂O₃限流元件芯片制作。

实施例1：如图1～2所示，本实施例中一种多层结构V₂O₃限流元件的制备方法，其特征是按照以下步骤制备：a、介质陶瓷粉末、V₂O₃导电陶瓷粉末分别与粘合剂混合而配制成介质陶瓷浆料及导电陶瓷浆料；b、在巴块模板上用介质陶瓷浆料通过涂布或流延方式形成介质陶瓷膜，并用加热方式使其干燥固化形成陶瓷层；c、在已固化的陶瓷层上用导电陶瓷浆料通过涂布或流延方式形成导电陶瓷膜；d、用加热方式使涂布或流延的导电陶瓷膜固化形成V₂O₃功能层；e、在已固化的V₂O₃功能层上用介质陶瓷浆料通过涂布或流延方式形成介质陶瓷膜；f、用加热方式使涂布或流延的介质陶瓷膜固化形成陶瓷层；g、继续执行c至f步骤直至形成所需要的陶瓷层或V₂O₃功能层数，经切割后而制成多层结构V₂O₃限流元件的生坯；h、将上述多层结构V₂O₃限流元件的生坯排胶、烧结，而制成多层结构V₂O₃限流元件的芯片，再经端涂、电镀工序制成成品。

在本实施例的步骤g中陶瓷层和V₂O₃功能层交替叠片，最外层为陶瓷层， V₂O₃功能层叠夹在2层陶瓷层中，V₂O₃功能层为1层。

本实施例中陶瓷层厚度为0.05毫米，V₂O₃功能层厚度为0.4毫米。也就是在2层陶瓷层中夹1层V₂O₃功能层时，陶瓷芯片总厚度为0.5毫米。

其测量结果见表1。其结构见图2。

实施例2：本实施例与实施例1相似，所不同的是陶瓷层厚度为0.1毫米，V₂O₃功能层厚度为0.3毫米。陶瓷层和V₂O₃功能层交替叠夹，叠层数为3。也就是在2层陶瓷层中夹1层V₂O₃功能层时，陶瓷芯片总厚度为0.5毫米。其测量结果见表1。其结构见图3。

实施例3：本实施例与实施例1相似，所不同的是陶瓷层厚度为0.08毫米，V₂O₃功能层厚度为0.15毫米。陶瓷层和V₂O₃功能层交替叠夹，叠层数为5。也就是在陶瓷层3层、V₂O₃功能层2层时，陶瓷芯片总厚度为0.54毫米。其测量结果见表1。其结构见图4。

实施例4：本实施例与实施例1相似，所不同的是陶瓷层厚度为0.05毫米，V₂O₃功能层厚度为0.1毫米。陶瓷层和V₂O₃功能层交替叠夹，叠层数为7。也就是在陶瓷层4层、V₂O₃功能层3层时，陶瓷芯片总厚度为0.5毫米。其测量结果见表1。其结构见图5。

实施例5：本实施例与实施例1相似，所不同的是陶瓷层厚度为0.2毫米，V₂O₃功能层厚度为0.1毫米。陶瓷层和V₂O₃功能层交替叠夹，叠层数为3。也就是在陶瓷层2层、V₂O₃功能层1层时，陶瓷芯片总厚度为0.5毫米。其测量结果见表1。其结构见图6。

实施例6：本实施例与实施例1相似，所不同的是陶瓷层厚度为0.25毫米，V₂O₃功能层厚度为0.01毫米。陶瓷层和V₂O₃功能层交替叠夹，叠层数为3。也就是在陶瓷层2层、V₂O₃功能层1层时，陶瓷芯片总厚度为0.51毫米。其测量结果见表1。其结构见图7。

比较例：为常规工艺制作的PTC元件，其工艺制作如下：

1、原料预烧：将V₂O₃ ,Cr₂O₃, Fe₂O₃ 按（V_0.996Cr_0.004) O₃ + 3wtl% Fe₂O₃比例混合球磨后，在H2中于1455℃ 保温 2 小时预烧合成，再将预烧料球磨36 小时，再将预烧料球磨36 小时，V₂O₃瓷粉电阻率约2×10^-3Ω·cm。

2、造料制备：按每100g瓷体粉料，加入加入17ml的15%浓度的聚乙烯醇(PVA)配制V₂O₃陶瓷浆料。通过搅拌消泡后喷入造粒塔中造粒，最终得到流动性理想的瓷体粉料。

3、成型：将造粒后的粉体放入模具中在油压机上成型获得所需尺寸的生坯。

4、烧结：将生坯放在匣钵中放在烧结炉中烧结。设定合理的烧结曲线，烧结出合格阻值范围的瓷坯。

5、端电极制备：采用三层端电极电镀技术制备电极，该电极具有良好的焊接能力.至止完成完成本发明的V₂O₃限流元件芯片制作。

其测量结果见表1。其结构见图8。

表1

*¹ ▲：良好 ◎：一般 ×：差

*²比较例采用传统工艺为单层结构

从以上结果可以看出，本发明的制备方法能在不增加元件体积和室温阻值的同时，大幅提高元件大电流抗冲特性。另外产品合格率大幅提高的同时，并不影响元件的其它技术特性。

Claims

1.一种多层结构V₂O₃限流元件的制备方法，其特征是按照以下步骤制备：

a、介质陶瓷粉末、V₂O₃导电陶瓷粉末分别与粘合剂混合而配制成介质陶瓷浆料及导电陶瓷浆料；

b、在巴块模板上用介质陶瓷浆料通过涂布或流延方式形成介质陶瓷膜，并用加热方式使其干燥固化形成陶瓷层；

c、在已固化的陶瓷层上用导电陶瓷浆料通过涂布或流延方式形成导电陶瓷膜；

d、用加热方式使涂布或流延的导电陶瓷膜固化形成V₂O₃功能层；

e、在已固化的V₂O₃功能层上用介质陶瓷浆料通过涂布或流延方式形成介质陶瓷膜；

f、用加热方式使涂布或流延的介质陶瓷膜固化形成陶瓷层；

g、继续执行c至f步骤直至形成所需要的陶瓷层或V₂O₃功能层数，经切割后而制成多层结构V₂O₃限流元件的生坯；

h、将上述多层结构V₂O₃限流元件的生坯排胶、烧结，而制成多层结构V₂O₃限流元件的芯片，再经端涂、电镀工序制成成品。

2.根据权利要求 1 所述的一种多层结构V₂O₃限流元件的制备方法，其特征是步骤g中陶瓷层和V₂O₃功能层为交替叠片，最外层为陶瓷层，V₂O₃功能层叠夹在陶瓷层中，V₂O₃功能层至少一层。