CN102682271B - 电容式指纹集成电路的静电损害防护结构 - Google Patents

Abstract

一种电容式指纹集成电路的静电损害防护结构，包含：复数个感测板，形成感测板数组以界定一感测区域；一第一钝化层，覆盖在该感测板上；一图案化静电损害防护金属层，沉积在该第一钝化层上并且具有一鱼骨状结构；一共同导电层，连接至该鱼骨状结构且在该感测区域上方围绕，并用以将静电电荷传导至外界；一相关的信号处理电路，位于该感测板的下方，并且与该感测板电性连接；以及一第二钝化层，介设在该感测板与该信号处理电路之间。其中该鱼骨状结构包含脊部，该脊部具有肋部，在相邻的个别脊部的肋部末端之间存在有一间隙。

Description

电容式指纹集成电路的静电损害防护结构

技术领域

本发明系关于一种电容式指纹集成电路的静电损害防护结构。

背景技术

现今，已存在有许多生物特征辨识技术，其中一者即为起始于早期人工视觉比对的指纹辨识技术。然而，人工操作在今日早已由各种电子方式的影像撷取技术以及高速数字信号处理(DSP，digital signal processing)技术所取代。在所有这些电子方式的指纹感测技术当中，电容式感测技术为一种最具前景的指纹感测技术其技术可藉由利用单片的集成电路芯片而加以实现，具有低功率消耗、高紧密度(compactness)以及零件最小化等等的优点，又可进行低成本的自动芯片封装。

如图1所示为一种电容式指纹集成电路(FPIC)组件的示意图。此集成电路组件包含感测区域、垂直扫描仪、水平扫描仪、控制单元、以及信号处理电路与数字信号处理单元。此感测区域系由复数个金属板(即，感测板)的像素(pixel，亦称为单元)的数组所构成，这些金属板可作为感测电极。为了量测使用者的指纹，这些金属板系设置在靠近此集成电路组件的电路表面的高度，俾能让使用者的指尖触碰。每一个金属板(感测板)分别连接至位于其下方的电容感测电路(例如，像素电路)。在这些金属板的上方可覆盖绝缘层(未图示)，俾能在使用者将指面按压于此感测区域上时，使此绝缘层与所有金属板形成电容数组。由于人体具有一定的导电度，所以对于每一个金属板而言，手指可扮演共同电极(common electrode)的接地角色，如图2所示者。图2显示电容式指纹集成电路的感测原理及其等效电路，当使用者的指尖按压在此集成电路的感测区域上时，与指面的凸起纹(纹脊)(ridge)接触的感测板可感应出明显高于凹陷纹(或称纹谷)(valley)的电容值，其因在于凹陷纹区域中存在空气间隙所致。对于成人而言，此空气间隙约为150微米，此间隙比面向指面的指纹芯片的钝化层(绝缘层)的厚度数微米要大得多。此外，空气的介电常数为此钝化层的介电常数的几分之一，因此，凹陷纹电容仅为凸起纹电容的百分之几。一般而言，成人的指尖具有约150微米的凸起纹与凹陷纹宽度，故具有50微米(500dpi)之间距的感测数组理论上即可以充分记录指面的最细特征。

尽管上述电容式FPIC有其优点，但因在指纹量测期间，指尖必须直接与感测表面接触，故在指尖表面上所产生的静电电荷可能会穿过感测板，而导致组件的潜在静电损害(ESD)。根据研究报告参看，此种静电放电可高达20千伏特(kilovolts)。

相较于不需要直接接触感测IC的光学感测设备，静电损害所致的缺点会大幅降低使用者采用电容式FPIC的意愿。在不具有合适ESD防护方法的情况下，电容式FPIC势必面临到商品化的困难。因此，亟需一种可有效提供ESD防护的电容式指纹集成电路。

发明内容

依照本发明的一实施例，提供一种电容式指纹集成电路的静电损害防护结构，包含：复数个感测板，形成感测板数组以界定一感测区域；一第一钝化层，覆盖在该感测板上；一图案化静电损害防护金属层，沉积在该第一钝化层上并且具有一鱼骨状结构；一共同导电层，连接至该鱼骨状结构且在该感测区域上方围绕，并用以将静电电荷传导至外界；一相关的信号处理电路，位于该感测板的下方，并且与该感测板电性连接；以及一第二钝化层，介设在该感测板与该信号处理电路之间。该鱼骨状结构包含脊(椎)部，该脊部系在该感测板数组的一第一方向上与该感测板交替排列，该脊部系沿着一第二方向延伸，该第二方向系与该感测板数组的该第一方向垂直，并且该脊部的至少其中一端系连接至该共同导电层。该脊部具有肋部的数组，该肋部系从该脊部的两侧沿着该第一方向延伸并且在该第二方向上与该感测板交替排列，该肋部的末端系形成一尖锐状端点。在相邻的个别脊部的肋部末端之间存在有一间隙，用以诱发该端点的电场增强效果。

依照本发明的另一实施例，提供一种电容式指纹集成电路的静电损害防护结构，包含：复数个感测板，形成感测板数组以界定一感测区域；一第一钝化层，覆盖在该感测板上；一图案化静电损害防护金属层，沉积在该第一钝化层上并且具有一鱼骨状结构；一共同导电层，连接至该鱼骨状结构且在该感测区域上方围绕，并用以将静电电荷传导至外界；一相关的信号处理电路，位于该感测板的下方，并且与该感测板电性连接；以及一第二钝化层，介设在该感测板与该信号处理电路之间。该鱼骨状结构包含脊部，该脊部系在该感测板数组的一第一方向上与该感测板交替排列，该脊部系沿着一第二方向延伸，该第二方向系与该感测板数组的该第一方向垂直，并且该脊部的至少其中一端系连接至该共同导电层。该脊部具有肋部以及棘刺，该肋部系从该脊部的两侧沿着该第一方向延伸并且在该第二方向上与该感测板交替排列，该肋部的末端系形成一尖锐状端点，该棘刺系从位在该第二方向上的两肋部之间的脊部的两侧沿着该第一方向延伸。在相邻的个别脊部的肋部末端之间存在有一间隙，用以诱发该端点的电场增强效果。

上述静电损害防护结构更包含一第三钝化层，用以覆盖该静电损害防护金属层与该第一钝化层。

该第一钝化层具有从5μm到15μm的厚度。

该第三钝化层具有小于1μm的厚度。

该第一钝化层系由一低应力硅氧氮化物膜所形成，该硅氧氮化物膜系使用电浆增强化学气相沉积法所制造。

该硅氧氮化物膜具有介于1.65与1.75之间的折射率、介于6.4与6.8之间的介电常数、以及8H以上的铅笔硬度。

该静电损害防护金属层与该共同导电层系连接至一外部接地电压。

该共同导电层系连接至电源电压与接地电压之间的一外部指定电位。

该共同导电层与该图案化静电损害防护金属层为同一平面。

本发明的其它实施样态以及优点可从以下与用以例示本发明原理范例之随附图式相结合的详细说明而更显明白。此外，为了不对本发明造成不必要的混淆，在本说明书中将不再赘述为人所熟知的组件与原理。

附图说明

在随附图式中，相同的组件系以相同的参考符号加以标示，其中：

图1显示电容式指纹集成电路(FPIC)组件的示意图；

图2显示电容式指纹集成电路的感测原理及其等效电路；

图3A显示依照本发明的一实施例的静电损害防护结构的俯视图；

图3B显示图3A的区域B沿着A-A线所获得的局部横剖面图；

图3C显示图3A的区域C的局部放大图；

图4显示依照本发明的另一实施例的静电损害防护结构的俯视图；

图5显示以图3A的静电损害防护结构为例进行ESD防护仿真的模型示意结构图；

图6A显示以作为对比样品的静电损害防护结构进行ESD防护测试的俯视示意图；

图6B显示以图3A的静电损害防护结构进行ESD防护测试的俯视示意图；

图6C显示以图4的静电损害防护结构进行ESD防护测试的俯视示意图；

图7A-7D分别显示作为对比样品的静电损害防护结构的各阶层的等强度电场线的模拟分布结果；

图8A-8D分别显示图3A的静电损害防护结构的各阶层的等强度电场线的模拟分布结果；

图9A-9D分别显示图4的静电损害防护结构的各阶层的等强度电场线的模拟分布结果；及

图10A-10F分别显示，在不同电压下，具有依照本发明的静电损害防护结构的电容式指纹集成电路的ESD的防护效果。

组件符号说明

1 静电损害防护结构

1' 静电损害防护结构

3 感测板

5 第一钝化层

7 ESD防护金属层

7' ESD防护金属层

7″ ESD防护金属层

9 共同导电层

11 第三钝化层

13 相关的信号处理电路

15 硅基板

17 金属间介电层(第二钝化层)

19 探针

71 脊部

71' 脊部

72 肋部

72' 肋部

73 尖端

74 棘刺

100 静电损害防护结构

具体实施方式

以下，将参考随附图式来说明本发明的各种实施例。

依照本发明的一实施例，图3A显示电容式指纹集成电路(FPIC)的静电损害防护结构1的俯视图；而图3B显示图3A的区域B沿着A-A线所获得的局部横剖面图。如图3A与图3B所示，静电损害防护结构1可包含：复数个感测板(金属板)3，形成感测板数组以界定一感测区域；第一钝化层5，覆盖在感测板3上；图案化静电损害(ESD，electrostatic damage)防护金属层7，沉积在第一钝化层5上；共同导电层9，在此感测区域上方围绕，并用以将静电电荷传导至外界；相关的信号处理电路13，位于感测板3的下方并与其电性连接；以及金属间介电(IMD，inter-metal dielectric)层(或称第二钝化层)17，介设在感测板3与信号处理电路13之间。第一厚钝化层5为具有从约5μm到约15μm的厚度的介电材料层。此外，亦能够沉积可选的第三薄钝化层11，以覆盖ESD防护金属层7与第一钝化层5。第三薄钝化层11可具有小于或等于约1μm的厚度。由于人体具有一定的导电度，所以对于每一个感测板(金属板)而言，手指可扮演共同电极的角色，因此，第一钝化层5以及第三钝化层11亦可称为金属间介电(IMD)层。第二钝化层17的厚度可为2.0μm以上。信号处理电路13是设置在硅基板15上，离手指接触面最远而最具ESD防护性。共同导电层9可或可不与图案化静电损害防护金属层7为同一平面。

此外，为了便于说明图案化ESD防护金属层7的结构与排列方式，在图3A所示的俯视图中并未显示第一钝化层5、第三钝化层11。吾人可从图3A清楚地观察到ESD防护金属层7具有鱼骨状(fish-bone-like)的特征结构，而共同导电层9系连接至此鱼骨状结构。此鱼骨状结构包含脊部(spines)71，此脊部系在感测板数组的第一方向(X方向)上与感测板3交替排列。脊部71系沿着感测板数组的第二方向(Y方向)延伸，且此脊部的至少其中一端系连接至共同导电层9。第一方向系垂直于第二方向。脊部71可具有肋部(ribs)72。肋部72系从脊部71的两侧沿着感测板数组的第一方向(X方向)延伸至二相邻的感测板之间，并且在感测板数组的第二方向(Y方向)上与感测板3交替排列。

ESD防护金属层7与用于静电流放电的共同导电层9系连接至一外部接地电压。或者，用于静电流放电的共同导电层9系连接至电源电压与接地电压之间的一外部指定电位。

又，如图3C所示，肋部72的末端可形成尖锐状端点73。尖锐状端点(尖端)73的倾角TA可为任意锐角，或小于45°者。相邻的脊部71的肋部末端不相互接触或重迭(非连续)，而是其间存在有一间隙RG，例如约10μm。此间隙容许在肋部的尖锐状端点73(亦称为肋部尖端73)的周围产生电场集中效应(field-concentration effect)，如此可将此间隙附近的电力线诱导至肋部尖端73，而产生较其它区域更大电场强度值。也因此提供引发静电放电的最佳位置，其原理如同避雷针效应。于是，静电经由放电肋部通往ESD防护金属层7并透过共同导电层9而导出至外界。因此，可保护感测板以及位于下方的信号处理电路13等等的组件免于受到静电损害。

此外，第一厚钝化层(IMD层)5亦可提供ESD防护。此防护系来自于钝化层的介电强度、以及令感测数组板比ESD防护金属层更远离静电源的效果，而且ESD防护金属层7相对地更靠近感测板3，导致ESD防护能力更为加强。因此，对于电容式FPIC组件的ESD防护能力而言，位于感测板与ESD防护金属层之间的厚钝化层极为重要。

然而，较厚的钝化层亦意谓着较差的感测组件的灵敏度，并且亦意谓着存在于钝化层中的残留应力增加，使制程变得较为困难。此种残留应力会使厚钝化层处理后的晶圆变得弯曲，难以进行后续的光微影图案化制程(或通称黄光制程)。

为解决上述问题，在本发明的实施例中，吾人可藉由特殊的低应力绝缘膜制程来克服第一厚钝化层5的残留应力问题。举例而言，吾人可使用电浆增强化学气相沉积(PECVD，plasma-enhanced chemical vapor deposition)法所形成的低应力硅氧氮化物(SiO_xN_Y)膜来作为第一厚钝化层5，此硅氧氮化物膜可例如具有下列特性：介于1.65与1.75之间的折射率、介于6.4与6.8之间的介电常数、以及8H以上的铅笔硬度(pencil hardness)。本案发明人在经过实验后发现到，使用此种低应力绝缘膜的制造方法，钝化层可以沉积到12μm以上，而仍能维持黄光制程的可行性(process feasibility)。此外，此种低应力SiON绝缘膜的介电常数(6.4～6.8)亦远高于一般用在IMD层的聚酰亚胺材料的介电常数(2.8～3.2)。第三钝化层11以及第二钝化层17亦可使用与第一钝化层5相同的材料加以制造。

依照本发明的另一实施例，图4显示静电损害防护结构1'的俯视图。图4所示的静电损害防护结构1'系类似于图3A所示的静电损害防护结构1，其差异在于：图4所示的ESD防护金属层7'的脊部71'的布局可更包含棘刺(stings)74，此棘刺系从位在第二方向(Y方向)上的两肋部72'之间的脊部71'的两侧沿着第一方向(X方向)延伸。棘刺74可增加感测板四周的静电保护点的密度，因此能够更进一步提升静电损害防护的效果。此外，棘刺74可或可不与位在其下方的感测板3部分地重迭。各肋部72'的末端亦可形成如图3C所示的尖锐状端点73。

以下，将说明依照本发明的静电损害防护结构的效果。图5显示以图3A的静电损害防护结构1为例进行ESD防护仿真的模型示意结构图。其中，将静电损害防护结构1的感测板3电性连接至下层接地电极(相当于假设忽略信号处理电路的等效电阻之意)，并且将ESD防护金属层7接地。此ESD防护模拟的测试方法系基于由Heinrich A.Kunz所描述的IEC 61000-4-2标准，AIR MODE测试法。此测试方法系利用探针19，以15000伏特(V)的电压对一待测物(例如静电损害防护结构1)进行空气放电，藉以评估ESD防护的等级。表1显示用以示范性仿真此测试方法的静电损害防护结构的几何及材料参数。

表1

空气的介电常数(ε₀)＝8.85×10^-14法拉/公分

图6A显示以作为对比样品的静电损害防护结构100进行ESD防护测试的俯视示意图，其中静电损害防护结构100系类似于图3A与图4所示的静电损害防护结构1与1'，其差异在于：静电损害防护结构100的ESD防护金属层7″为一连续网状结构，亦即，其不包含非连续的肋部(如图3A与3C所示的组件72，以及如图4所示的组件72')，并且亦不包含棘刺(如图4所示的组件74)。图6B显示以图3A的静电损害防护结构1进行ESD防护测试的俯视示意图。图6C显示以图4的静电损害防护结构1'进行ESD防护测试的俯视示意图。图6A-6C的静电损害防护结构(100、1、以及1')系采用7×7的感测板数组来作为范例。

图7A-7D分别显示作为对比样品的静电损害防护结构100的各阶层的等强度电场线(equi-field contour)的模拟分布结果；图8A-8D分别显示静电损害防护结构1的各阶层的等强度电场线的模拟分布结果；以及图9A-9D分别显示静电损害防护结构1'的各阶层的等强度电场线的模拟分布结果。具体而言，图7A、8A、9A显示阶层1(图5，第三钝化层的上表面)的电场模拟结果；图7B、8B、9B显示阶层2(图5，ESD防护金属层的上表面)的电场模拟结果；图7C、8C、9C显示阶层3(图5，感测板的上表面)的电场模拟结果；以及图7D、8D、9D显示阶层4(图5，感测板的下表面)的电场模拟结果。图7A-9D系以表1的参数来进行ESD防护的仿真，其分别显示静电损害防护结构(100、1、以及1')的各部分的最大电场。

表2显示以表1的参数来仿真静电损害防护结构(100、1、以及1')的ESD防护效果的比较结果。

表2

单位：V/cm

由表2可清楚得知，本发明的电容式指纹集成电路的金属防护层的特殊布局确实可有效提供ESD防护，因为在ESD防护金属层的肋部尖端与棘刺尖端的电场强度会增加，而有利于在这些尖端发生静电放电的可能性，并由共同导电层将静电电荷传导至外界而不致破坏位于下层的感测板及更下层的IC电路组件。

图10A-10F分别显示，在不同电压下，具有依照本发明的静电损害防护结构的电容式指纹集成电路的ESD的防护效果。图10A-10F系以图3A的静电损害防护结构1来作为范例。在图10A-10F中，分别显示6个电容式指纹集成电路样品(#F4-21、#F4-22、#F4-23、#F4-24、#F4-25、以及#F4-26)所量测的指纹图案与指纹信号强度分布图。测试的过程是在每一电容式指纹集成电路样品的上方表面，分别以正向与反向的高电压对9个测试点进行放电。举例而言，以图10A为例，先使用+6KV对9个测试点进行放电，然后再使用-6KV对相同的9个测试点进行放电(图10B-10F亦系使用此种模式进行放电)。

在图10A-10F中，具有清晰指纹图案以及双波峰指纹信号强度分布的样品系表示良好未损坏者，而具有单波峰指纹信号强度分布的样品虽然亦可归类为好的，但绝对受到静电破坏的影响；反之，失效的样品的指纹图案与指纹信号强度分布图则系呈现完全黑暗(表示无信号)或空白(表示短路)。

于图10A中，在6个样品(#F4-21、#F4-22、#F4-23、#F4-24、#F4-25、以及#F4-26)的上方表面，分别以+/-6KV对9个测试点进行放电，其测试结果为：所有样品皆显示出良好的完整双波峰分布图以及清晰的指纹图案，显然未受ESD影响。

于图10B中，接着在6个样品(#F4-21、#F4-22、#F4-23、#F4-24、#F4-25、以及#F4-26)的上方表面，分别以+/-16KV对9个测试点进行放电，其测试结果为：所有样品皆显示出良好的双波峰分布图以及清晰的指纹图案，明显的通过ESD测试而未被破坏。

于图10C中，接着在6个样品(#F4-21、#F4-22、#F4-23、#F4-24、#F4-25、以及#F4-26)的上方表面，分别以+/-17KV对9个测试点进行放电，其测试结果为：除了样品#F4-21无信号以外，其余皆为良好未受损坏。

于图10D中，接着在6个样品(#F4-21、#F4-22、#F4-23、#F4-24、#F4-25、以及#F4-26)的上方表面，分别以+/-18KV对9个测试点进行放电，其测试结果为：样品#F4-21恢复为单波峰分布，样品#F4-26呈现失效(短路)，而其余样品(#F4-22、#F4-23、#F4-24、以及#F4-25)皆呈现单波峰分布，显然已开始受到ESD的削弱。

于图10E中，接着在6个样品(#F4-21、#F4-22、#F4-23、#F4-24、#F4-25、以及#F4-26)的上方表面，分别以+/-19KV对9个测试点进行放电，其测试结果为：样品#F4-26呈现失效(短路)，而其余样品(#F4-21、#F4-22、#F4-23、#F4-24、以及#F4-25)皆呈现单波峰分布。

于图10F中，接着在6个样品(#F4-21、#F4-22、#F4-23、#F4-24、#F4-25、以及#F4-26)的上方表面，分别以+/-20KV对9个测试点进行放电，其测试结果为：除了样品#F4-21、#F4-24以外，其余皆呈现失效(短路)。

吾人可由图10A-10F得知，本发明的静电损害防护结构确实具有优异的ESD防护效果，其最低ESD保护强度至少为16KV，亦即，其至少可承受16KV的放电。此外，在这些样品中的某些样品甚至可承受17-18KV的放电。上述6个样品(#F4-21、#F4-22、#F4-23、#F4-24、#F4-25、以及#F4-26)系依序接连承受+/-6KV、+/-16KV、+/-17KV、+/-18KV、+/-19KV、以及+/-20KV的放电；而其第一钝化层的SiON厚度为6微米。若将厚度增加可预料抗ESD的强度会更加良好。依照本案发明人的实验结果，此低应力钝化层厚度可做到12微米以上仍能保持高的制程良率。

因此，依照本发明，吾人可制造出一种电容式指纹集成电路的静电损害防护结构，其系结合具有鱼骨状结构的ESD防护金属层与例如SiON的低应力且十分厚的钝化层等特征。

虽然本发明已参考较佳实施例及图式详加说明，但熟习本项技艺者可了解在不离开本发明的精神与范畴的情况下，可进行各种修改、变化以及等效替代，然而这些修改、变化以及等效替代仍落入本发明所附的申请专利范围内。

Claims (10)

1.一种电容式指纹集成电路的静电损害防护结构，其特征在于，包含：

复数个感测板，形成感测板数组以界定一感测区域；

一第一钝化层，覆盖在该感测板上；

一图案化静电损害防护金属层，沉积在该第一钝化层上并且具有一鱼骨状结构；

一共同导电层，在该感测区域上方围绕，并用以将静电电荷传导至外界；

一相关的信号处理电路，位于该感测板的下方，并且与该感测板电性连接；及

一第二钝化层，介设在该感测板与该信号处理电路之间；

其中该鱼骨状结构包含脊部，该脊部系在该感测板数组的一第一方向上与该感测板交替排列，该脊部系沿着一第二方向延伸，该第二方向系与该感测板数组的该第一方向垂直，并且该脊部的至少其中一端系连接至该共同导电层；

该脊部具有肋部，该肋部系从该脊部的两侧沿着该第一方向延伸至二相邻的感测板之间并且在该第二方向上与该感测板交替排列，该肋部的末端系形成一尖锐状端点，以及

在相邻的个别脊部的肋部末端之间存在有一间隙，使得该肋部末端能够透过该间隙向相邻的肋部末端放电。

2.一种电容式指纹集成电路的静电损害防护结构，其特征在于，包含：

复数个感测板，形成感测板数组以界定一感测区域；

一第一钝化层，覆盖在该感测板上；

一图案化静电损害防护金属层，沉积在该第一钝化层上并且具有一鱼骨状结构；

一共同导电层，在该感测区域上方围绕，并用以将静电电荷传导至外界；

一相关的信号处理电路，位于该感测板的下方，并且与该感测板电性连接；及

一第二钝化层，介设在该感测板与该信号处理电路之间；

其中该鱼骨状结构包含脊部，该脊部系在该感测板数组的一第一方向上与该感测板交替排列，该脊部系沿着一第二方向延伸，该第二方向系与该感测板数组的该第一方向垂直，并且该脊部的至少其中一端系连接至该共同导电层；

该脊部具有肋部以及棘刺，该肋部系从该脊部的两侧沿着该第一方向延伸至二相邻的感测板之间并且在该第二方向上与该感测板交替排列，该肋部的末端系形成一尖锐状端点，该棘刺系从位在该第二方向上的两肋部之间的脊部的两侧沿着该第一方向延伸，以及

在相邻的个别脊部的肋部末端之间存在有一间隙，使得该肋部末端能够透过该间隙向相邻的肋部末端放电。

3.如权利要求1或2所述的静电损害防护结构，其特征在于，更包含：

一第三钝化层，用以覆盖该静电损害防护金属层与该第一钝化层。

4.如权利要求1或2所述的静电损害防护结构，其特征在于，该第一钝化层具有从5μm到15μm的厚度。

5.如权利要求3所述的静电损害防护结构，其特征在于，该第三钝化层具有小于1μm的厚度。

6.如权利要求4所述的静电损害防护结构，其特征在于，该第一钝化层系由一低应力硅氧氮化物膜所形成，该硅氧氮化物膜系使用电浆增强化学气相沉积法所制造。

7.如权利要求6所述的静电损害防护结构，其特征在于，该硅氧氮化物膜具有介于1.65与1.75之间的折射率、介于6.4与6.8之间的介电常数、以及8H以上的铅笔硬度。

8.如权利要求1或2所述的静电损害防护结构，其特征在于，该静电损害防护金属层与该共同导电层系连接至一外部接地电压。

9.如权利要求1或2所述的静电损害防护结构，其特征在于，该共同导电层系连接至电源电压与接地电压之间的一外部指定电位。

10.如权利要求1或2所述的静电损害防护结构，其特征在于，该共同导电层与该图案化静电损害防护金属层为同一平面。